CN104035470A - 一种低温漂系数的带隙基准电压产生电路 - Google Patents

Abstract

本发明实施例公开了一种低温漂系数的带隙基准电压产生电路，包括：负温特性电流产生电路、正温特性电流产生电路和正温平方电流产生电路。正温平方电流产生电路根据正温特性电流产生正温平方电流，并且正温平方电流与负温特性电流和正温特性电流叠加形成带隙基准电压产生电路的带隙基准电流。本发明实施例的带隙基准电压产生电路中，包含正温平方电流产生电路，该正温平方电流产生电路产生的正温平方电流与正温特性电流和负温特性电流叠加得到带隙基准电流，进而产生带隙基准电压。该正温平方电流能够使带隙基准电流在高温时得到进一步的补偿，从而产生低温漂系数的带隙基准电流，进而产生低温漂系数的带隙基准电压。

Description

一种低温漂系数的带隙基准电压产生电路

技术领域

本发明涉及非制冷红外焦平面阵列读出电路领域，尤其是涉及一种低温漂系数的带隙基准电压产生电路。

背景技术

随着半导体制造工艺的不断进步和应用需求的不断提升，非制冷红外焦平面探测器技术发展迅速，虽然目前的灵敏度还不能与制冷型红外探测器相比，但其优势如成本低、功耗小、质量轻、体积小、启动及稳定速度快等优点，更有利于该项技术应用的推广，从而反过来更好的推动该项技术的发展，同时由于价格相对便宜也能满足了民用红外***和部分大规模装备的军事红外***的迫切需要。

非制冷红外焦平面探测器主要包括焦平面阵列及其读出电路。由于光电器件输出的信号强度很微弱，所以要求高性能的读出电路。基准电压源是红外探测器读出电路中一个重要的单元模块，它的温度稳定性以及电源抑制比是影响读出电路精度的关键因素，甚至影响到整个***的精度和性能。因此，设计一个低温漂系数且高电源抑制比的基准电压源具有十分重要的意义。基准电压源有很多的实现方式，比如：掩埋齐纳基准源、E/D NMOS基准电压源、XFET基准源和带隙基准源。

随着集成电路的发展，带隙基准的电压源是用得最广泛且非常成功的一种电路结构。带隙基准电压源的输出电压与电源电压、工艺参数和温度的关系很小，且结构简单。在A/D、D/A等集成电路设计中，高性能的带隙基准电压源的设计十分关键。

带隙基准源具有很好的输出精度和稳定的温度特性，已成为目前应用最为普遍的电流、电压基准源，其性能好坏将直接影响到整个电路的输出精度和性能。随着数据转换精度的逐步提高，传统带隙基准源的精度已很难达到电路设计的需求。因为传统的带隙基准电路存在很多问题,在温度系数(TC)、功耗、电源抑制比(PSRR)等方面无法达到现今集成电路设计的要求。

发明内容

本发明的目的之一是提供一种能够产生低温漂系数的带隙基准电压的带隙基准电压产生电路。

本发明公开的技术方案包括：

提供了一种低温漂系数的带隙基准电压产生电路，其特征在于，包括：负温特性电流产生电路30，所述负温特性电流产生电路30用于产生负温特性电流；正温特性电流产生电路20，所述正温特性电流产生电路20连接到所述负温特性电流产生电路30上，用于产生正温特性电流；正温平方电流产生电路10，所述正温平方电流产生电路10连接到所述正温特性电流产生电路20和所述负温特性电流产生电路30之间，用于根据所述正温特性电流产生正温平方电流，并且所述正温平方电流与所述负温特性电流和所述正温特性电流叠加形成所述带隙基准电压产生电路的带隙基准电流。

本发明的一个实施例中，所述正温平方电流产生电路10包括第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管和第二电阻R2，其中：所述第六MOS管M6的源极连接到***电源VDD，所述第六MOS管M6的栅极连接到所述正温特性电流产生电路20，所述第六MOS管M6的漏极连接到所述第九MOS管M9的栅极并且通过所述第二电阻R2接地；所述第七MOS管M7的源极连接到***电源VDD，所述第七MOS管M7的漏极连接到所述第七MOS管M7的栅极并且连接到所述第九MOS管M9的漏极，所述第七MOS管M7的栅极连接到所述第八MOS管M8的栅极；所述第八MOS管M8的源极连接到***电源VDD，所述第八MOS管M8的漏极连接到所述负温特性电流产生电路30；所述第九MOS管M9的源极接地。

本发明的一个实施例中，所述正温特性电流产生电路20包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第一电阻R1、第一双极晶体管Q1和第二双极晶体管Q2，其中：所述第一MOS管M1的源极连接到***电源VDD，所述第一MOS管M1的漏极连接到所述第三MOS管M3的源极和栅极，所述第一MOS管M1的栅极连接到所述第二MOS管M2的栅极并且连接到所述第六MOS管M6的栅极；所述第二MOS管M2的源极连接到***电源VDD，所述第二MOS管M2的漏极连接到所述第四MOS管M4的源极和所述第六MOS管M6的栅极，并且连接到所述负温特性电流产生电路30；所述第三MOS管M3的栅极连接到所述第四MOS管M4的栅极，所述第四MOS管M4的漏极通过所述第一电阻R1连接到所述第二双极晶体管Q2的发射极；所述第二双极晶体管Q2的集电极和基极接地；所述第三MOS管M3的漏极连接到所述第一双极晶体管Q1的发射极；所述第一双极晶体管Q1的集电极和基极接地。

本发明的一个实施例中，所述负温特性电流产生电路30包括第五MOS管M5、第三电阻R3和第三双极晶体管Q3，其中：所述第五MOS管M5的源极连接到***电源VDD，所述第五MOS管M5的栅极连接到所述第六MOS管M6的栅极，所述第五MOS管M5的漏极连接到所述带隙基准电压产生电路的输出端BGR；所述第三双极晶体管Q3的发射极通过所述第三电阻R3连接到所述输出端BGR，所述第三双极晶体管Q3的集电极和基极接地；所述第八MOS管M8的漏极连接到所述第五MOS管M5的漏极。

本发明实施例的带隙基准电压产生电路中，包含正温平方电流产生电路，该正温平方电流产生电路产生的正温平方电流与正温特性电流和负温特性电流叠加得到带隙基准电流，进而产生带隙基准电压。该正温平方电流能够使带隙基准电流在高温时得到进一步的补偿，从而产生低温漂系数的带隙基准电流，进而产生低温漂系数的带隙基准电压。

附图说明

图1是现有的带隙基准电压产生电路的结构示意图。

图2是本发明的一个实施例的低温漂系数的带隙基准电压产生电路的结构示意图。

图3是图1和图2中的电路的仿真结果对比图。

具体实施方式

下面将结合附图详细说明本发明的实施例的低温漂系数的带隙基准电压产生电路的结构。

图1是现有的带隙基准电压产生电路的结构示意图。现有的带隙基准电压产生电路中，PMOS管M2管分别与M1、M5构成电流镜，M1等比例镜像M2，M5镜像M2的电流且成一定比例放大。NMOS管M3与M4也构成电流镜，M4等比例镜像M3的电流。

在M5的输出端（M5的漏极，即图1中的BGR处）产生正温系数镜像电流I_PTAT：

（1），

其中，I_D1为M1的漏电流，I_D2为M2的漏电流， I_D3为M3的漏电流，I_D4为M4的漏电流，R₁为第一电阻，V_T为热电压，n为第二晶体管（Q2）与第一晶体管（Q1）的面积之比，β_P5为PMOS管M5的导电因子，β_P2为PMOS管M2的导电因子。

此电流与由双极晶体管Q3产生的负温特性电流叠加，叠加后的零温漂电流通过电阻R3就转化为带隙基准电压：

（2），

其中V_BGR为带隙基准电压，V_BE3为第三晶体管（Q3）的发射结电压。

又由于根据现有的理论知识，双极晶体管中，，其中I_C为集电极电流 ，，I_S为饱和电流，其正比于，其中为少数载流子的迁移率，为硅的本征载流子浓度，k为玻尔兹曼常数，T为绝对温度。这些参数与温度的关系可以表示为，其中，为本征载流子迁移率 ，并且，其中，为硅的带隙能量。所以

（3），

其中是一个比例常数，，，其中I_C1为Q1的集电极电流，I_C2为Q2的集电极电流 。

（4），

由于，我们有

（5），

因此，

（6）。

基极-发射极电压的温度特性如上式（6）所示。传统带隙基准电压产生电路只补偿了（6）式的泰勒展开式中的第一项，即进行了一阶线性补偿，而忽略了高阶项，因此在温度高于一个临界值时，带隙基准电压随着温度的升高而近似线性下降。

传统带隙基准电压产生电路的温漂特性如下：

（7）。

图2为本发明一个实施例的低温漂系数的带隙基准电压产生电路的结构示意图。应该理解的是，在图1和图2中，相同或者类似的元件使用了相同的标号。

如图2所示，本发明的一个实施例中，一种低温漂系数的带隙基准电压产生电路包括负温特性电流产生电路30、正温特性电流产生电路20和正温平方电流产生电路10。负温特性电流产生电路30用于产生负温特性电流；正温特性电流产生电路20连接到负温特性电流产生电路30上，用于产生正温特性电流；正温平方电流产生电路10连接到正温特性电流产生电路20和负温特性电流产生电路30之间，用于根据正温特性电流产生电路20产生的正温特性电流产生正温平方电流，并且该正温平方电流与前述的负温特性电流和正温特性电流叠加形成本发明的低温漂系数的带隙基准电压产生电路的带隙基准电流。

如图2所示，本发明的一个实施例中，正温平方电流产生电路10可以包括第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管和第二电阻R2。

本发明一个实施例中，第六MOS管M6的源极连接到***电源VDD；第六MOS管M6的栅极连接到正温特性电流产生电路20；第六MOS管M6的漏极连接到第九MOS管M9的栅极并且通过第二电阻R2接地。

本发明一个实施例中，第七MOS管M7的源极连接到***电源VDD；第七MOS管M7的漏极连接到第七MOS管M7的栅极并且连接到第九MOS管M9的漏极；第七MOS管M7的栅极连接到第八MOS管M8的栅极。

本发明一个实施例中，第八MOS管M8的源极连接到***电源VDD，第八MOS管M8的漏极连接到负温特性电流产生电路30。

本发明一个实施例中，第九MOS管M9的源极接地。

如图2所示，本发明一个实施例中，正温特性电流产生电路20可以包括第一MOS管M1、第二MOS管M2、第三MOS管M3、第四MOS管M4、第一电阻R1、第一双极晶体管Q1和第二双极晶体管Q2。

本发明一个实施例中，第一MOS管M1的源极连接到***电源VDD；第一MOS管M1的漏极连接到第三MOS管M3的源极和栅极；第一MOS管M1的栅极连接到第二MOS管M2的栅极并且连接到第六MOS管M6的栅极。

本发明一个实施例中，第二MOS管M2的源极连接到***电源VDD；第二MOS管M2的漏极连接到第四MOS管M4的源极和第六MOS管M6的栅极，并且连接到负温特性电流产生电路30。

本发明一个实施例中，第三MOS管M3的栅极连接到第四MOS管M4的栅极；第四MOS管M4的漏极通过第一电阻R1连接到第二双极晶体管Q2的发射极。

本发明一个实施例中，第二双极晶体管Q2的集电极和基极接地。

本发明一个实施例中，第三MOS管M3的漏极连接到第一双极晶体管Q1的发射极。

本发明一个实施例中，第一双极晶体管Q1的集电极和基极接地。

如图2所示，本发明一个实施例中，负温特性电流产生电路30可以包括第五MOS管M5、第三电阻R3和第三双极晶体管Q3。

本发明一个实施例中，第五MOS管M5的源极连接到***电源VDD；第五MOS管M5的栅极连接到第六MOS管M6的栅极；第五MOS管M5的漏极连接到带隙基准电压产生电路的输出端BGR。

本发明一个实施例中，第三双极晶体管Q3的发射极通过第三电阻R3连接到输出端BGR；第三双极晶体管Q3的集电极和基极接地。

本发明一个实施例中，第八MOS管M8的漏极连接到第五MOS管M5的漏极。

本发明的实施例中的低温漂系数的带隙基准电压产生电路的结构大体上由两部分组成，一部分是传统的带隙基准产生电路结构（即包括前述的负温特性电流产生电路30和正温特性电流产生电路20的部分），另一部分即正温平方电流产生电路10，其是一个I_PTAT ²的产生电路结构（I_PTAT=I_D5）。其中，传统带隙基准电压产生原理如上所述，而产生I_PTAT ²的电路（即正温平方电流产生电路10）的结构如前文所述，包括一个共源接法的M9、一个比例电流镜M7、M8、一个电阻R2和一个与M2组成电流镜结构的M6。

由于传统的带隙基准电压产生电路的不足是只补偿了第一项，所以本发明的实施例中的带隙基准电压产生电路就是针对这一点，利用I_PTAT电流以及MOS管平方率关系产生I_PTAT ²电流，I_PTAT ²电流是一个分段函数，在低温时几乎为零，在合适的温度后此函数值迅速增大（其中，T1为M9导通的临界温度，R1为第一电阻，V_TH为阈值电压，R3为第三电阻，k为玻尔兹曼常数，q为单位电荷所带电荷量，为PMOS管M5的漏电流与PMOS管M2的漏电流值比，n为Q2与Q1的面积之比），与I_PTAT ²成正比，其中

（8），

其中，为NMOS管M9的导电因子，I_PTAT为绝对正温特性电流，R3为第三电阻，T为绝对温度，T1为M9导通的临界温度。

相应地，M8传递的I_PTAT ²电流为：

（9），

为NMOS管M7的导电因子，为NMOS管M7的导电因子，为NMOS管M9的导电因子，I_PTAT为绝对正温特性电流，R3为第三电阻，T为绝对温度，T1为M9导通的临界温度。

本发明实施例中的带隙基准电压产生电路的原理概括性地描述如下。

首先，M6镜像M2的电流，而M2的电流如式（1）所示。由表达式可知，此镜像电流与温度呈线性关系，为正温特性电流（即I_PTAT），此电流通过R2转化为电压I_D6R₂，此电压作为NMOS管M9的栅源电压。

显然，M9的栅源电压也与温度呈线性关系，当此电压小于M9的阈值电压时，M9截止，I_D9=0；当此电压大于阈值电压时，M9导通，I_D9与I_D6的平方成比例关系，也就是当此电压大于阈值电压时，M9导通，I_D9与I_PTAT的平方成比例关系。这个临界值即阈值电压对应的温度为临界温度T1。这个电流通过比例电流镜M7、M8进行缩放，这样在M8的输出端（即M8的漏极）就会产生正温电流。因此输出端，在高温时，通过双极晶体管Q3的负温特性电流与正温特性电流和正温平方电流（即I_D5和）叠加，最终获得了零温漂的带隙基准电流。也就是使得此电路相对于传统结构产生的带隙基准电流在高温时能得到进一步补偿，即能产生低温漂系数的基准电流，此电流通过R3就会转化为带隙基准电压，显然此电压也具有低温漂系数。

本发明一个实施例的带隙基准电压产生电路产生的带隙基准电压的温度特性可以如下：

其中，。

R₁决定电流大小；R₂决定初始零温漂温度T₀；R₃决定PTAT²的有效作用温度T₁；再配合M9的参数可以决定第二次补偿的温度T₂。

图3所示是将图1和图2的结构分别处于-40⁰C-120⁰C的温度下，用cadence软件进行仿真，最终获得两结构的带隙基准电压的温度特性曲线。由图可知，传统结构带隙基准电压的温度系数为13.09ppm/^oC，本发明中的带隙基准电压的温度系数为4.59ppm/^oC，显然本发明实施例的带隙基准电压产生电路产生的带隙基准电压的温漂系数要小得多。

以上通过具体的实施例对本发明进行了说明，但本发明并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。此外，以上多处所述的“一个实施例”表示不同的实施例，当然也可以将其全部或部分结合在一个实施例中。

Claims (4)

1.一种低温漂系数的带隙基准电压产生电路，其特征在于，包括：

负温特性电流产生电路（30），所述负温特性电流产生电路（30）用于产生负温特性电流；

正温特性电流产生电路（20），所述正温特性电流产生电路（20）连接到所述负温特性电流产生电路（30）上，用于产生正温特性电流；

正温平方电流产生电路（10），所述正温平方电流产生电路（10）连接到所述正温特性电流产生电路（20）和所述负温特性电流产生电路（30）之间，用于根据所述正温特性电流产生正温平方电流，并且所述正温平方电流与所述负温特性电流和所述正温特性电流叠加形成所述带隙基准电压产生电路的带隙基准电流。

2.如权利要求1所述的电路，其特征在于，所述正温平方电流产生电路（10）包括第六MOS管（M6）、第七MOS管（M7）、第八MOS管（M8）、第九MOS管和第二电阻（R2），其中：

所述第六MOS管（M6）的源极连接到***电源（VDD），所述第六MOS管（M6）的栅极连接到所述正温特性电流产生电路（20），所述第六MOS管（M6）的漏极连接到所述第九MOS管（M9）的栅极并且通过所述第二电阻（R2）接地；

所述第七MOS管（M7）的源极连接到***电源（VDD），所述第七MOS管（M7）的漏极连接到所述第七MOS管（M7）的栅极并且连接到所述第九MOS管（M9）的漏极，所述第七MOS管（M7）的栅极连接到所述第八MOS管（M8）的栅极；

所述第八MOS管（M8）的源极连接到***电源（VDD），所述第八MOS管（M8）的漏极连接到所述负温特性电流产生电路（30）；

所述第九MOS管（M9）的源极接地。

3.如权利要求2所述的电路，其特征在于，所述正温特性电流产生电路（20）包括第一MOS管（M1）、第二MOS管（M2）、第三MOS管（M3）、第四MOS管（M4）、第一电阻（R1）、第一双极晶体管（Q1）和第二双极晶体管（Q2），其中：

所述第一MOS管（M1）的源极连接到***电源（VDD），所述第一MOS管（M1）的漏极连接到所述第三MOS管（M3）的源极和栅极，所述第一MOS管（M1）的栅极连接到所述第二MOS管（M2）的栅极并且连接到所述第六MOS管（M6）的栅极；

所述第二MOS管（M2）的源极连接到***电源（VDD），所述第二MOS管（M2）的漏极连接到所述第四MOS管（M4）的源极和所述第六MOS管（M6）的栅极，并且连接到所述负温特性电流产生电路（30）；

所述第三MOS管（M3）的栅极连接到所述第四MOS管（M4）的栅极，所述第四MOS管（M4）的漏极通过所述第一电阻（R1）连接到所述第二双极晶体管（Q2）的发射极；

所述第二双极晶体管（Q2）的集电极和基极接地；

所述第三MOS管（M3）的漏极连接到所述第一双极晶体管（Q1）的发射极；

所述第一双极晶体管（Q1）的集电极和基极接地。

4.如权利要求2所述的电路，其特征在于，所述负温特性电流产生电路（30）包括第五MOS管（M5）、第三电阻（R3）和第三双极晶体管（Q3），其中：

所述第五MOS管（M5）的源极连接到***电源（VDD），所述第五MOS管（M5）的栅极连接到所述第六MOS管（M6）的栅极，所述第五MOS管（M5）的漏极连接到所述带隙基准电压产生电路的输出端（BGR）；

所述第三双极晶体管（Q3）的发射极通过所述第三电阻（R3）连接到所述输出端（BGR），所述第三双极晶体管（Q3）的集电极和基极接地；

所述第八MOS管（M8）的漏极连接到所述第五MOS管（M5）的漏极。