CN104009135A - 新型阵列led高压芯片及其制备方法 - Google Patents
新型阵列led高压芯片及其制备方法 Download PDFInfo
- Publication number
- CN104009135A CN104009135A CN201410255896.8A CN201410255896A CN104009135A CN 104009135 A CN104009135 A CN 104009135A CN 201410255896 A CN201410255896 A CN 201410255896A CN 104009135 A CN104009135 A CN 104009135A
- Authority
- CN
- China
- Prior art keywords
- type gan
- limiting layer
- luminous element
- high pressure
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title description 2
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 238000002360 preparation method Methods 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 229910052594 sapphire Inorganic materials 0.000 claims description 5
- 239000010980 sapphire Substances 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 238000004020 luminiscence type Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
Abstract
本发明涉及一种新型阵列LED高压芯片,包括衬底、N型GaN限制层、量子阱和P型GaN限制层,所述的衬底上的N型GaN限制层、量子阱和P型GaN限制层被隔离为阵列排布的多个方形单元,每个方形单元包括至少一个圆形发光元件以及围绕圆形发光元件的多个三角形发光元件,所述的圆形发光元件与三角形发光元件以串联和/或并联的形式连接。一体化的设计方案使得在相同发光面积内制备了更多的发光单元,并且整体布局合理,更适合于高压芯片的结构。
Description
技术领域
本发明涉及半导体光电器件制造技术领域。
背景技术
大功率芯片一直是LED产业的发展方向,而高压结构是实现大功率芯片的发展趋势。传统LED芯片是在大电流低电压下工作,高压芯片则是在小电流高电压下工作。近年来,LED照明灯具设计更倾向于简便化和轻薄化,而高压芯片以其灵活性,多样性及其低成本性等优势逐渐为市场所看好。与传统低压LED芯片相比,高压 LED芯片具有封装成本低、暖白光效高、驱动电源效率高,线路损耗低等优势。鉴于此,有必要寻求一种优化的LED高压芯片及其阵列方式。
发明内容
为了解决上述问题,本发明提供了一种通过对图形内部、各个图形的组合以及连结方式进行优化设计的新型阵列LED高压芯片及其制备方法。
为了达到上述目的,本发明提供的包括衬底、N型GaN限制层、量子阱和P型GaN限制层,所述的衬底上的N型GaN限制层、量子阱和P型GaN限制层被隔离为阵列排布的多个方形单元,每个方形单元包括至少一个圆形发光元件以及围绕圆形发光元件的多个三角形发光元件,所述的圆形发光元件与三角形发光元件以串联和/或并联的形式连接,一体化的设计方案使得在相同发光面积内制备了更多的发光单元,并且整体布局合理,更适合于高压芯片的结构。
作为进一步的改进,所述的三角形发光元件包括至少一条圆弧化处理的边和/或至少一个圆弧化处理的角。
作为进一步的改进,所述的方形单元由位于中心位置的圆形发光元件以及分位于四个角落位置的三角形发光元件构成。
作为进一步的改进,所述的圆形发光元件和三角形发光元件在各自对应的N型GaN限制层上形成N电极,或者在圆形发光元件和三角形发光元件之间隔离带上形成N电极,并通过透明电极将形成的N电极与N型GaN限制层相连。
作为进一步的改进,所述的圆形发光元件和三角形发光元件在各自对应的P型GaN限制层上形成P电极,或者在隔离带上形成P电极,并通过透明电极将形成的P电极与P型GaN限制层相连。
作为进一步的改进,所述的三角形发光元件彼此串联后与所述的圆形发光元件并联连接。
作为进一步的改进,所述的圆形发光元件和三角形发光元件之间设置有呈环形的共用的N电极。
作为进一步的改进,所述的衬底包括蓝宝石衬底、单晶硅衬底或碳化硅衬底。
根据本发明的另一方面,提供了一种用于制备如上所述的一种新型阵列LED高压芯片的制备方法,包括如下步骤:
(a)提供一衬底,所述衬底上依次形成有N型GaN限制层、量子阱和P型GaN限制层;
(b)通过光刻结合蚀刻工艺将衬底上的N型GaN限制层、量子阱和P型GaN限制层隔离出阵列排布的多个方形单元,每个方形单元包括一圆形发光元件以及围绕该圆形发光元件的多个三角形发光元件,所述的圆形发光元件与三角形发光元件以串联和/或并联的形式连接;
(c)将圆形单元和三角形单元由金属线连结形成串联和/或并联。
作为进一步的改进,所述的步骤(b)中的隔离方式采用深沟槽刻蚀到衬底的方式或者用离子注入的方式。
由于采用了以上技术方案,使得本发明与现有技术中的高压芯片相比,具有布局合理、发光面积大、适合于高压领域的优点,并且由于三角形发光元件与圆形发光元件形成备用关系,当任意一方发生故障时,另一方在整个单元内的出光依然能够保证均匀性。
附图说明
附图1为根据本发明的新型阵列LED高压芯片实施例1的布局示意图;
附图2为根据本发明的新型阵列LED高压芯片实施例1的布局侧视图;
附图3为附图1所示结构的电路原理图;
附图4为根据本发明的新型阵列LED高压芯片实施例2的布局示意图;
附图5为根据本发明的新型阵列LED高压芯片实施例3的布局示意图。
图中:1.圆形发光单元P电极;2.圆形发光单元N电极;3.隔离带;4.三角发光单元N电极;5.三角发光单元P电极;6.衬底;7.N-GaN;8.量子阱;9.P-GaN。
具体实施方式
下面结合附图对本发明的较佳实施例进行详细阐述,以使本发明的优点和特征能更易于被本领域技术人员理解,从而对本发明的保护范围做出更为清楚明确的界定。
实施例1
参见附图1与附图2所示,本实施例中新型阵列LED高压芯片,包括衬底6、N型GaN限制层7、量子阱8和P型GaN限制层9,衬底6可以选用蓝宝石衬底、单晶硅衬底、碳化硅衬底中的一种。衬底6上的N型GaN限制层7、量子阱8和P型GaN限制层9被隔离为阵列排布的多个方形单元,每个方形单元由一个位于中心位置的圆形发光元件(圆形发光单元P电极1与圆形发光单元N电极2之间的圆形区域)以及分位于四个角落位置的三角形发光元件构成,可以看出每个三角形发光元件都包括一条圆弧化处理的边,位于中心的圆形发光元件与周边的四个三角形发光元件以串联和/或并联的形式连接,本实施例中的三角形发光元件彼此串联后与圆形发光元件并联连接,一体化的设计方案使得在相同发光面积内制备了更多的发光单元,并且整体布局合理,更适合于高压芯片的结构。
本实施例中,圆形发光元件在对应的P型GaN限制层9上形成圆形发光单元P电极1,三角形发光元件在对应的P型GaN限制层9上形成三角发光单元N电极4;圆形发光元件在对应的N型GaN限制层7上形成圆形发光单元N电极2,三角形发光元件在对应的N型GaN限制层7上形成三角发光单元N电极5,其中共同的n电极2采用环形结构位于圆形发光元件和三角形发光元件之间。在本发明的另一个实施例中,圆形发光元件和三角形发光元件之间隔离带3上形成N电极,并通过透明电极将形成的N电极与N型GaN限制层相连,在隔离带3上形成P电极,并通过透明电极将形成的P电极与P型GaN限制层相连,透明电极可以在ITO、ZnO、Znr中选择,这种方案可以增加芯片的出光效率。
以下描述用于制备如上结构的新型阵列LED高压芯片的制备方法,包括如下步骤:
(a)提供一衬底,衬底上依次形成有N型GaN限制层、量子阱和P型GaN限制层;
(b)通过光刻结合蚀刻深沟槽刻蚀到衬底或者用离子注入的方式工艺将衬底上的N型GaN限制层、量子阱和P型GaN限制层隔离出阵列排布的多个方形单元,每个方形单元包括一圆形发光元件以及围绕该圆形发光元件的多个三角形发光元件,圆形发光元件与三角形发光元件以串联和/或并联的形式连接;
(c)将四个三角形单元由金属线串联连接,同时与一个圆形单元并联连接,由此形成集成LED芯片。
实施案例2
参见附图3所示,与实施例1相类似,本实施例中的新型阵列LED高压芯片的制备方法。它包括如下工艺步骤:
(a)提供一蓝宝石衬底,所述衬底上依次形成有N型GaN限制层、量子阱和P型GaN限制层;
(b)通过光刻结合蚀刻深沟槽刻蚀到衬底或者用离子注入的方式工艺将衬底上的N型GaN限制层、量子阱和P型GaN限制层隔离出三个圆形发光元件,其中相邻圆形发光元件和基板之间形成八个三角形发光元件;
(c)将八个三角形发光元件由金属线串联连接,同时与三个圆形发光元件并联连接,由此形成集成LED芯片。
实施例3
参见附图4所示,与实施例2相类似,本实施例中的新型阵列LED高压芯片的制备方法。它包括如下工艺步骤:
(a)提供一蓝宝石衬底,所述衬底上依次形成有N型GaN限制层、量子阱和P型GaN限制层;
(b)通过光刻结合蚀刻工艺将衬底上的N型GaN限制层、量子阱和P型GaN限制层隔离出四个方形单元,其中每个方形单元的结构与实施例2中结构相同,包括三个圆形发光元件,其中相邻圆形发光元件和基板之间形成八个三角形发光元件;
(c)将每个方形单元中八个三角形发光元件由金属线串联连接,同时与三个圆形发光元件并联连接,每个方形单元之间又相互连接起来由此形成集成LED芯片。
以上实施方式只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人了解本发明的内容并加以实施,并不能以此限制本发明的保护范围,凡根据本发明精神实质所做的等效变化或修饰,都应涵盖在本发明的保护范围内。
Claims (10)
1.一种新型阵列LED高压芯片,包括衬底、N型GaN限制层、量子阱和P型GaN限制层,其特征在于:所述的衬底上的N型GaN限制层、量子阱和P型GaN限制层被隔离为阵列排布的多个方形单元,每个方形单元包括至少一个圆形发光元件以及围绕圆形发光元件的多个三角形发光元件,所述的圆形发光元件与三角形发光元件以串联和/或并联的形式连接。
2.根据权利要求1所述的新型阵列LED高压芯片,其特征在于:所述的三角形发光元件包括至少一条圆弧化处理的边和/或至少一个圆弧化处理的角。
3.根据权利要求1所述的新型阵列LED高压芯片,其特征在于:所述的方形单元由位于中心位置的圆形发光元件以及分位于四个角落位置的三角形发光元件构成。
4.根据权利要求1所述的新型阵列LED高压芯片,其特征在于:所述的圆形发光元件和三角形发光元件在各自对应的N型GaN限制层上形成N电极,或者在圆形发光元件和三角形发光元件之间隔离带上形成N电极,并通过透明电极将形成的N电极与N型GaN限制层相连。
5.根据权利要求1所述的新型阵列LED高压芯片,其特征在于:所述的圆形发光元件和三角形发光元件在各自对应的P型GaN限制层上形成P电极,或者在隔离带上形成P电极,并通过透明电极将形成的P电极与P型GaN限制层相连。
6.根据权利要求1所述的新型阵列LED高压芯片,其特征在于:所述的三角形发光元件彼此串联后与所述的圆形发光元件并联连接。
7.根据权利要求6所述的新型阵列LED高压芯片,其特征在于:所述的圆形发光元件和三角形发光元件之间设置有呈环形的共用的N电极。
8.根据权利要求1所述的新型阵列LED高压芯片,其特征在于:所述的衬底包括蓝宝石衬底、单晶硅衬底或碳化硅衬底。
9.一种新型阵列LED高压芯片的制备方法,其特征在于,包括如下步骤:
(a)提供一衬底,所述衬底上依次形成有N型GaN限制层、量子阱和P型GaN限制层;
(b)通过光刻结合蚀刻工艺将衬底上的N型GaN限制层、量子阱和P型GaN限制层隔离出阵列排布的多个方形单元,每个方形单元包括一圆形发光元件以及围绕该圆形发光元件的多个三角形发光元件,所述的圆形发光元件与三角形发光元件以串联和/或并联的形式连接;
(c)将圆形单元和三角形单元由金属线连结形成串联和/或并联。
10. 根据权利要求9所述的新型阵列LED高压芯片的制备方法,其特征在于:所述的步骤(b)中的隔离方式采用深沟槽刻蚀到衬底的方式或者用离子注入的方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410255896.8A CN104009135A (zh) | 2014-06-11 | 2014-06-11 | 新型阵列led高压芯片及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410255896.8A CN104009135A (zh) | 2014-06-11 | 2014-06-11 | 新型阵列led高压芯片及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN104009135A true CN104009135A (zh) | 2014-08-27 |
Family
ID=51369715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410255896.8A Pending CN104009135A (zh) | 2014-06-11 | 2014-06-11 | 新型阵列led高压芯片及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104009135A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113690268A (zh) * | 2021-07-01 | 2021-11-23 | 河源市众拓光电科技有限公司 | 一种可见光通信级联式阵列led芯片 |
WO2023142141A1 (en) * | 2022-01-31 | 2023-08-03 | Jade Bird Display (Shanghai) Company | Micro led, micro led array panel and manufacuturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101015069A (zh) * | 2004-06-30 | 2007-08-08 | 首尔Opto仪器股份有限公司 | 结合有多个单元的发光元件、制造发光元件的方法和使用发光元件的发光装置 |
KR20090082802A (ko) * | 2008-01-28 | 2009-07-31 | 장영로 | 엘이디 계단 표시조명등 |
CN102856451A (zh) * | 2012-05-22 | 2013-01-02 | 张涛 | 半导体外延生长衬底 |
CN103022070A (zh) * | 2012-11-22 | 2013-04-03 | 华南理工大学 | 一种具有新型发光单元结构的大尺寸led芯片 |
-
2014
- 2014-06-11 CN CN201410255896.8A patent/CN104009135A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101015069A (zh) * | 2004-06-30 | 2007-08-08 | 首尔Opto仪器股份有限公司 | 结合有多个单元的发光元件、制造发光元件的方法和使用发光元件的发光装置 |
KR20090082802A (ko) * | 2008-01-28 | 2009-07-31 | 장영로 | 엘이디 계단 표시조명등 |
CN102856451A (zh) * | 2012-05-22 | 2013-01-02 | 张涛 | 半导体外延生长衬底 |
CN103022070A (zh) * | 2012-11-22 | 2013-04-03 | 华南理工大学 | 一种具有新型发光单元结构的大尺寸led芯片 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113690268A (zh) * | 2021-07-01 | 2021-11-23 | 河源市众拓光电科技有限公司 | 一种可见光通信级联式阵列led芯片 |
WO2023142141A1 (en) * | 2022-01-31 | 2023-08-03 | Jade Bird Display (Shanghai) Company | Micro led, micro led array panel and manufacuturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9859331B2 (en) | Preparation method for high-voltage LED device integrated with pattern array | |
KR20160146569A (ko) | 고-전압 플립 led 칩 및 이의 제조 방법 | |
CN102916028A (zh) | 发光二极管阵列及其制造方法 | |
CN104377219A (zh) | 一种高发光效率的高压发光二极管 | |
CN102856454B (zh) | Led磊晶结构 | |
CN105226157A (zh) | 一种大尺寸发光二极管制作工艺 | |
CN104009135A (zh) | 新型阵列led高压芯片及其制备方法 | |
CN105374917A (zh) | 发光二极管及其制作方法 | |
CN203746856U (zh) | 新型倒装高压芯片外延片 | |
CN204243043U (zh) | 一种高发光效率的高压发光二极管 | |
CN205016552U (zh) | 一种蓝绿发光二极管芯片 | |
CN103700741A (zh) | 一种大电流密度、低电压功率型发光二极管及其制造方法 | |
CN105304782B (zh) | 一种蓝绿发光二极管芯片 | |
CN210805813U (zh) | 一种高可靠度的led芯片 | |
CN103594591B (zh) | 具有透明电极的倒装发光二极管的制造方法 | |
CN203415611U (zh) | 反极性四元发光二极管的n电极结构改良 | |
CN203503683U (zh) | 一种多发光区的led芯片 | |
CN102569330A (zh) | 一种带静电保护的发光二极管及其制备方法 | |
CN205264742U (zh) | 一种高亮度正装发光二极管 | |
CN104409465A (zh) | 一种高发光效率的高压发光二极管制作方法 | |
CN105374908B (zh) | 一种蓝绿发光二极管芯片制作工艺 | |
CN205104513U (zh) | 一种大尺寸发光二极管 | |
CN205428930U (zh) | 一种高压led | |
CN105226158A (zh) | 一种大尺寸发光二极管 | |
CN105895653A (zh) | 高压可见光通信led器件及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20140827 |
|
RJ01 | Rejection of invention patent application after publication |