CN104003348B - 用于具有双层面结构层和声学端口的mems结构的方法 - Google Patents

Abstract

本发明涉及用于具有双层面结构层和声学端口的MEMS结构的方法。一种用于制造MEMS器件的方法包括将第一牺牲层沉积和图案化到硅衬底上，第一牺牲层被部分移除以留下第一剩余氧化物。此外，该方法包括将导电结构层沉积在硅衬底上，导电结构层与硅衬底的至少一部分进行物理接触。此外，在导电结构层的顶部上形成第二牺牲层。执行硅衬底的图案化和蚀刻，从而在第二牺牲层处停止。另外，将MEMS衬底结合到CMOS晶片，CMOS晶片具有形成在其上的金属层。在MEMS衬底与金属层之间形成电连接。

Description

用于具有双层面结构层和声学端口的MEMS结构的方法

相关申请的交叉引用

本申请要求Daneman等人于2013年2月27日提交的、标题为“METHODS FOR MEMSSTRUCTURE WITH DUAL-LEVEL STRUCTURAL LAYER AND ACOUSTIC PORT”的美国临时申请No. 61/770,214的优先权，该临时申请的公开通过引用如同完整阐述一样并入本文。

背景技术

本发明的各种实施例总地涉及MEMS器件，并且具体地涉及用于制造它的方法。

用于制造MEMS声学器件的典型手段是在两个分离的芯片中制作MEMS衬底和CMOS衬底，这二者形成MEMS器件。这导致MEMS器件大而具有MEMS至CMOS互连引起的不期望高的寄生电容。

所期望的是一种具有严格控制的MEMS结构厚度容差的紧凑CMOS-MEMS集成声学器件和一种可靠的制造流程。

发明内容

简要地，一种用于制造MEMS器件的方法包括将第一牺牲层沉积和图案化到硅衬底上，第一牺牲层被部分移除以留下第一剩余氧化物。此外，该方法包括将导电结构层沉积在硅衬底上，导电结构层与硅衬底的至少一部分进行物理接触。此外，在导电结构层的顶部上形成第二牺牲层。执行硅衬底的图案化和蚀刻，从而在第二牺牲层处停止。另外，将MEMS衬底结合到CMOS晶片，CMOS晶片具有形成在其上的金属层。在MEMS衬底与金属层之间形成电连接。

通过参照说明书的剩余部分和附图，可以认识到对本文公开的具体实施例的特性和优点的进一步理解。

附图说明

图1A-1S示出了根据本发明的方法的制造MEMS器件的过程。

图2A-2L示出了根据本发明的另一方法的制造MEMS器件的过程。

图3A-3O示出了根据本发明的再另一方法的制造MEMS器件的过程。

图4A-4I示出了根据本发明的又另一方法的制造MEMS器件的过程。

图5A-5H示出了根据本发明的另一方法的制造MEMS器件的过程。

图6A-6J示出了根据本发明的另一方法的制造MEMS器件的过程。

图7A-7K示出了根据本发明的另一方法的制造MEMS器件的过程。

具体实施方式

在所描述的实施例中，微电机***（MEMS）指代一类结构或器件，其使用像半导体这样的工艺来制造并且展现诸如移动或变形能力的机械特性。MEMS经常但并不始终与电信号交互。MEMS器件包括但不限于致动器、陀螺仪、加速计、磁强计、压力传感器、麦克风以及射频部件。包含MEMS结构的硅晶片被称为MEMS晶片。

在所描述的实施例中，MEMS器件可以指代实现为微电机***的半导体器件。MEMS结构可以指代可以作为较大MEMS器件的部分的任何特征。工程化绝缘体上硅（engineeredsilicon-on-insulator）（ESOI）晶片可以指代在硅器件层或衬底下方具有空腔的SOI晶片。承载晶片（handle wafer）典型地指代较厚衬底，其用作绝缘体上硅晶片中较薄硅器件衬底的载体。承载衬底（handle substrate）和承载晶片可以互换。

在所描述的实施例中，空腔可以指代衬底晶片中的开口或凹部，并且外壳可以指代完全封闭的空间。立柱可以是MEMS器件的空腔中用于机械支撑的垂直结构。支座（standoff）可以是提供电接触的垂直结构。

在所描述的实施例中，背空腔可以指代部分封闭的空腔，经由压力均衡通道（PEC）使其等于环境压力。在一些实施例中，背空腔也称为背腔室。形成在CMOS-MEMS器件中的背空腔可以称为集成的背空腔。也称为泄漏通道/路径的压力均衡通道是用于背空腔至环境压力的低频或静态压力均衡的声学通道。

在所描述的实施例中，MEMS器件内在受力时移动的刚性结构可以称为板。背板可以是用作电极的穿孔板。

在所描述的实施例中，穿孔指代用于减小移动的板中的空气阻尼的声学开口。声学端口可以是用于感测声学压力的开口。声学壁垒可以是防止或者延迟声学压力到达器件的特定部分的结构。铰链是通过锚来提供到衬底的顺应附着的结构。可以通过立柱的分步蚀刻和在PEC上创建部分立柱重叠来创建延伸的声学间隙。面内凸部挡块（bump stop）是板的延伸，其与器件密封件接触以限制板的平面中的移动范围。旋转凸部挡块是板的用于限制旋转范围的延伸。

现在参照图1A-1S，示出了根据本发明的方法的制造MEMS器件的过程。在图1A中，MEMS器件10被示出为包括硅晶片12，在其顶部上示出支座13。支座13被部分蚀刻到硅晶片12中。在图1B中，执行氧化物沉积和蚀刻以形成用于薄部分膜的掩模14。该掩模由氧化物制成并且形成在支座13之间的硅晶片12的顶部上。在图1C中，多晶硅16沉积在硅晶片12、支座13和掩模14的顶部上。在所描述的实施例中，多晶体硅被称为多晶硅。多晶硅16的厚度实质上限定了MEMS器件10的薄区域的厚度。

在图1D中，氧化硅18示出为被沉积，并且执行化学机械抛光（CMP）以平整氧化硅18的表面。如将关于图1E而清楚的，氧化硅18帮助结合到临时承载晶片。

在图1E中，临时承载晶片20结合到氧化硅18。在本发明的示例性方法中，氧化硅熔融结合用于将临时承载晶片20结合到氧化硅18。在另一实施例中，使用临时聚合物结合。在图1F中，硅晶片12的底表面被研磨和抛光以形成图1G中示出的结构。因此，在图1G处，硅晶片12比其在图1F中或在研磨之前更薄。图1G中的硅晶片的厚度实质上限定了MEMS器件10的厚结构的厚度。如图1G中所示，在硅晶片12的底表面的选择区域中图案化光刻胶22。光刻胶的此类图案化实质上如所期望的那样保护硅晶片12以免在下一步中被蚀刻。

在图1H中，在光刻胶22上执行干法蚀刻，如图1H中的箭头所示。在本发明的示例性方法中，深反应离子蚀刻（DRIE）被选择作为用于蚀刻的方法，并且与针对氧化硅相比对于硅和多晶硅具有更高的蚀刻速率。通过停留在氧化硅18处的多晶硅16来蚀刻硅晶片12的选择区域，由此形成硅晶片12'和多晶硅16'。在蚀刻之后，氧化硅在其中不存在光刻胶的区域中和/或当受氧化物掩模14保护时连接到多晶硅16'。图1H示出在该蚀刻步骤完成后的MEMS衬底24。

图1I示出了承载晶片30，硅被部分蚀刻到该承载晶片30中以限定空腔33跟着进行氧化。承载晶片30被示出为包括在其上形成二氧化硅层34的硅（或“帽”）层32，在二氧化硅层34中形成空腔33。在图1J中，MEMS衬底24被示出结合到承载晶片30。在示例性方法中，熔融结合用于该过程。

在图1K中，通过机械研磨、蚀刻或其组合来移除临时承载晶片20。在其中使用聚合物临时结合来附着临时承载晶片20的替代实施例中，使用聚合物溶剂、加热或其组合来移除临时承载晶片20。在被移除之前，临时承载晶片20支撑前面的变薄过程同时在处理期间保护硅晶片12'。

在图1L中，使用光刻法来部分蚀刻氧化硅18以曝露多晶硅16'。曝露的多晶硅16''与硅晶片12'的直接在其下的部分一起形成支座。注意，氧化硅18'未被完全蚀刻，其中形成在膜14的顶部上和部分地在多晶硅16'的顶部上的部分在图1L的蚀刻步骤之后剩余。

在图1M中，导电层36被示出沉积在曝露的多晶硅16'的顶部上。在示例性实施例中，导电层36由锗制成，但是可以采用其他合适的材料，诸如但不限于金、铝和锡。执行氧化硅18'的汽相或液相氢氟酸（HF）蚀刻，并且释放图1N的MEMS衬底60。

图1O示出了包括CMOS衬底42的CMOS晶片40，在CMOS衬底42上，可选地在CMOS氧化物44上蚀刻图案以形成凸部挡块46。在其他实施例中，可以使用任何半导体晶片。金属层48散布在CMOS氧化物44中以最终将CMOS晶片电连接到MEMS衬底。凸部挡块46最小化MEMS膜与CMOS晶片之间的接触，最小化处理中和操作中静摩擦二者。

在图1P中，端口52被蚀刻到CMOS衬底42中通过CMOS氧化物44以分别形成CMOS衬底42'和CMOS氧化物44'。可选地在承载晶片32处进一步蚀刻图1P的CMOS晶片54以形成创建端口58的承载晶片32'。端口52和58中的每一个是单独的空腔或声学端口以在MEMS器件10是麦克风的实施例中使用。可替代地，不蚀刻或创建端口58，相反，仅形成端口52，如图1R中所示。图1R的实施例将背空腔集成到器件中并因此更紧凑，并且与图1Q的器件相比产生更小的器件。然而，1R的实施例的声学性能相对于图1Q的实施例的声学性能典型地降低，因为前者的背空腔比图1Q的实施例的背空腔更小。在图1Q的实施例中，器件相对于图1R的实施例更大但是性能更佳，因为图1R中器件的封装用作背空腔。

在图1S中，MEMS器件64被示出为使用例如诸如全氟癸基三氯硅烷（FDTS）的长链碳氟化合物的疏水性低表面能涂层进行防静摩擦涂敷。该涂层典型地沉积为自组装单分子层（SAM）或者使用原子层沉积（ALD）来沉积。一种此类ALD层是氧化铝Al2O3。除了其他益处之外，该涂层用来降低表面能并且排斥水，由此防止CMOS晶片和MEMS膜的表面相互粘连。该涂层还可以防止腐蚀。

图2A-2L示出了根据本发明的另一方法的制造MEMS器件的过程。该过程与通过图1H的步骤的图1A-1S的过程相类似。在形成承载晶片中，在图2a中，在图2A的承载晶片200中未蚀刻有空腔。承载晶片200被示出为包括硅晶片202，其未被部分蚀刻并且相反具有在硅晶片202的顶部上图案化的氧化物204。换言之，氧化物204沉积在硅晶片202上并且选择性地从硅晶片202移除。

在图2B中，MEMS衬底206被示出在氧化物层204处与承载晶片200结合。熔融结合是图2B中的示例性结合方法。与图1J和1K类似的，在图2C中，移除临时晶片承载20。在图2D中，执行图案化。即，执行地毯式氧化物蚀刻（blanket oxide etching）以形成氧化物210'，其用作MEMS器件的支撑结构。

在图2E中，导电层214形成在其中不存在氧化物210'的多晶硅16'的顶部上。除了其他合适材料之外，该导电层的示例包括锗、锡、金和铝。接着，如图2F中所示，氧化物蚀刻被执行通过多晶硅和硅晶片，在氧化物处停止。在示例性方法中，反应离子蚀刻（RIE）用作蚀刻工艺。

图2G示出了CMOS晶片54。在图2H中，MEMS衬底260使用合适的结合技术结合到CMOS晶片54。如本文所公开和设想的所有方法一样，示例性结合技术包括熔融结合或共熔结合。图2H的结构被研磨，并且在图2I中，承载晶片被图案化并且蚀刻，在氧化物204处停止以形成端口212。在图2J中，执行蚀刻以移除氧化硅14来形成MEMS器件270。示例性蚀刻工艺包括RIE或HF。

在图2K中，在用胶带保护MEMS器件的两面（顶部和底部）时执行标签切割（tabdicing）。与图1S的MEMS器件类似的，在图2L中，向MEMS器件272施加涂层。

图3A-3O示出了根据本发明的再另一方法的制造MEMS器件的过程。在该过程中，不需要采用临时晶片承载，并且将CMOS晶片直接结合到MEMS衬底。

图3A示出了具有硅晶片312的硅晶片300，硅晶片312具有在其中蚀刻的支座311。在图3B中，氧化物如所示出那样沉积和被部分地蚀刻。在图3C中，多晶硅316沉积在支座311和氧化物314以及硅晶片312上。接着，在图3D中，导电层336形成在支座311之上的区域中的多晶硅316的顶部上。这是与上文示出和描述的过程的偏差，因为未形成临时承载晶片。在图3E中，图案化多晶硅316而留下空间区域302。相应地形成MEMS衬底306。

图3C示出了与图1O的CMOS晶片类似的CMOS晶片340，其具有示出为从CMOS电介质344突起的凸部挡块346。在一些实施例中，本发明的各种实施例的凸部挡块由氮化硅、氧化硅或二者的组合制成。诸如氮化钛和铝的其他CMOS兼容材料也可以独立使用或者连同氮化硅和氧化硅来使用。CMOS晶片340也被示出为具有CMOS衬底342和沉积在CMOS电介质344中的金属层348。

在图3G中，CMOS晶片340被示出结合到MEMS衬底306，并且MEMS衬底306被研磨和抛光。在示例性方法中，采用共熔铝-锗结合。相应地，MEMS衬底结合到CMOS晶片，并且CMOS晶片充当支撑层。即，CMOS晶片是背支撑层。

在图3H中，使用光刻法来添加光刻胶层352，并且在图3I处，执行蚀刻，并且蚀刻通过硅晶片312并停止在氧化物314处，如先前关于其他图所讨论的。蚀刻的示例性方法为DRIE。在图3J中，在箭头示出的方向蚀刻光刻胶352和多晶硅316以形成MEMS衬底317。在示例性方法中，采用RIE作为蚀刻的方法。从该步骤到在施加SAM涂层时，可以使用两种选择来形成MEMS器件。一种选择是形成适于麦克风应用的开放空腔或端口，并且另一种选择是建立封闭空腔MEMS器件。图3K和3L示出了开放空腔选择，并且图3M-3O示出了封闭空腔选择。

在图3K中，研磨CMOS晶片并蚀刻诸如声学端口的端口388，并且在图3L中，施加SAM涂层。可替代地，在图3G的结合步骤之前执行步骤3K。

在图3M中，示出帽层354，其在本文中也称为承载晶片。在图3N中，承载晶片354结合到MEMS衬底317。在示例性方法中，钛沉积在承载晶片354上以形成钛硅结合334。

在图3O中，研磨CMOS晶片，蚀刻端口377，并且执行标签切割和SAM涂敷，如上文关于先前图所讨论的。

图4A-4I示出了根据本发明的又另一方法的制造MEMS器件的过程。在图4A中，承载晶片400被示出为包括在其顶部上沉积氧化硅404的硅晶片402，在氧化物404中部分地蚀刻空腔406。图4B示出了具有硅晶片408的器件晶片（或MEMS衬底）401，在硅晶片408中部分地蚀刻空腔410。在图4C中，硅晶片400与器件晶片401对齐并结合，使得空腔406和410齐平。在示例性方法中，采用熔融结合或共熔结合。

在图4D中，通过研磨和抛光晶片408来执行变薄以使硅晶片408变薄从而形成硅晶片408'。在图4E中，将支座412蚀刻到硅晶片408'中。接着，如图4F中所示，诸如但不限于锗的导电层414沉积在支座412顶部上、被图案化和蚀刻。在图4G中，通过蚀刻图4G中示出的结构来图案化MEMS结构以形成图案化的MEMS结构408''和MEMS衬底452。可以采用上文讨论的示例性蚀刻技术。

在图4H中，MEMS衬底452结合到CMOS晶片450，如关于先前图所讨论的。在实施例中，CMOS晶片450类似于CMOS晶片340。在图4L中，对于麦克风应用，将端口454蚀刻通过CMOS晶片450。

图5A-5H示出了根据本发明的另一方法的制造MEMS器件的过程。在图5A中，绝缘体上硅（SOI）晶片500被示出为包括单晶硅506、氧化硅504和硅衬底502。硅衬底502和氧化硅504实质上是承载晶片。在图5B中，将空腔508蚀刻到单晶硅506中以形成单晶硅506'。接着，在图5C中，晶片500结合到包括氧化硅510和硅衬底512的MEMS衬底，硅衬底512具有空腔509。根据本发明的示例性方法，采用熔融结合。

接着，在图5D中，使用研磨、蚀刻或解结合的任何组合来移除承载晶片，从而留下单晶硅506'。在图5E中，支座514在任一边沿形成在单晶硅506'上，并且如图5F中所示，诸如锗的导电层516沉积在支座514上。在图5G中，类似于图1O的CMOS晶片40的CMOS晶片518结合到图5F的结构500F，从而产生结构500G。端口520被示出蚀刻在CMOS晶片518中以用于声学应用。图5A至5H的方法的优点在于单晶硅506具有良好限定的厚度，其中厚度变化是低的并且被良好地控制。

图6A-6J示出了根据本发明的另一方法的制造MEMS器件的过程。除了在SOI晶片600的单晶硅602中未创建空腔以外，图6A和6B的过程与图5A-5C的过程类似。和图5A-5H的方法中一样，单晶硅602的厚度有利地被良好限定。如图6B中所示，承载晶片600与包括氧化硅610和硅衬底612的MEMS衬底结合，硅衬底612中形成有空腔XXX。在图6C中，硅衬底606被示出为被移除，并且在图6D中，使用光刻法来蚀刻氧化硅604，从而创建氧化硅614。在图6E中，外延硅（epi-silicon）或多晶硅616被示出沉积在氧化物614以及单晶硅602的顶部上。在图6F中，执行CMP，在氧化物614处停止以形成多晶硅616'。在图6G中，蚀刻氧化物614。在图6H中，诸如锗的导电层618被示出形成在多晶硅616'的顶部上。在图6I中，CMOS晶片620被示出与图6H中示出的结构600H结合，并且在图6J中，端口622被示出形成在CMOS晶片620中并通过CMOS晶片620。

图7A-7K示出了根据本发明的另一方法的制造MEMS器件的过程。图7A示出了包括具有薄缓冲氧化物的SOI结构的MEMS衬底700。MEMS衬底700被示出为包括在其顶部上形成氧化硅704的单晶硅702，在氧化硅704的顶部上形成第二单晶硅706，在第二单晶硅706的顶部上形成薄氧化物层708。氧化物层708用作薄缓冲氧化物。在本发明的实施例中，层708大约为100纳米（nm）。

在图7B中，氧化物708被图案化和蚀刻以形成氧化物708'。在图7C中，多晶硅层705沉积在氧化物层708'上。导电层710形成在多晶硅705的顶部上。在本发明的实施例中，导电层710由锗或关于图1A-1S的实施例所指示的其他材料制成。

在图7D中，支座712被图案化，并且结构被蚀刻通过至氧化硅704以形成图案化的第二单晶硅706'和图案化的导电层710'。在图7E中，执行部分氧化物蚀刻以蚀刻氧化物708'。相应地，形成MEMS衬底714。在图7F中，与CMOS晶片340类似的CMOS晶片716结合到MEMS衬底714。在示例性方法中，进行共熔结合。

在7G中，执行研磨和抛光以使得单晶硅702更薄以形成单晶硅702'。在图7H中，蚀刻单晶硅702'以形成延伸的压力均衡通道和凸部挡块718。在图7I中，氧化硅704被部分蚀刻以形成经蚀刻的氧化硅704'。在示例性方法中，通过汽相氢氟酸蚀刻来执行部分蚀刻。可选地，图7I的步骤可以在蚀刻端口之后执行。在图7J中，类似于354的承载晶片720结合到图7I或7H的结构，视情况而定。给出了两种选择，一种选择是结合到具有空腔的承载晶片，并且另一种选择是结合到未图案化的临时承载以与外部背空腔一起使用。在图7K中，执行CMOS衬底716的研磨和抛光。另外，蚀刻端口722，并且在延伸的背空腔的情况中，移除临时晶片承载。

本文示出和描述的各种实施例和方法的应用包括但不限于麦克风、压力传感器、谐振器、开关以及其他适用器件。

尽管本说明书已经关于其具体实施例进行了描述，但是这些具体实施例仅仅是说明性的而非限制性的。

如在本文说明书中和贯穿所附权利要求所使用的，“一”、“一个”和“所述”包括复数参照物，除非上下文清楚地另有所指。此外，如在本文说明书中和贯穿所附权利要求所使用的，“在……中”的含义包括“在……中”和“在……上”，除非上下文清楚地另有所指。

因此，尽管本文已经描述了具体实施例，但是在前面的公开中意图有修改、各种改变和替代的回旋余地，并且将意识到，在一些实例中，将在没有其他特征的对应使用的情况下采用具体实施例的一些特征，而不偏离所阐述的范围和精神。因此，可以做出许多修改以使具体情形或材料适应于实质范围和精神。

Claims (41)

1.一种用于制造MEMS器件的方法，包括：

将第一牺牲层沉积和图案化到硅衬底上，第一牺牲层被部分移除以留下第一剩余氧化物；

将导电结构层沉积在硅衬底上，导电结构层与硅衬底的至少一部分进行物理接触；

在导电结构层的顶部上形成第二牺牲层以形成MEMS衬底；

图案化和蚀刻硅衬底并在第二牺牲层处停止；

将MEMS衬底结合到CMOS晶片，CMOS晶片具有形成在其上的金属层；以及

在MEMS衬底与金属层之间形成电连接。

2.如权利要求1所述的用于制造MEMS器件的方法，还包括形成通过CMOS晶片的第一端口。

3.如权利要求1所述的用于制造MEMS器件的方法，还包括在形成第二牺牲层之后将硅衬底变薄为期望的厚度。

4.如权利要求3所述的用于制造MEMS器件的方法，其中将硅衬底变薄包括将MEMS衬底结合到临时承载晶片。

5.如权利要求4所述的用于制造MEMS器件的方法，其中将MEMS衬底结合到临时承载晶片包括使第二牺牲层平面化的步骤。

6.如权利要求3所述的用于制造MEMS器件的方法，其中变薄步骤包括研磨或抛光或蚀刻步骤的组合。

7.如权利要求1所述的用于制造MEMS器件的方法，还包括：

图案化第二牺牲层以允许接近导电结构层；以及

将结合层沉积在导电结构层上。

8.如权利要求7所述的用于制造MEMS器件的方法，其中图案化第二牺牲层的步骤是使用干法蚀刻方法来执行的。

9.如权利要求7所述的用于制造MEMS器件的方法，其中图案化第二牺牲层的步骤是使用湿法蚀刻方法来执行的。

10.如权利要求1所述的用于制造MEMS器件的方法，还包括通过使用化学机械抛光来平面化第二牺牲层。

11.如权利要求1所述的用于制造MEMS器件的方法，还包括将硅衬底与硅承载晶片进行另一结合以形成MEMS衬底。

12.如权利要求11所述的用于制造MEMS器件的方法，还包括在硅承载晶片中形成空腔。

13.如权利要求11所述的用于制造MEMS器件的方法，还包括形成通过硅承载晶片的第二端口。

14.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括在CMOS晶片与MEMS衬底之间使用熔融结合，电连接由通过硅承载晶片的导电通路来形成。

15.如权利要求1所述的用于制造MEMS器件的方法，其中图案化和蚀刻硅衬底是在将MEMS衬底结合到CMOS晶片之后执行的。

16.如权利要求1所述的用于制造MEMS器件的方法，其中图案化和蚀刻硅衬底是在将MEMS衬底结合到CMOS晶片之前执行的。

17.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括氧化硅熔融结合。

18.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括在CMOS晶片与MEMS衬底之间形成共熔结合，电连接由共熔接触来形成。

19.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括聚合物结合。

20.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括阳极结合。

21.如权利要求1所述的用于制造MEMS器件的方法，其中硅衬底的图案化和蚀刻的蚀刻步骤包括深反应离子蚀刻（DRIE）、标准反应离子蚀刻（RIE）、湿法化学蚀刻或离子铣削。

22.如权利要求1所述的用于制造MEMS器件的方法，其中通过步骤研磨和蚀刻的组合或蚀刻来移除硅承载晶片。

23.如权利要求1所述的用于制造MEMS器件的方法，其中MEMS衬底和CMOS晶片的结合包括：焊接结合、熔融结合、玻璃粉结合、热压缩结合或阳极结合。

24.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤和形成电连接包括使用具有铝-锗***的共熔焊接结合。

25.如权利要求1所述的用于制造MEMS器件的方法，还包括移除第一牺牲层和移除第二牺牲层。

26.如权利要求25所述的用于制造MEMS器件的方法，其中移除第一牺牲层和移除第二牺牲层中的每一个包括使用各向同性的氧化物蚀刻剂、液体或汽体形式的氢氟酸、或等离子蚀刻。

27.如权利要求1所述的用于制造MEMS器件的方法，其中在结合步骤之前，CMOS晶片被图案化为在其表面上有凸部来减小与MEMS器件的接触和静摩擦。

28.如权利要求1所述的用于制造MEMS器件的方法，还包括图案化和部分蚀刻硅衬底以限定支座。

29.如权利要求28所述的用于制造MEMS器件的方法，其中支座是在沉积第一牺牲层之前形成的。

30.如权利要求28所述的用于制造MEMS器件的方法，其中第二牺牲层具有大于支座高度的厚度。

31.如权利要求1所述的用于制造MEMS器件的方法，还包括沉积和图案化第二导电层以形成支座。

32.如权利要求1所述的用于制造MEMS器件的方法，其中导电结构层是多晶体硅层。

33.如权利要求1所述的用于制造MEMS器件的方法，其中第一牺牲层是由氧化硅制成的。

34.如权利要求1所述的用于制造MEMS器件的方法，其中第二牺牲层是由氧化硅制成的。

35.如权利要求1所述的用于制造MEMS器件的方法，其中结合步骤包括将MEMS衬底与CMOS晶片对齐。

36.一种MEMS器件，包括：

多晶体硅（多晶硅）层，形成在具有通过氧化物的移除而形成的区域的硅衬底上，多晶硅层在所述区域中与硅衬底进行物理接触，硅衬底是期望地薄；

MEMS衬底，形成在多晶硅层的顶部上；

CMOS晶片，与MEMS衬底结合，CMOS晶片具有形成在其上的金属层，MEMS衬底和CMOS晶片的结合使得在MEMS衬底上的多晶硅之间形成电连接并且还允许曝露CMOS晶片的金属层；以及

锗层，形成在多晶硅的顶部上，

其中CMOS晶片与MEMS衬底对齐。

37.如权利要求36所述的MEMS器件，其中MEMS器件是麦克风、压力传感器、谐振器或开关。

38.一种用于制造MEMS器件的方法，包括：

形成绝缘体上硅（SOI）晶片，SOI晶片包括承载层、器件层和在承载层与器件层之间形成的氧化物；

在SOI晶片上沉积氧化物层并图案化沉积的氧化物层；

在图案化的氧化物层上沉积多晶硅；

在多晶硅上沉积导电层；

图案化和蚀刻多晶硅与导电层；

进一步蚀刻器件层；

移除图案化的氧化物层，由此形成MEMS衬底；

将MEMS衬底结合到CMOS晶片，CMOS晶片具有至少一个金属层；

在MEMS衬底与所述至少一个金属层之间形成电连接；

将承载层变薄；

图案化承载层；

移除沉积在SOI晶片上的氧化物层。

39.如权利要求38所述的用于制造MEMS器件的方法，还包括将MEMS衬底结合到具有空腔的硅帽晶片。

40.如权利要求39所述的用于制造MEMS器件的方法，还包括在硅帽晶片中的打开端口。

41.如权利要求38所述的用于制造MEMS器件的方法，还包括在CMOS晶片中打开端口。