CN103972306A - 一种具有非连续沟槽设计的肖特基器件结构及其制作方法 - Google Patents

一种具有非连续沟槽设计的肖特基器件结构及其制作方法 Download PDF

Info

Publication number
CN103972306A
CN103972306A CN201410196577.4A CN201410196577A CN103972306A CN 103972306 A CN103972306 A CN 103972306A CN 201410196577 A CN201410196577 A CN 201410196577A CN 103972306 A CN103972306 A CN 103972306A
Authority
CN
China
Prior art keywords
island
groove
schottky
schottky device
device structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410196577.4A
Other languages
English (en)
Inventor
张小辛
傅静
余强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Aviation Chongqing Microelectronics Co Ltd
Original Assignee
China Aviation Chongqing Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Aviation Chongqing Microelectronics Co Ltd filed Critical China Aviation Chongqing Microelectronics Co Ltd
Priority to CN201410196577.4A priority Critical patent/CN103972306A/zh
Publication of CN103972306A publication Critical patent/CN103972306A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H01L29/8725—Schottky diodes of the trench MOS barrier type [TMBS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种具有非连续沟槽设计的肖特基器件结构及其制作方法，所述肖特基器件结构包括呈网络状分布的肖特基结面、以及呈网格阵列分布于所述肖特基结面中的多个岛状沟槽结构；所述肖特基结面为N型轻掺杂硅外延层及金属硅化物形成；所述岛状沟槽结构包括形成于所述N型轻掺杂硅外延层中的沟槽、形成于所述沟槽表面的介质层以及填充于所述沟槽内的多晶硅层。本发明最大限度地降低了沟槽总面积，使得沟槽型功率肖特基器件的有效面积最大化，在保证反向漏电和反向耐压性能不降低的情况下，最大限度地降低了正向压降和提高了器件对浪涌冲击的耐受力。本发明器件结构和制作方法简单，不增加成本，适用于工业生产。

Description

一种具有非连续沟槽设计的肖特基器件结构及其制作方法
技术领域
本发明涉及功率器件和微电子制造领域，特别是涉及一种具有非连续沟槽设计的肖特基器件结构及其制作方法。
背景技术
随着半导体技术的不断发展，功率器件作为一种新型器件，被广泛地应用于磁盘驱动、汽车电子等领域。功率器件需要能够承受较大的电压、电流以及功率负载。而现有MOS晶体管等器件无法满足上述需求，因此，为了满足应用的需要，各种功率器件成为关注的焦点。
肖特基二极管一般以是贵金属(金、银、铝、铂等)为正极，以N型半导体为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N型半导体中存在着大量的电子，贵金属中仅有极少量的自由电子，所以电子便从浓度高的N型半导体中向浓度低的贵金属中扩散。显然，贵金属中没有空穴，也就不存在空穴自金属向N型半导体的扩散运动。随着电子不断从N型半导体扩散到贵金属，N型半导体表面电子浓度逐渐降低，表面电中性被破坏，于是就形成势垒，其电场方向为N型半导体→贵金属。但在该电场作用之下，贵金属中的电子也会产生从贵金属→N型半导体的漂移运动，从而削弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。肖特基二极管是一种低功耗、超高速半导体器件。最显著的特点为反向恢复时间极短(可以小到几纳秒)，正向导通压降低。其多用作高频、低压、大电流整流二极管、续流二极管、保护二极管，也有用在微波通信等电路中作整流二极管、小信号检波二极管使用。在通信电源、变频器等中比较常见。
功率肖特基器件是一种用于大电流整流的半导体两端器件,目前常用的功率肖特基器件由金属硅化物和低掺杂N型硅之间的肖特基结来制作,金属硅化物可以是铂硅化合物、钛硅化合物、镍硅化合物和铬硅化合物等。近年来，由于沟槽技术的发展，各种沟槽型结构被用于制作单元肖特基结构的漏电保护环，如常采用的沟槽型MOS结构等。
沟槽型肖特基二极管：在平面肖特基结周围刻蚀沟槽作为漏电保护环，沟槽深度由0.5um到50um不等，沟槽侧壁采用薄栅氧化层，沟槽中填充高掺杂多晶硅形成MOS结构保护环。在功率型沟槽肖特基二极管中，通常由被MOS结构沟槽保护的岛状肖特基结阵列并联为电流通道。岛状肖特基结可以为矩形，圆形，多边形以及长条形，圆弧形，这些沟槽通常在整个器件层面构成连续的网络状，如图1或图2所示。
对于功率型沟槽肖特基二极管而言，肖特基结面阵列才能作为有效面积提供电流通道，所以要在给定面积的器件中尽量提高电流通行能力，应该尽量增大肖特基结面积，减小沟槽占用的面积；
对于给定参数的外延片而言，要实现提高反向击穿电压的目的，如图2所示，岛状肖特基结内任一点到沟槽边界的距离D存在最大值，超过该值会导致漏电增加耐压下降；而沟槽的最小尺寸S存在最小值，低于该值会导致MOS结构不能形成而导致器件失效。从而制约了有效面积的比例。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有非连续沟槽设计的肖特基器件结构及其制作方法，用于提供一种在保持反向漏电和反向击穿电压性能不降低的基础上有效提高肖特基器件的电流通过能力，降低正向压降的器件结构及实现方法。
为实现上述目的及其他相关目的，本发明提供一种具有非连续沟槽设计的肖特基器件结构，所述肖特基器件结构包括呈网络状分布的肖特基结面、以及呈网格阵列分布于所述肖特基结面中的多个岛状沟槽结构；所述肖特基结面为N型轻掺杂硅外延层及金属硅化物形成；所述岛状沟槽结构包括形成于所述N型轻掺杂硅外延层中的沟槽、形成于所述沟槽表面的介质层以及填充于所述沟槽内的多晶硅层。
作为本发明的具有非连续沟槽设计的肖特基器件结构的一种优选方案，所述肖特基器件结构包括：
N型重掺杂衬底，其下表面形成有下电极；
N型轻掺杂硅外延层，结合于所述N型重掺杂衬底上表面；
金属硅化物；呈网络状分布形成于所述N型轻掺杂硅外延层表面，以形成肖特基结面；
多个岛状沟槽结构，包括呈网格阵列形成于所述N型轻掺杂硅外延层中的岛状沟槽，结合于所述岛状沟槽表面的介质层，以及填充于所述岛状沟槽内的多晶硅层；
上电极，形成于所述金属硅化物及岛状沟槽结构表面。
作为本发明的具有非连续沟槽设计的肖特基器件结构的一种优选方案，还包括环绕于所述肖特基器件结构***的至少一个环状沟槽结构，所述环状沟槽结构包括形成于所述N型轻掺杂硅外延层中的环状沟槽，结合于所述环状沟槽表面的介质层以及填充于所述环状沟槽内的多晶硅层。
作为本发明的具有非连续沟槽设计的肖特基器件结构的一种优选方案，所述岛状沟槽结构呈三方阵列、四方阵列、或六方阵列分布。
作为本发明的具有非连续沟槽设计的肖特基器件结构的一种优选方案，所述岛状沟槽结构的俯视形状为任意图形，其中，经过该任意图形重心的尺寸中，最小尺寸与最大尺寸的比值为1～100之间。
进一步地，所述岛状沟槽结构的俯视形状包括圆形、矩形、三角形、以及五边以上的多边形中的一种或组合。
作为本发明的具有非连续沟槽设计的肖特基器件结构的一种优选方案，所述岛状沟槽结构的宽度为0.15微米～10微米，深度为0.2微米～20微米。
作为本发明的具有非连续沟槽设计的肖特基器件结构的一种优选方案，所述介质层为二氧化硅层，所述多晶硅层为重掺杂多晶硅层。
作为本发明的具有非连续沟槽设计的肖特基器件结构的一种优选方案，形成所述金属硅化物的金属材料为Ti、Pt、Ni、Cr、W、Mo或Co。
本发明还提供一种具有非连续沟槽设计的肖特基器件结构的制作方法，包括步骤：
1)提供N型重掺杂衬底，于其上表面形成N型轻掺杂硅外延层；
2)于所述N型轻掺杂硅外延层中形成呈网格阵列分布的多个岛状沟槽，于各岛状沟槽表面形成介质层，于各岛状沟槽内填充多晶硅层，并去除表面多余的多晶硅及介质层，形成岛状沟槽结构，且露出所述N型轻掺杂硅外延层表面；
3)于所述N型轻掺杂硅外延层形成金属层，并通过退火工艺形成金属硅化物，以形成呈网络状分布的肖特基结面；
4)于所述金属硅化物及各岛状沟槽表面形成上电极，于所述N型重掺杂衬底下表面形成下电极。
作为本发明的具有非连续沟槽设计的肖特基器件结构的制作方法的一种优选方案，步骤2)还包括于各岛状沟槽结构的***的形成至少一个环绕于各岛状沟槽结构的环状沟槽结构的步骤；所述环状沟槽结构包括形成于所述N型轻掺杂硅外延层中的环状沟槽，结合于所述环状沟槽表面的介质层以及填充于所述环状沟槽内的多晶硅层。
进一步地，所述环状沟槽结构的环状沟槽、介质层及多晶硅层分别与所述岛状沟槽结构的岛状沟槽、介质层及多晶硅层同时形成。
作为本发明的具有非连续沟槽设计的肖特基器件结构的制作方法的一种优选方案，步骤2)中，所述岛状沟槽呈三方阵列、四方阵列、或六方阵列分布。
作为本发明的具有非连续沟槽设计的肖特基器件结构的制作方法的一种优选方案，步骤2)中，所述岛状沟槽结构的俯视形状为任意图形，其中，经过该任意图形重心的尺寸中，最小尺寸与最大尺寸的比值为1～100之间。
进一步地，所述岛状沟槽结构的俯视形状包括圆形、矩形、三角形、以及五边以上的多边形中的一种或组合。
作为本发明的具有非连续沟槽设计的肖特基器件结构的制作方法的一种优选方案，步骤2)所述的介质层为采用热氧化工艺形成的二氧化硅层，厚度为5～1000纳米；所述多晶硅层为重掺杂的多晶硅层，其离子掺杂浓度为1019～1021/cm3。
作为本发明的具有非连续沟槽设计的肖特基器件结构的制作方法的一种优选方案，步骤3)所述金属层的材料为Ti、Pt、Ni、Cr、W、Mo或Co。
作为本发明的具有非连续沟槽设计的肖特基器件结构的制作方法的一种优选方案，所述N型重掺杂衬底的电阻率不大于0.01ohm·cm，所述N型轻掺杂硅外延层的电阻率不小于0.01ohm·cm，厚度为2微米～30微米。
如上所述，本发明提供一种具有非连续沟槽设计的肖特基器件结构及其制作方法，所述肖特基器件结构包括呈网络状分布的肖特基结面、以及呈网格阵列分布于所述肖特基结面中的多个岛状沟槽结构；所述肖特基结面为N型轻掺杂硅外延层及金属硅化物形成；所述岛状沟槽结构包括形成于所述N型轻掺杂硅外延层中的沟槽、形成于所述沟槽表面的介质层以及填充于所述沟槽内的多晶硅层。本发明最大限度地降低了沟槽总面积，使得沟槽型功率肖特基器件的有效面积最大化，在保证反向漏电和反向耐压性能不降低的情况下，最大限度地降低了正向压降和提高了器件对浪涌冲击的耐受力。本发明器件结构和制作方法简单，不增加成本，适用于工业生产。
附图说明
图1～图2显示为现有技术中的沟槽型肖特基二极管的结构示意图。
图3～图4显示为本发明的具有非连续沟槽设计的肖特基器件结构的结构示意图，其中，图4为具有非连续沟槽设计的肖特基器件结构的俯视结构示意图，图3为图4在A-A’截面处的结构示意图。
图5～图12显示为本发明的具有非连续沟槽设计的肖特基器件结构的制作方法各步骤所呈现的结构示意图
元件标号说明
10 肖特基结面
20 岛状沟槽结构
30 环状沟槽结构
101 N型轻掺杂硅外延层
102 金属硅化物
201 岛状沟槽结构的岛状沟槽
202 岛状沟槽结构的介质层
203 岛状沟槽结构的多晶硅层
301 环状沟槽结构的环状沟槽
302 环状沟槽结构的介质层
303 环状沟槽结构的多晶硅层
401 N型重掺杂衬底
402 上电极
403 下电极
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图3～图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图3～图4所示，本实施例提供一种具有非连续沟槽设计的肖特基器件结构，所述肖特基器件结构包括呈网络状分布的肖特基结面10、以及呈网格阵列分布于所述肖特基结面10中的多个岛状沟槽结构20；所述肖特基结面10为N型轻掺杂硅外延层101及金属硅化物102形成；所述岛状沟槽结构20包括形成于所述N型轻掺杂硅外延层101中的沟槽、形成于所述沟槽表面的介质层202以及填充于所述沟槽内的多晶硅层203。
如图3～图4所示，其中，图4为具有非连续沟槽设计的肖特基器件结构的俯视结构示意图，图3为图4在A-A’截面处的结构示意图。如图所示，具体地，本实施例中的具有非连续沟槽设计的肖特基器件结构包括：
N型重掺杂衬底401，其下表面形成有下电极403；
N型轻掺杂硅外延层101，结合于所述N型重掺杂衬底401上表面；
金属硅化物102；呈网络状分布形成于所述N型轻掺杂硅外延层101表面，以形成肖特基结面10；
多个岛状沟槽结构20，包括呈网格阵列形成于所述N型轻掺杂硅外延层101中的岛状沟槽，结合于所述岛状沟槽表面的介质层202，以及填充于所述岛状沟槽内的多晶硅层203；
上电极402，形成于所述金属硅化物102及岛状沟槽结构20表面。
在本实施例中，所述具有非连续沟槽设计的肖特基器件结构的俯视结构还包括环绕于所述肖特基器件结构***的至少一个环状沟槽结构30，所述环状沟槽结构30包括形成于所述N型轻掺杂硅外延层101中的环状沟槽301，结合于所述环状沟槽301表面的介质层302以及填充于所述环状沟槽内的多晶硅层303。所述环状沟槽结构30最终作为本实施例的具有非连续沟槽设计的肖特基器件结构的终端保护结构。所述环状沟槽结构30可以为一个，也可以为两个以上相隔排列，可依据器件的耐压和集成度等需求而定。可见，本发明与传统器件的沟槽型设计相比，器件的阵列区由连成网络状的肖特基结面10和分离的岛状沟槽结构20组成，仅仅在器件边沿的终端保护区使用了连续的环状沟槽，大大地提高了器件的有效面积。
所述N型重掺杂衬底401的材料为硅，其电阻率不大于0.01ohm·cm，所述N型轻掺杂硅外延层101的电阻率不小于0.01ohm·cm，厚度为2微米～30微米。
所述岛状沟槽结构20呈三方阵列、四方阵列、或六方阵列分布。在本实施例中，所述岛状沟槽结构20呈四方阵列分布于所述N型轻掺杂硅外延层101中，最终使所述肖特基结面10形成网络状结构。
作为示例，所述岛状沟槽结构20的俯视形状为任意图形，其中，经过该任意图形重心的尺寸中，最小尺寸与最大尺寸的比值为1～100之间。进一步地，所述岛状沟槽结构20的俯视形状包括圆形、矩形、三角形、以及五边以上的多边形中的一种或组合。在本实施例中，所述岛状沟槽结构20的俯视形状为圆形，如图3所示，圆形的岛状沟槽可以改善沟槽内部的平滑度，提高器件的耐压能力。另外，所述岛状沟槽结构20的宽度为0.15微米～10微米，深度为0.2微米～20微米，在本实施例中，所述岛状沟槽结构20的宽度为2微米，深度为3微米。
所述介质层为二氧化硅层，厚度为5～1000纳米，所述多晶硅层为P型重掺杂多晶硅层。
作为示例，形成所述金属硅化物102的金属材料为Ti、Pt、Ni、Cr、W、Mo或Co。在本实施例中，形成所述金属硅化物102的金属材料为Ti。所述上电极402的材料可以为Cu、Al等，在本实施例中，所述上电极402的材料为Al，所述下电极403的材料为Ti/Ni/Ag等多层金属膜。
如图5～图12所示，本实施例还提供一种具有非连续沟槽设计的肖特基器件结构的制作方法，包括步骤：
如图5所示，首先进行步骤1)，提供N型重掺杂衬底401，于其上表面形成N型轻掺杂硅外延层101。
作为示例，所述N型重掺杂衬底401的材料为硅，其电阻率不大于0.01ohm·cm，所述N型轻掺杂硅外延层101的电阻率不小于0.01ohm·cm，厚度为2微米～30微米。
如图6～图9所示，然后进行步骤2)，于所述N型轻掺杂硅外延层101中形成呈网格阵列分布的多个岛状沟槽201，于各岛状沟槽表面形成介质层202，于各岛状沟槽内填充多晶硅层203，并去除表面多余的多晶硅及介质层，形成岛状沟槽结构20，且露出所述N型轻掺杂硅外延层101表面。另外，本步骤还包括于各岛状沟槽结构20的***的形成至少一个环绕于各岛状沟槽结构20的环状沟槽结构30的步骤；所述环状沟槽结构30包括形成于所述N型轻掺杂硅外延层101中的环状沟槽301，结合于所述环状沟槽表面的介质层302以及填充于所述环状沟槽内的多晶硅层303。进一步地，所述环状沟槽结构30的环状沟槽301、介质层302及多晶硅层303分别与所述岛状沟槽结构20的岛状沟槽201、介质层202及多晶硅层203同时形成。
所述岛状沟槽结构20呈三方阵列、四方阵列、或六方阵列分布。在本实施例中，所述岛状沟槽结构20呈四方阵列分布于所述N型轻掺杂硅外延层101中。
作为示例，所述岛状沟槽结构20的俯视形状为任意图形，其中，经过该任意图形重心的尺寸中，最小尺寸与最大尺寸的比值为1～100之间。进一步地，所述岛状沟槽结构20的俯视形状包括圆形、矩形、三角形、以及五边以上的多边形中的一种或组合。在本实施例中，所述岛状沟槽结构20的俯视形状为圆形，如图3所示，圆形的岛状沟槽可以改善沟槽内部的平滑度，提高器件的耐压能力。另外，所述岛状沟槽结构20的宽度为0.15微米～10微米，深度为0.5微米～10微米，在本实施例中，所述岛状沟槽结构20的宽度为2微米，深度为3微米。
作为示例，所述岛状沟槽结构20及环状沟槽结构30的介质层均为二氧化硅层，厚度均为5～1000纳米；所述岛状沟槽结构20及环状沟槽结构30的多晶硅层为重掺杂的多晶硅层，其离子掺杂浓度为1019～1021/cm3。
作为示例，采用回刻工艺去除表面多余的多晶硅。当然，本步骤还可能包括于器件表面制作层间介质层，并通过光刻工艺打开接触孔的步骤，并且，在需要制作肖特基结面10的区域裸露出N型轻掺杂硅外延层101。
如图10所示，接着进行步骤3)，于所述N型轻掺杂硅外延层101形成金属层，并通过退火工艺形成金属硅化物102，以形成呈网络状分布的肖特基结面10；
作为示例，采用沉积的方法于所述N型轻掺杂硅外延层101形成金属层，所述金属层的材料为Ti、Pt、Ni、Cr、W、Mo或Co。在本实施例中，所述金属层的材料为Ti。
如图11～图12所示，最后进行步骤4)，于所述金属硅化物102及各岛状沟槽表面形成上电极402，于所述N型重掺杂衬底401下表面形成下电极403。
作为示例，所述上电极402的材料可以为Cu、Al等，在本实施例中，所述上电极402的材料为Al。所述下电极403为通过沉积及退火工艺形成的合金化的Ti/Ni/Ag等多层金属膜。
需要说明的是，本实施例的具有非连续沟槽设计的肖特基器件结构及其制作方法不仅适用于沟槽型肖特基器件结构，还适用的其它类型器件，如PN(PIN)/肖特基混合型二极管等。
如上所述，本发明提供一种具有非连续沟槽设计的肖特基器件结构及其制作方法，所述肖特基器件结构包括呈网络状分布的肖特基结面10、以及呈网格阵列分布于所述肖特基结面10中的多个岛状沟槽结构20；所述肖特基结面10为N型轻掺杂硅外延层101及金属硅化物102形成；所述岛状沟槽结构20包括形成于所述N型轻掺杂硅外延层101中的沟槽、形成于所述沟槽表面的介质层以及填充于所述沟槽内的多晶硅层。本发明最大限度地降低了沟槽总面积，使得沟槽型功率肖特基器件的有效面积最大化，在保证反向漏电和反向耐压性能不降低的情况下，最大限度地降低了正向压降和提高了器件对浪涌冲击的耐受力。本发明器件结构和制作方法简单，不增加成本，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (18)

1.一种具有非连续沟槽设计的肖特基器件结构，其特征在于：
所述肖特基器件结构包括呈网络状分布的肖特基结面、以及呈网格阵列分布于所述肖特基结面中的多个岛状沟槽结构；
所述肖特基结面为N型轻掺杂硅外延层及金属硅化物形成；
所述岛状沟槽结构包括形成于所述N型轻掺杂硅外延层中的沟槽、形成于所述沟槽表面的介质层以及填充于所述沟槽内的多晶硅层。
2.根据权利要求1所述的具有非连续沟槽设计的肖特基器件结构，其特征在于：所述肖特基器件结构包括：
N型重掺杂衬底，其下表面形成有下电极；
N型轻掺杂硅外延层，结合于所述N型重掺杂衬底上表面；
金属硅化物；呈网络状分布形成于所述N型轻掺杂硅外延层表面，以形成肖特基结面；
多个岛状沟槽结构，包括呈网格阵列形成于所述N型轻掺杂硅外延层中的岛状沟槽，结合于所述岛状沟槽表面的介质层，以及填充于所述岛状沟槽内的多晶硅层；
上电极，形成于所述金属硅化物及岛状沟槽结构表面。
3.根据权利要求1或2所述的具有非连续沟槽设计的肖特基器件结构，其特征在于：还包括环绕于所述肖特基器件结构***的至少一个环状沟槽结构，所述环状沟槽结构包括形成于所述N型轻掺杂硅外延层中的环状沟槽，结合于所述环状沟槽表面的介质层以及填充于所述环状沟槽内的多晶硅层。
4.根据权利要求1所述的具有非连续沟槽设计的肖特基器件结构，其特征在于：所述岛状沟槽结构呈三方阵列、四方阵列、或六方阵列分布。
5.根据权利要求1所述的具有非连续沟槽设计的肖特基器件结构，其特征在于：所述岛状沟槽结构的俯视形状为任意图形，其中，经过该任意图形重心的尺寸中，最小尺寸与最大尺寸的比值为1～100之间。
6.根据权利要求5所述的具有非连续沟槽设计的肖特基器件结构，其特征在于：所述岛状沟槽结构的俯视形状包括圆形、矩形、三角形、以及五边以上的多边形中的一种或组合。
7.根据权利要求1所述的具有非连续沟槽设计的肖特基器件结构，其特征在于：所述岛状沟槽结构的宽度为0.15微米～10微米，深度为0.2微米～20微米。
8.根据权利要求1所述的具有非连续沟槽设计的肖特基器件结构，其特征在于：所述介质层为二氧化硅层，所述多晶硅层为重掺杂多晶硅层。
9.根据权利要求1所述的具有非连续沟槽设计的肖特基器件结构，其特征在于：形成所述金属硅化物的金属材料为Ti、Pt、Ni、Cr、W、Mo或Co。
10.一种具有非连续沟槽设计的肖特基器件结构的制作方法，其特征在于，包括步骤：
1)提供N型重掺杂衬底，于其上表面形成N型轻掺杂硅外延层；
2)于所述N型轻掺杂硅外延层中形成呈网格阵列分布的多个岛状沟槽，于各岛状沟槽表面形成介质层，于各岛状沟槽内填充多晶硅层，并去除表面多余的多晶硅及介质层，形成岛状沟槽结构，且露出所述N型轻掺杂硅外延层表面；
3)于所述N型轻掺杂硅外延层形成金属层，并通过退火工艺形成金属硅化物，以形成呈网络状分布的肖特基结面；
4)于所述金属硅化物及各岛状沟槽表面形成上电极，于所述N型重掺杂衬底下表面形成下电极。
11.根据权利要求10所述的具有非连续沟槽设计的肖特基器件结构的制作方法，其特征在于：步骤2)还包括于各岛状沟槽结构的***的形成至少一个环绕于各岛状沟槽结构的环状沟槽结构的步骤；所述环状沟槽结构包括形成于所述N型轻掺杂硅外延层中的环状沟槽，结合于所述环状沟槽表面的介质层以及填充于所述环状沟槽内的多晶硅层。
12.根据权利要求11所述的具有非连续沟槽设计的肖特基器件结构的制作方法，其特征在于：所述环状沟槽结构的环状沟槽、介质层及多晶硅层分别与所述岛状沟槽结构的岛状沟槽、介质层及多晶硅层同时形成。
13.根据权利要求10所述的具有非连续沟槽设计的肖特基器件结构的制作方法，其特征在于：步骤2)中，所述岛状沟槽呈三方阵列、四方阵列、或六方阵列分布。
14.根据权利要求10所述的具有非连续沟槽设计的肖特基器件结构的制作方法，其特征在于：步骤2)中，所述岛状沟槽结构的俯视形状为任意图形，其中，经过该任意图形重心的尺寸中，最小尺寸与最大尺寸的比值为1～100之间。
15.根据权利要求14所述的具有非连续沟槽设计的肖特基器件结构的制作方法，其特征在于：所述岛状沟槽结构的俯视形状包括圆形、矩形、三角形、以及五边以上的多边形中的一种或组合。
16.根据权利要求10所述的具有非连续沟槽设计的肖特基器件结构的制作方法，其特征在于：步骤2)所述的介质层为二氧化硅层，厚度为5～1000纳米；所述多晶硅层为重掺杂的多晶硅层，其离子掺杂浓度为1019～1021/cm3。
17.根据权利要求10所述的具有非连续沟槽设计的肖特基器件结构的制作方法，其特征在于：步骤3)所述金属层的材料为Ti、Pt、Ni、Cr、W、Mo或Co。
18.根据权利要求10所述的具有非连续沟槽设计的肖特基器件结构的制作方法，其特征在于：所述N型重掺杂衬底的电阻率不大于0.01ohm·cm，所述N型轻掺杂硅外延层的电阻率不小于0.01ohm·cm，厚度为2微米～30微米。
CN201410196577.4A 2014-05-09 2014-05-09 一种具有非连续沟槽设计的肖特基器件结构及其制作方法 Pending CN103972306A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410196577.4A CN103972306A (zh) 2014-05-09 2014-05-09 一种具有非连续沟槽设计的肖特基器件结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410196577.4A CN103972306A (zh) 2014-05-09 2014-05-09 一种具有非连续沟槽设计的肖特基器件结构及其制作方法

Publications (1)

Publication Number Publication Date
CN103972306A true CN103972306A (zh) 2014-08-06

Family

ID=51241595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410196577.4A Pending CN103972306A (zh) 2014-05-09 2014-05-09 一种具有非连续沟槽设计的肖特基器件结构及其制作方法

Country Status (1)

Country Link
CN (1) CN103972306A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195692A (zh) * 2017-05-09 2017-09-22 中航（重庆）微电子有限公司 沟槽肖特基二极管及其制作方法
CN108231913A (zh) * 2018-01-25 2018-06-29 江苏捷捷微电子股份有限公司 一种沟槽肖特基二极管的结构及其制造方法
CN113054039A (zh) * 2020-11-27 2021-06-29 龙腾半导体股份有限公司 基于元胞结构的沟槽型肖特基二极管器件结构及制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030203533A1 (en) * 2002-04-25 2003-10-30 International Rectifier Corp. Single mask trench fred with enlarged schottky area
CN101114670A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 肖特基势垒半导体器件
CN103474348A (zh) * 2013-08-28 2013-12-25 中航（重庆）微电子有限公司 一种穿通型沟槽肖特基器件结构及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030203533A1 (en) * 2002-04-25 2003-10-30 International Rectifier Corp. Single mask trench fred with enlarged schottky area
CN101114670A (zh) * 2006-07-28 2008-01-30 松下电器产业株式会社 肖特基势垒半导体器件
CN103474348A (zh) * 2013-08-28 2013-12-25 中航（重庆）微电子有限公司 一种穿通型沟槽肖特基器件结构及其制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107195692A (zh) * 2017-05-09 2017-09-22 中航（重庆）微电子有限公司 沟槽肖特基二极管及其制作方法
CN108231913A (zh) * 2018-01-25 2018-06-29 江苏捷捷微电子股份有限公司 一种沟槽肖特基二极管的结构及其制造方法
CN113054039A (zh) * 2020-11-27 2021-06-29 龙腾半导体股份有限公司 基于元胞结构的沟槽型肖特基二极管器件结构及制造方法

Similar Documents

Publication Publication Date Title
CN105932023B (zh) 瞬态电压抑制器
CN103943688B (zh) 一种肖特基势垒二极管器件结构及其制作方法
CN103632959A (zh) 沟槽型肖特基器件结构及其制造方法
CN105789331B (zh) 半导体整流器件及其制作方法
CN108496252A (zh) 功率半导体装置以及功率半导体装置的制造方法
CN103474348B (zh) 一种穿通型沟槽肖特基器件结构及其制造方法
CN106024634B (zh) 带静电放电保护二极管结构的功率晶体管及其制造方法
TW202038473A (zh) 二極體結構及其製造方法
CN110875309A (zh) 一种带有内置电流传感器的沟槽igbt器件结构及制作方法
CN103456627B (zh) 一种复合型沟槽栅肖特基器件结构及其制造方法
CN103456796B (zh) 一种沟槽型肖特基功率器件结构及其制造方法
CN103972306A (zh) 一种具有非连续沟槽设计的肖特基器件结构及其制作方法
CN108269860A (zh) 肖特基二极管及其制造方法
CN104124151A (zh) 一种沟槽结构肖特基势垒二极管及其制作方法
KR200470297Y1 (ko) 쇼트키 다이오드 구조
CN103199119B (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN105633172A (zh) 肖特基势垒二极管及其制备方法
TWI525783B (zh) 電子電路用的保護元件
US20160380061A1 (en) Method for manufacturing termination structure of semiconductor device
CN105932010B (zh) 瞬态电压抑制器
CN206878007U (zh) 沟槽肖特基二极管
CN207165576U (zh) 瞬态电压抑制器
CN203659852U (zh) 二极管
CN107195692B (zh) 沟槽肖特基二极管及其制作方法
CN103579297A (zh) 一种高压肖特基二极管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140806

RJ01 Rejection of invention patent application after publication