CN103928487A - 背照式图像传感器及其形成方法 - Google Patents
背照式图像传感器及其形成方法 Download PDFInfo
- Publication number
- CN103928487A CN103928487A CN201410193019.2A CN201410193019A CN103928487A CN 103928487 A CN103928487 A CN 103928487A CN 201410193019 A CN201410193019 A CN 201410193019A CN 103928487 A CN103928487 A CN 103928487A
- Authority
- CN
- China
- Prior art keywords
- area
- transistor
- grid
- source
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
Abstract
一种背照式图像传感器及其形成方法。其中,所述背照式图像传感器包括:半导体衬底,所述半导体衬底包括第一区域和至少一个第二区域;光电转换元件,位于所述第一区域中;浮置扩散区,部分位于一个所述第二区域中,且部分位于所述第一区域中,所述第二区域的上表面高于所述第一区域的上表面;转移晶体管,包括位于所述半导体衬底中的源极和漏极,所述源极和所述漏极分别与所述光电转换元件和所述浮置扩散区电连接;源跟随晶体管,包括位于所述半导体衬底上的栅极,所述栅极与所述浮置扩散区电连接;复位晶体管,包括位于所述半导体衬底中的漏极,所述漏极与所述浮置扩散区电连接。所述背照式图像传感器的性能提高,成本降低。
Description
技术领域
本发明涉及图像传感器领域,尤其涉及一种背照式图像传感器及其形成方法。
背景技术
图像传感器是将光信号转化为电信号的半导体器件,图像传感器具有光电转换元件,通常光电转换元件形成在衬底表面之下,逻辑电路形成在光电转换元件之上,光在穿过逻辑电路之后才到达光电转换元件,期间光经过了多层结构,导致光损失或光线通过串扰(crosstalk)至相邻的图像传感器单元芯片,影响每一图像传感器单元芯片的光电转换元件的光响应特性。
为了克服上述限制,业已提出背照式(back side illumination,BSI)图像传感器。背照式图像传感器中,光不经过逻辑电路,而是从衬底背面直接照射到光电转换元件,因此,背照式图像传感器中,光电转换元件的光响应特性提高。
图像传感器按又可分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器。CCD图像传感器的优点是对图像敏感度较高且噪声小,但是CCD图像传感器与其他器件的集成比较困难,而且CCD图像传感器的功耗较高。相比之下,CMOS图像传感器具有工艺简单、易与其他器件集成、体积小、重量轻、功耗小、成本低等优点。因此,随着技术发展,CMOS图像传感器越来越多地取代CCD图像传感器应用于各类电子产品中。目前CMOS图像传感器已经广泛应用于静态数码相机、照相手机、数码摄像机、医疗用摄像装置(例如胃镜)、车用摄像装置等。
图像传感器的核心元件是像素单元(Pixel),像素单元直接影响图像传感器的尺寸大小、暗电流水平、噪声水平、成像通透性、图像色彩饱和度和图像缺陷等等因素。
一直以来,一对矛盾的因素一起推动图像传感器向前发展:
1.经济因素:一个晶圆可产出的图像传感器芯片越多,则图像传感器芯片的成本越低,而像素单元占据整个图像传感器芯片的大部分面积,因此,为了节省成本,要求像素单元的尺寸制作得较小,也就是说,出于经济因素考虑,要求图像传感器中像素单元的特征尺寸缩小。
2.图像质量因素:为了保证图像质量,特别是为了保证光线敏感度、色彩饱和度和成像通透性等指标,需要有足够的光线入射到像素单元的光电转换元件(通常采用光电二极管)中,而较大的像素单元能够有较大的感光面积接受光线,因此,较大的像素单元原则上可以提供较好的图像质量;此外,像素单元中除了光电转换元件外,还有相当部分的开关器件,例如重置晶体管、转移晶体管和放大器件(如源跟随晶体管),这些器件同样决定着暗电流、噪声和图像缺陷等,从图像质量角度考虑,原则上大器件的电学性能更好,有助于形成质量更好的图像;为此可知,出于图像质量因素考虑,要求图像传感器中像素单元的尺寸增大。
可以明显得看到,如何协调上述矛盾以取得最优化的选择,是图像传感器业界一直面临的问题。
现有图像传感器中,通常具有由一个一个像素单元组成的像素阵列(array),从版图层面看,多个像素单元可以拼在一起组合成一个完整的像素阵列,并且根据需要像素单元的形状可以是矩形,正方形,多边形(三角形,五边形,六边形)等等。
现有图像传感器中,像素单元的结构可以分为光电转换元件加3晶体管结构,光电转换元件加4晶体管结构或者光电转换元件加5晶体管结构。光电转换元件加3晶体管结构具体是光电转换元件直接连接浮置扩散区,光电转换元件中产生的光生电子储存于浮置扩散区中,在复位晶体管(RST)和行选择晶体管(SEL)的时序控制下,将光生电子通过源跟随器(SF)转换输出。
请参考图1,示出了光电转换元件加4晶体管结构的剖面示意图。光电转换元件115通常为光电二极管(Photo diode,PD),光电转换元件115通过转移晶体管114连接浮置扩散区113(FD),引线L3(引线通常包括插塞和互连线等)连接转移晶体管114的栅极。源跟随晶体管112连接浮置扩散区113,源跟随晶体管112用于将浮置扩散区113中形成的电位信号放大,引线L2连接源跟随(放大)晶体管112的栅极。复位晶体管111一端连接电源VDD,另一端连接浮置扩散区113,以对浮置扩散区113的电位进行复位,引线L1连接复位晶体管111的栅极。从中可知,光电转换元件加4晶体管结构是光电转换元件加在3晶体管结构基础上,在光电转换元件115和浮置扩散区113之间增加转移晶体管114。转移晶体管114可以有效地抑止杂讯,光电转换元件加4晶体管结构可以得到更好的图像质量,逐渐成为业界的主导结构。此外,可以多个光电转换元件共享一套4晶体管器件,以便节省芯片面积,这种结构也被认为是4晶体管结构。
然而,现有图像传感器中,像素单元有其先天难以克服的缺陷:
1.现有像素单元中,4个晶体管器件全部都是平面结构,换而言之,如果要进一步缩小芯片面积,必须要减小这些器件(如转移晶体管、复位晶体管和源跟随晶体管等)的尺寸。但是如果缩小这些器件的尺寸,会同时导致这些器件的性能下降,具体表现为器件的驱动电流下降、电学参数波动增加和放大效率下降等问题。这些问题对于图像质量的影响十分重大。因此,虽然像素阵列周边的电路可以按照摩尔定律进一步缩小线宽,减小尺寸,但是像素单元中的晶体管器件却只能非常缓慢地缩小。而整个图像传感器芯片的面积主要由像素阵列决定,因此,现有像素单元的结构限制了芯片面积进一步缩小,使图像传感器的成本高居不下。
2.现有像素单元中,4个晶体管器件全部都是平面结构,对于一定大小的像素单元,其容纳4个晶体管器件后,大小很能进一步缩小,导致感光部分的光电转换元件占像素单元的比例被限制。而对于像素单元性能来讲,光电转换元件占比例越小,单位面积内收集的光线越少,图像越不通透,图像层次感越差,色彩越干涩,总之,晶体管器件的平面结构限制了图像质量的进一步提高。
3.现有像素单元中,在暗场下的图像质量十分关键,其关键指标是暗电流、噪声、白点和暗点等。这些暗电流、噪声、白点和暗点来源于晶体管器件频率噪声和热噪声,以及光电转换元件的表面复合电流。在传统的现有工艺中,即使花费很大的努力在这些方面,但是由于已经到达工艺极限,仍然无法取得理想的效果,因此,急需新的图像传感器和相应的工艺来进一步降低暗电流、噪声、白点和暗点等指标的水平。
4.现有像素单元中,由于各晶体管均为平面结构,因此,转移晶体管、复位晶体管和源跟随晶体管之间的寄生电容不能随着特征尺寸缩小进一步降低,寄生电容基本上起到负面的作用,例如降低信号传输速度,增大低频1/f噪声,减小动态范围等等,这些都是图像传感器所不能接受的。所以,必须要进一步减小寄生电容,降低低频1/f噪声,以便提高信号传输速度,增大动态范围,而这对于传统图像传感器及其形成工艺而言,是一个非常艰巨而且昂贵任务。
5.现有像素单元中,由于光电转换元件做在晶圆表面,即使是采用背照式光照条件,也面临着光线通过较厚的半导体层而衰减的问题,这样降低了光进入光电转换元件的光通量,相应的光生电子就减少了,图像传感器的图像质量下降,层次感差,色彩不鲜艳。
更多现有图像传感器及其形成方法的内容可参考2014年1月8号公开的公开号为CN103500750A的中国专利申请文件。
综上所述,亟需一种背照式图像传感器及其形成方法,以克服现有图像传感器的缺陷。
发明内容
本发明解决的问题是提供一种背照式图像传感器及其形成方法,以提高背照式图像传感器的性能,提高背照式图像传感器的图像质量,同时降低背照式图像传感器的成本。
为解决上述问题,本发明提供一种背照式图像传感器,包括像素阵列,所述像素阵列包括阵列排布的多个像素单元,所述像素单元包括:
半导体衬底,所述半导体衬底包括第一区域和至少一个第二区域;
光电转换元件,位于所述第一区域中,用于接收光线以产生信号电荷;
浮置扩散区,部分位于一个所述第二区域中,且部分位于所述第一区域中,所述第二区域的上表面高于所述第一区域的上表面,所述浮置扩散区用于收集所述信号电荷以产生信号电位;
转移晶体管,包括位于所述半导体衬底中的源极和漏极,所述源极和所述漏极分别与所述光电转换元件和所述浮置扩散区电连接,所述转移晶体管用于控制所述信号电荷转移到所述浮置扩散区;
源跟随晶体管,包括位于所述半导体衬底上的栅极,所述栅极与所述浮置扩散区电连接,所述源跟随晶体管用于放大所述信号电位;
复位晶体管,包括位于所述半导体衬底中的漏极,所述漏极与所述浮置扩散区电连接,所述复位晶体管用于复位所述浮置扩散区的电位。
可选的,所述浮置扩散区上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上。
可选的,所述源跟随晶体管的沟道区上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上。
可选的,所述第二区域呈凸起结构,包括第一部分和位于所述第一部分上的第二部分,所述第一部分具有两个侧面,所述第二部分具有顶面和两个侧面。
可选的,所述源跟随晶体管的沟道区位于另一个所述第二区域的所述第二部分,所述源跟随晶体管的栅极覆盖所述第二部分的顶面和两个侧面的至少其中一面。
可选的,所述源跟随晶体管的沟道区具有沟道掺杂区和非沟道掺杂区,所述非沟道掺杂区位于所述沟道掺杂区与所述源跟随晶体管的栅极之间。
可选的,所述复位晶体管的沟道区位于另一个所述第二区域的所述第二部分,所述复位晶体管的栅极覆盖所述第二部分的顶面和两个侧面的至少其中一面。
可选的,所述半导体衬底具有多个所述第二区域,所述半导体衬底还具有位于相邻所述第二区域之间的隔离结构,所述光电转换元件位于所述隔离结构中。
可选的,所述转移晶体管的栅极同时位于所述光电转换元件和所述隔离结构上表面。
可选的,所述像素单元还包括:侧墙,所述侧墙覆盖所述第一部分的两个侧面。
可选的,所述光电转换元件为光电二极管。
为解决上述问题,本发明还提供了一种背照式图像传感器的形成方法,包括:
提供半导体衬底,所述半导体衬底包括第一区域和至少一个第二区域;
在所述第一区域中形成光电转换元件;
在所述半导体衬底形成源跟随晶体管、复位晶体管和转移晶体管,所述转移晶体管的源极电连接所述光电转换元件;
在所述半导体衬底中形成浮置扩散区,所述浮置扩散区部分位于一个所述第二区域中,部分位于所述第一区域中,所述第二区域上表面高于所述第一区域上表面;并且所述浮置扩散区电连接所述复位晶体管的漏极、所述转移晶体管的漏极和所述源跟随晶体管的栅极。
可选的,所述浮置扩散区上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上。
可选的,所述源跟随晶体管的沟道区上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上。
可选的,所述第二区域呈凸起结构,包括第一部分和位于所述第一部分上的第二部分,所述第一部分具有两个侧面,所述第二部分具有顶面和两个侧面。
可选的,所述源跟随晶体管的沟道区形成在另一个所述第二区域的所述第二部分,所述源跟随晶体管的栅极覆盖所述第二部分的顶面和两个侧面的至少其中一面。
可选的,所述复位晶体管的沟道区形成在另一个所述第二区域的所述第二部分,所述复位晶体管的栅极覆盖所述第二部分的顶面和两个侧面的至少其中一面。
可选的,形成所述第二区域的过程包括:
在所述半导体衬底表面形成多个分立的浅沟槽,相邻所述浅沟槽之间剩余的所述半导体衬底为所述第二区域。
可选的,在所述半导体衬底中形成源跟随晶体管、复位晶体管和转移晶体管包括:
对所述半导体衬底进行掺杂,直至形成位于所述半导体衬底中的阱区,所述阱区包括所述第二区域和部分所述第一区域;
在所述阱区上形成源跟随晶体管、复位晶体管和转移晶体管的栅介质层;
在所述栅介质层上形成所述源跟随晶体管、复位晶体管和转移晶体管的栅极;
对部分所述阱区进行掺杂,直至形成所述源跟随晶体管和复位晶体管的源极和漏极。
可选的,在形成所述浅沟槽之后,且在形成所述栅介质层之前,所述形成方法还包括:
采用第一介质层填充所述浅沟槽;
回蚀刻所述第一介质层,直至剩余所述第一介质层形成覆盖所述第一部分侧面的侧墙。
可选的,形成所述栅极包括:
在所述栅介质层表面形成栅极层;
采用光刻胶覆盖所述栅极层;
图案化所述光刻胶层形成开口,所述开口暴露位于非栅极区域的所述栅极层;
以所述光刻胶层为掩模,蚀刻去除被所述开口暴露的所述栅极层,剩余所述栅极层为所述栅极。
可选的,在形成所述光电转换元件之前,所述方法还包括:
在所述第一区域中在形成隔离结构;
在形成所述光电转换元件时,将所述光电转换元件形成在所述隔离结构中。
可选的,在形成所述转移晶体管的栅极时,将所述转移晶体管的栅极同时覆盖所述光电转换元件和所述隔离结构上表面。
可选的,形成所述源跟随晶体管的沟道区包括:
对所述第二部分进行沟道掺杂形成沟道掺杂区,所述第二部分未进行所述沟道掺杂的区域为非沟道掺杂区,所述非沟道掺杂区位于所述沟道掺杂区与所述栅极之间。
可选的,所述第二区域为外延生长的单晶半导体层,形成所述第二区域的过程包括:
在所述半导体衬底表面形成第二介质层;
图案化所述第二介质层形成暴露所述半导体衬底的凹槽;
在被所述凹槽暴露的所述半导体衬底表面外延生长所述单晶半导体层。
可选的,所述形成方法还包括:
回蚀刻所述第二介质层,直到剩余所述第二介质层形成覆盖所述第一部分侧面的侧墙。
可选的,形成所述栅介质层和所述栅极的过程包括:
在所述阱区表面形成伪栅介质层;
在所述伪栅介质层表面形成第三介质层;
图案化所述第三介质层形成窗口,所述窗口暴露位于栅极区域的所述伪栅介质层;
去除被所述窗口暴露的所述伪栅介质层;
在去除被所述窗口暴露的所述伪栅介质层之后,在所述窗口底部形成所述栅介质层;
在所述栅介质层上形成所述栅极。
可选的,所述栅介质层的材料为高介电材料,所述栅极的材料包括多晶硅、金属或者两者的组合。
可选的,所述高介电材料是指介电常数大于4的材料。
可选的,所述光电转换元件为光电二极管。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的技术方案中,提供具有第一区域和至少一个第二区域的半导体衬底,光电转换元件位于第一区域中,浮置扩散区部分位于其中一个第二区域中,并且浮置扩散区部分位于第一区域中,所述第二区域的上表面高于所述第一区域的上表面,因此,所述浮置扩散区上表面高于所述光电转换元件对应的半导体衬底上表面。而转移晶体管的沟道区区域上表面与所述光电转换元件上表面位于同一表面中,因此,所述浮置扩散区上表面高于所述转移晶体管的沟道区区域上表面,即此时浮置扩散区上表面与转移晶体管的沟道区区域上表面不在同一平面。而一旦浮置扩散区上表面与转移晶体管的沟道区区域上表面不在同一平面,就能够使浮置扩散区与转移晶体管之间的散电容减少,从而使光电荷的转移和传输速度加快,转换效率提高。
进一步,设置所述浮置扩散区上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上。转移晶体管的沟道区区域上表面与所述光电转换元件对应的半导体衬底上表面齐平,当浮置扩散区上表面高出所述光电转换元件上表面30nm以上时,浮置扩散区上表面与转移晶体管的沟道区区域上表面的高度差距也为30nm以上,此时,浮置扩散区与转移晶体管之间的散电容大幅减小,光电荷的转换效率显著提高。
进一步,源跟随晶体管的沟道区区域上表面与所述光电转换元件对应的半导体衬底上表面不在同一平面上。此时源跟随晶体管的沟道区区域与所述光电转换元件之间不存在水平隔离的问题。因此,源跟随晶体管与所述光电转换元件之间不需要设置隔离结构。与传统的平面结构相比,可以减少源跟随晶体管与所述光电转换元件之间的隔离结构,从而在同样的像素单元尺寸条件下,可以减小非光电转换元件所占用的像素单元的面积,增加光电转换元件的填充率,提高像素单元面积的利用率。
进一步,设置源跟随晶体管的沟道区区域上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上,当源跟随晶体管的沟道区区域上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上时,源跟随晶体管与所述光电转换元件之间的隔绝作用更加理想。
进一步,设置源跟随晶体管为埋沟器件,即所述源跟随晶体管的沟道区具有沟道掺杂区和非沟道掺杂区,所述非沟道掺杂区位于所述沟道掺杂区与所述源跟随晶体管的栅极之间。源跟随晶体管的低频1/f噪声是像素单元性能的关键影响因素之一,低频1/f噪声越低,像素单元的性能越好,图像质量越高。当源跟随晶体管为埋沟器件时,电流主要在远离沟道区区域表面的沟道区内流动,使电子在流动时,在沟道区(即埋沟)内部集中流动,避免电子在接近沟道区区域表面的区域流动,从而减少电流在沟道区区域表面流动时在界面发生散射,从而使得低频1/f噪声降低,提高背照式图像传感器的性能。
进一步,源跟随晶体管具有包围沟道区区域三个面(包括顶面和两个侧面)的栅极,因此,源跟随晶体管的沟道区物理宽度能够大幅增大。相比于现有平面型源跟随晶体管而言,源跟随晶体管的沟道区物理宽度显著增大,因此,通过沟道区的电流能够显著升高。反过来说,当要达到相同的通过电流时,采用本发明所提供的随晶体管只需要很小的器件尺寸即可,即源跟随晶体管能够在保持晶体管有效沟道区物理长度和物理宽度的情况下,缩小晶体管的横向尺寸,提高像素单元中光电转换元件的填充率,从而达到减小芯片面积的目的。
附图说明
图1是现有图像传感器中像素单元的剖面结构示意图;
图2是本发明实施例所提供的背照式图像传感器中像素单元的俯视示意图;
图3是本发明实施例所提供的背照式图像传感器中像素单元的剖面结构示意图;
图4是图3所示像素单元中源跟随晶体管的立体结构示意图;
图5是本发明又一实施例所提供的背照式图像传感器中像素单元的剖面结构示意图;
图6至图15是本发明实施例所提供的背照式图像传感器的形成方法中各步骤对应的结构示意图;
图16至图19是本发明实施例所提供的背照式图像传感器的形成方法中各步骤对应的结构示意图。
具体实施方式
现有图像传感器中,各晶体管(例如源跟随晶体管、转移晶体管和复位晶体管等)通常均为平面结构,因此,对应的像素单元具有诸多缺陷,例如:图像传感器的芯片面积难以进一步缩小,图像传感器的成本高居不下,图像传感器所形成的图像质量难以进一步提高,图像传感器的噪声水平难以降低,以及像素单元中光电转换元件的面积占有率难以提高等。
为此,本发明提出了一种新的三维的背照式图像传感器,所述图像传感器中具有新的像素单元结构,所述像素单元中包括:半导体衬底,所述半导体衬底包括第一区域和至少一个第二区域;光电转换元件,位于所述第一区域中,用于接收光线以产生信号电荷;浮置扩散区,部分位于一个所述第二区域中,且部分位于所述第一区域中,所述第二区域的上表面高于所述第一区域的上表面,即使得浮置扩散区上表面高于所述光电转换元件上表面。
通过设置所述浮置扩散区上表面高于所述光电转换元件上表面,本发明中的像素单元中,浮置扩散区与光电转换元件之间的不良影响减小,因此像素单元的性能提高,从而可以提高图像传感器产生的图像质量,也可以同时提高图像传感器芯片性能,并且可以降低图像传感器芯片成本。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
本发明实施例提供一种背照式图像传感器,所述背照式图像传感器包括像素阵列,所述像素阵列包括阵列排布的多个像素单元。
请参考图2,图2是本发明实施例所提供的背照式图像传感器中像素单元的俯视示意图。
图2中显示出其中的四个像素单元为代表,并且图2显示的是具有光电转换元件加4晶体管结构的像素单元的版图(俯视)示意图。其中,每个像素单元的版图形状为正方形,4个像素单元呈2×2的阵列排布连接在一起。
请继续参考图2,每个像素单元的俯视平面中可以看到复位晶体管230t、源跟随晶体管270t、光电二极管区域260(光电转换元件)、转移晶体管250t和浮置扩散区240。4个像素单元的浮置扩散区240聚集在同一个顶点,从浮置扩散区240向外依次是转移晶体管250t和光电二极管区域260,而源跟随晶体管270t形成在远离浮置扩散区240的对角位置,复位晶体管230t形成在与源跟随晶体管270t同一侧的不同顶点上。这样的版图结构紧凑,可以使像素单元的面积合理利用,降低图像传感器芯片的总面积。
需要说明的是,在本发明的其它实施例中,像素单元的版图形状也可以为其它形状,例如三角形、矩形或者正六边形等,本发明对此不作限定。同样的,在本发明的其它实施例中,每个像素单元的晶体管个数还可以是3个或者5个等,本发明对此不作限定。同样的,在本发明的其它实施例中,各个晶体管器件在各像素单元内,还可以采用其它多种形式进行排布,本发明对此不作限定。
请结合参考图2和图3,图3示出了图2所示像素单元的剖面示意图,即图3为图2所示像素单元阵列沿A-A’折线切割得到的剖面结构示意图。具体的,图3由图2中,A-A’折线先沿其中一个像素单元的源跟随晶体管270t切割至光电二极管区域260,再沿光电二极管区域260切割至转移晶体管250t,再沿转移晶体管250t切割至浮置扩散区240,然后穿过此像素单元继续切割至第二个像素单元的浮置扩散区240,再沿此第二个像素单元的浮置扩散区240切割至此像素单元的转移晶体管250t,再沿此第二个像素单元的转移晶体管250t切割至此第二个像素单元的光电二极管区域260,最后切割至此第二个像素单元的复位晶体管230t。并且本实施例中,将第二个像素单元中重复切割的部分(即浮置扩散区240、转移晶体管250t和光电二极管区域260)用虚线线段表示,如图2中的A-A’折线所示,并且在图3对应的剖面结构示意图中,虚线线段所切割的部分不显示。
请结合参考图2和参考图3,本实施例提供的背照式图像传感器所包含的的像素单元。
所述像素单元包括:
半导体衬底200,半导体衬底200包括第一区域(未标注)和三个第二区域(未标注),并且所述第二区域呈凸起结构。图3中所述第一区域和所述第二区域之间以点划线隔开以示区别。半导体衬底200上具有阱区210。阱区210所在区域包含全部三个呈凸起结构的所述第二区域,并且还包括部分所述第一区域。
光电转换元件,位于所述第一区域中。本实施例中,所述光电转换元件为光电二极管,图3中显示了光电二极管区域260,即光电二极管区域260代表光电二极管所在区域。光电二极管用于进行光电转换以产生信号电荷。
浮置扩散区240,位于阱区210上,并且浮置扩散区240部分位于其中一个所述第二区域中,同时部分位于所述第一区域中,如图3所示。浮置扩散区240用于收集所述信号电荷以产生信号电位。
转移晶体管250t,转移晶体管250t位于浮置扩散区240与光电二极管区域260之间。转移晶体管250t包括位于半导体衬底200中的源极(未示出)和漏极(未示出)。所述源极与光电二极管区域260电连接,所述漏极与浮置扩散区240电连接。转移晶体管250t用于控制所述信号电荷从光电二极管区域260转移到浮置扩散区240。换言之,可以说光电二极管区域260为转移晶体管250t的源极,浮置扩散区240为转移晶体管250t的漏极。
复位晶体管230t,复位晶体管230t位于阱区210上,并且复位晶体管230t的沟道区区域位于另一个所述第二区域中(图3中,复位晶体管230t的沟道区区域位于浮置扩散区240左边的所述第二区域中)。复位晶体管230t包括位于半导体衬底200中的漏极,所述漏极与浮置扩散区240电连接,复位晶体管230t的源极通常连接至复位电压,复位晶体管230t用于复位浮置扩散区240的电位。
源跟随晶体管270t,源跟随晶体管270t位于阱区210上,并且源跟随晶体管270t的沟道区区域位于另一个所述第二区域中(图3中,源跟随晶体管270t的沟道区区域位于浮置扩散区240右边的所述第二区域中)。源跟随晶体管270t包括位于半导体衬底200上的栅极271,栅极271与浮置扩散区240电连接,源跟随晶体管270t用于放大所述信号电位,即源跟随晶体管270t的漏极输出一个和浮置扩散区240电位相关的电信号。
介质层220,介质层220填充并包围于上述各晶体管的栅极区域的表面,介质层220可以为单层结构或者多层结构,并且介质层220***塞233、插塞242、插塞252和插塞273贯穿。插塞233连接复位晶体管的栅极231,插塞242连接浮置扩散区240,插塞252连接转移晶体管的栅极251,插塞273连接源跟随晶体管的栅极271。
本实施例中,半导体衬底200可以为单晶硅或者锗硅(晶圆掺杂衬底),也可以是绝缘体上硅(Silicon on insulator,SOI)。在本发明的其他实施例中,还可在半导体衬底200上形成P型外延层或N型外延层,以半导体衬底200和P型外延层或N型外延层共同作为形成像素单元的半导体基底。
本实施例中,阱区210可以为P型阱,可以采用硼或是硼化合物掺杂形成。对应的,各晶体管的沟道区区域为P型掺杂区,而晶体管的源区和漏区对应为N型重掺杂区。需要说明的是,在本发明的其它实施例中,阱区也可以是N型阱,并且阱区不同位置可以进行不同类型的掺杂,具体掺杂类型可以根据所需形成的晶体管类型而定。
以下按图3中从左至右的顺序,对像素单元中的复位晶体管230t、浮置扩散区240、转移晶体管250t和源跟随晶体管270t作进一步说明。
请继续参考图3,复位晶体管230t位于浮置扩散区240左边的所述第二区域中。所述第二区域具体可以分为第一部分2301和第二部分2302。复位晶体管230t的沟道区区域位于所述第二部分2302所在区域。第二部分2302具有顶面和两个侧面(各面未标注)。第二部分2302的顶面和两个侧面被栅介质层(未示出)覆盖,而所述栅介质层被复位晶体管230t的栅极231覆盖,即栅极231包围沟道区区域的顶面和两个侧面。
由于复位晶体管230t的栅极231覆盖第二部分2302的顶面和两个侧面,即复位晶体管230t的栅极231覆盖复位晶体管230t沟道区区域的顶面和两个侧面,因此,此时复位晶体管230t具有三面围栅结构。这种围栅结构能够使复位晶体管230t的沟道区物理宽度增大,因此可以提高复位晶体管230t的性能,例如提高栅极231的关断能力等,并且可以使复位晶体管230t的特征尺寸缩小。
需要说明的是,在本发明的其它实施例中,复位晶体管230t的栅极231也可以仅覆盖第二部分2302的其中一个侧面,或者仅覆盖第二部分2302的两个侧面,或者仅覆盖第二部分2302的顶面和其中一个侧面。
请继续参考图3,复位晶体管230t还具有侧墙232,侧墙232位于阱区210与栅极231之间,并且侧墙232覆盖第一部分2301的两个侧面。因此侧墙232能够隔绝栅极231与阱区210,使复位晶体管230t的性能提高。
请继续参考图3,栅极231还通过插塞233连接至外电路L21,外电路L21连接至相应的控制电路以对栅极231进行控制。
本实施例中,复位晶体管230t的沟道区区域对应的半导体衬底上表面与光电二极管区域260的上表面不在同一平面上,即如图3中所示,第二部分2302上表面与光电二极管区域260的上表面之间存在高度差H1。此时复位晶体管230t的沟道区区域与光电二极管区域260之间不存在水平隔离的问题。因此,复位晶体管230t与光电二极管区域260之间不需要设置隔离结构。与传统的平面结构相比,本实施例所提供的背照式图像传感器可以减少原来传统图像传感器中设置在复位晶体管230t与光电二极管区域之间隔离结构,从而在同样的像素单元尺寸条件下,本实施例所提供的背照式图像传感器可以减小非光电转换元件所占用的像素单元的面积,增加光电转换元件(光电二极管)的填充率,提高像素单元面积的利用率。
进一步的,复位晶体管230t的沟道区区域对应的半导体衬底上表面高出光电二极管区域260对应的半导体衬底上表面30nm以上,即图3中,高度差H1的大小范围在30nm以上。此时复位晶体管230t与光电二极管区域260之间的隔绝作用更加理想。
请继续参考图3,正如前面所述,浮置扩散区240位于其中一个所述第二区域中,所述第二区域呈凸起结构,所述凸起结构同样具有顶面和两个侧面。所述凸起结构的两个侧面的底部还具有侧墙241,侧墙241有助于将转移晶体管250t的栅极251与浮置扩散区240隔离。
本实施例中,浮置扩散区240对应的半导体衬底上表面高于光电二极管区域260的对应的半导体衬底上表面,即如图3所示,浮置扩散区240对应的半导体衬底上表面与光电二极管区域260的对应的半导体衬底上表面之间存在高度差H2。由于转移晶体管250t位于浮置扩散区240与光电二极管区域260之间,并且转移晶体管250t具有沟道区区域250,沟道区区域250上表面(即沟道区区域对应的半导体衬底上表面)与光电二极管区域260的上表面(即光电二极管对应的半导体衬底上表面)在同一平面,因此,此时浮置扩散区240对应的半导体衬底上表面与转移晶体管250t的沟道区区域250上表面不在同一平面,并且两者之间存在高度差H2,如图3所示。与传统平面结构相比,本实施例所提供的背照式图像传感器中,浮置扩散区240与转移晶体管250t之间的散电容(miller capacitance)将减少,从而使光电荷(光生载流子)的转移和传输速度加快,转换效率提高。
进一步的,浮置扩散区240上表面高出光电二极管区域260的上表面30nm以上,即图3中,高度差H2的大小在30nm以上。由于转移晶体管250t的沟道区区域250上表面与光电二极管区域260的上表面齐平,因而当浮置扩散区240上表面高出光电二极管区域260的上表面30nm以上时,浮置扩散区240上表面与转移晶体管250t的沟道区区域250上表面的高度差H2也在30nm以上,此时,浮置扩散区240与转移晶体管250t之间的散电容大幅减小,光电荷的转换效率显著提高。
本实施例中,浮置扩散区240与插塞242通过欧姆接触区(未示出)电连接连接,欧姆接触区可以减小插塞242与浮置扩散区240之间有接触电阻,使像素单元的性能提高。
本实施例中,浮置扩散区240还通过插塞242连接至外电路L22,外电路L22连接至相应的控制电路以对浮置扩散区240进行复位等操作。
请继续参考图3,本实施例中,转移晶体管250t的沟道区区域250位于光电二极管区域260与浮置扩散区240之间的半导体衬底200内,并且转移晶体管250t的栅极251位于其沟道区区域250表面上,栅极251与沟道区区域250之间还具有栅介质层(未示出)。
请继续参考图3,转移晶体管250t的栅极251还通过插塞252连接至外电路L23,外电路L23连接至控制电路以对栅极251进行控制。
请继续参考图3,光电二极管区域260形成有光电二极管,光电二极管的结构通常包括一个PN结或者PIN结。光电二极管的PN结(或者PIN结)面积相对较大,以便接收较多入射光线。光电二极管在反向电压作用下工作,没有光照时,反向电流(暗电流)极其微弱,有光照时,反向电流迅速增大,此反向电流称为光电流。具有PIN结的光电二极管是在PN结中间掺入一层浓度很低的N型半导体层,以增大耗尽区的宽度,达到减小扩散运动的影响,并提高响应速度。由于掺入层的N型半导体层掺杂浓度低,近乎是本征(Intrinsic)半导体,故称I层,因此这种结构成为PIN光电二极管。
需要说明的是,图3中光电二极管区域260对应的半导体衬底200底部下方具有带箭头的双折线,此带箭头的双折线代表光线(未标注),其表明本实施例所提供的图像传感器为背照式传感器,本说明书其它部分沿用此操作。
请继续参考图3,源跟随晶体管270t位于浮置扩散区240右边的所述第二区域中。所述第二区域具体可以分为第一部分2701和第二部分2702。源跟随晶体管270t的沟道区区域位于所述第二部分2702所在区域,即源跟随晶体管270t的沟道区区域位于呈横梁结构的第二部分2702中。第二部分2702具有顶面和两个侧面(各面未标注)。第二部分2702的顶面和两个侧面被栅介质层(未示出)覆盖,而所述栅介质层被源跟随晶体管270t的栅极271覆盖,即栅极271包围沟道区区域的顶面和两个侧面。
由于源跟随晶体管270t的栅极271覆盖第二部分2702的顶面和两个侧面,即源跟随晶体管270t的栅极271覆盖源跟随晶体管270t沟道区区域的顶面和两个侧面,因此,此时源跟随晶体管270t具有三面围栅结构。这种围栅结构能够使源跟随晶体管270t的沟道区物理宽度增大,因此可以提高源跟随晶体管270t的性能,例如减少漏电流和缩短沟道区物理长度等,并且可以使源跟随晶体管270t的特征尺寸缩小。
需要说明的是,在本发明的其它实施例中,源跟随晶体管270t也可以仅在第二部分2702的其中一个侧面形成栅极,或者在第二部分2702两个侧面形成栅极,或者在第二部分2702的顶面和其中一个侧面形成栅极。
请继续参考图3,源跟随晶体管270t还具有侧墙272,侧墙272位于阱区210与栅极271之间,从而隔绝栅极271与阱区210,使源跟随晶体管270t的性能提高。
请继续参考图3,源跟随晶体管270t的栅极271还通过插塞273连接至外电路L24,外电路L24连接至相应的控制电路以对栅极271进行控制。
本实施例中,源跟随晶体管270t的沟道区区域对应的半导体衬底上表面与光电二极管区域260对应的半导体衬底上表面不在同一平面上,即如图3中所示,第二部分2702上表面与光电二极管区域260的上表面之间存在高度差H3。此时源跟随晶体管270t的沟道区区域与光电二极管区域260之间不存在水平隔离的问题。因此,源跟随晶体管270t与光电二极管区域260之间不需要设置隔离结构。与传统的平面结构相比,本实施例所提供的背照式图像传感器可以减少原来传统图像传感器中设置在源跟随晶体管270t与光电二极管区域之间隔离结构,从而在同样的像素单元尺寸条件下,本实施例所提供的背照式图像传感器可以减小非光电转换元件所占用的像素单元的面积,增加光电转换元件的填充率,提高像素单元面积的利用率。
进一步的,源跟随晶体管270t的沟道区区域对应的半导体衬底上表面高出光电二极管区域260对应的半导体衬底上表面30nm以上,即图3中高度差H3的大小范围在30nm以上。此时源跟随晶体管270t与光电二极管区域260之间的隔绝作用更加理想。
请参考图4,示出了图3所示源跟随晶体管270t的立体结构示意图。
对比图1中现有的平面式源跟随晶体管可知,本实施例对源跟随晶体管的结构进行了重新的设计和改造,形成一种立体式的源跟随晶体管结构。具体的,源跟随晶体管270t具有位于第二部分2702所在区域的沟道区区域,而第二部分2702位于第一部分2701上方,第二部分2702和第一部分2701构成呈凸起结构的所述第二区域,因此源跟随晶体管270t具有立体独立的沟道区区域。源跟随晶体管270t还具有包围所述沟道区区域顶面和两个侧面的栅极271,以及位于栅极271与沟道区区域之间的栅介质层(未示出)。
从图4中同样可以看到,阱区210与栅极271之间还具有侧墙272,侧墙272可以增强阱区210与栅极271之间的绝缘隔离作用。
从图4中还可以看到,源跟随晶体管270t的源极274形成在第二部分2702的其中一个端面(图4中,源极274事实上被介质层覆盖,因此用虚线显示),而所述源跟随晶体管270t的漏极(未示出)形成在第二部分2702的另一个端面。
请继续参考图4,本实施例中,源跟随晶体管270t为掩沟晶体管,即在源跟随晶体管270t工作时,源跟随晶体管270t的沟道形成在沟道区区域的内部。所述沟道具体形成位置如图4中区域TA(trench area)所示,此时,作为沟道区区域的第二部分2072可以分为沟道掺杂区和非沟道掺杂区两部分,区域TA表示的是沟道掺杂区所在部分,而非沟道掺杂区位于区域TA与栅极271之间。
源跟随晶体管270t的低频1/f噪声(低频部分的电流噪声的功率谱密度和频率f成反比,噪声称作“1/f噪声”)是像素单元性能的关键影响因素之一,低频1/f噪声越低,像素单元的性能越好,图像质量越高。当源跟随晶体管270t为埋沟器件,可以降低低频1/f噪声。因为埋沟器件在工作时,电流主要在远离沟道区区域表面的沟道内流动,避免电子在接近沟道区区域表面的区域流动,从而减少电流在接近沟道区区域表面的区域流动时,在界面发生散射,从而使得低频1/f噪声降低,最终提高背照式图像传感器的性能。除此之外,源跟随晶体管270t采用埋沟器件还能够节省制造成本。
本实施例中,源跟随晶体管270t的沟道区区域位于第二部分2702内部,因此,源跟随晶体管270t很容易形成埋沟器件,并且形成埋沟器件之后,栅极271可以从垂直沟道区区域的顶面和两个侧面的三个方向施加同样的电压,从而使电子在流动时,集中在沟道区区域内部流动。
经测试,本实施例的源跟随晶体管270t处于工作状态时,远离其沟道区区域表面的区域电流密度较大(即沟道区区域内部电流较大),接近其沟道区区域表面的区域电流密度较小,并且前者的电流密度比后者的电流密度大10%以上,此时低频1/f噪声大幅降低。
请继续参考图4,源跟随晶体管270t具有包围沟道区区域三个面(包括顶面和两个侧面)的栅极271。由于沟道形成在沟道区区域与栅极相对的区域,因此,本实施例中,源跟随晶体管270t的沟道物理宽度能够大幅增大,具体的,在理想状态时,图4中区域TA即代表源跟随晶体管270t工作时形成的沟道,而整个第二部分2072为所述沟道区区域。此时沟道区区域的物理宽度等于(2h+l),而现有平面型源跟随晶体管中沟道区区域通常仅为l。从中可知,相比于现有平面型源跟随晶体管而言,本实施例所提供的源跟随晶体管270t的沟道区物理宽度能够显著延长。因此,本实施例所提供的源跟随晶体管270t中,通过沟道区区域的电流能够显著升高。反过来说,当要达到相同的通过电流时,采用本实施例所提供的随晶体管只需要很小的器件尺寸即可。
由以上描述可知,本实施例所提供的立体式源跟随晶体管270t能够在保持晶体管有效沟道区物理长度和物理宽度的情况下,缩小晶体管的横向尺寸,提高像素单元中光电转换元件(即光电二极管)的填充率,从而达到减小芯片面积的目的。
本实施例中,源跟随晶体管270t的沟道区区域可以根据实际需要便捷地调节,更重要的是,栅极271的形状和位置也可以根据实际需要便捷地调节。例如上面所述,栅极271可以仅覆盖沟道区区域的其中一个侧面和顶面。并且,可以有多种方法连接源跟随晶体管270t的栅极271。因而可以对源跟随晶体管270t进行灵活多样的控制,与传统源跟随晶体管270t的控制方法相比,本实施例的源跟随晶体管270t对于的沟道控制力更强,因此可以改善源跟随晶体管270t的性能,从而提高图像的质量。
需要说明的是,在本实施例所提供的图像传感器中,通常包括多个像素单元阵列排布形成的像素阵列,因此,不同像素单元之间的晶体管可以沿同一所述凸起结构依次形成,如图4中示出了两个栅极271沿着同一凸起结构的沟道区区域依次形成(事实上,可以有多个栅极沿着同一横梁结构的沟道区区域依次形成)。
需要说明的是,图4中虽未示出,但本实施例所提供的图像传感器中,所述复位晶体管可以具有与所述源跟随晶体管同样的立体结构和性质,从而使得本实施例所提供的图像传感器可以进一步减小芯片面积。
图3和图4中虽然未示出,但是本实施例中,所述背照式图像传感器还可以具有隔离结构(未示出),所述隔离结构具体可以为浅沟槽隔离结构。光电二极管区域可以设置在浅沟槽隔离结构底部以下,即此时的浅沟槽隔离结构位于光电二极管区域上表面以上,从而使光电二极管区域上表面与其它各器件隔离。并且由于光电二极管区域位于相邻沟道区区域之间的沟槽底部以下,因此光电二极管区域可以更加接近光源,相对于传统的平面结构而言,本实施例所提供的图像传感器可以在背面入射光线的条件下,减少光路中由于穿过半导体衬底而导致的光通量损失,提高了光的转换效率。
如上所述,当光电二极管区域可以设置在浅沟槽隔离结构底部以下时,转移晶体管的栅极可以对应设置在浅沟槽隔离结构的上方。需要说明的是,本实施例所述上方和下方与光线的入射方向相反,当沿着光线入射方向看时,转移晶体管的栅极则是位于浅沟槽隔离结构底部。
需要说明的是,在本发明的其它实施例中,背照式图像传感器的像素单元中还可以具有选通晶体管,并且所述选通晶体管的结构可以与本实施例中的复位晶体管或者源跟随晶体管的结构相似或者相同,选通晶体管的功能和可设置位置为本领域技术人员所熟知,在此不再赘述。
本发明又一实施例还提供了另外一种背照式图像传感器,所述背照式图像传感器包括像素阵列,所述像素阵列包括阵列排布的多个像素单元。
请参考图5,示出了本实施例所提供的背照式图像传感器中的像素单元。
所述像素单元包括:
半导体衬底300,半导体衬底300包括第一区域(未标注)和三个第二区域(未标注),并且所述第二区域呈凸起结构。图5中所述第一区域和所述第二区域之间以点划线隔开以示区别。半导体衬底300上具有阱区310。阱区310所在区域包含全部三个呈凸起结构的所述第二区域,并且还包括部分所述第一区域。
光电转换元件,位于所述第一区域中。本实施例中,所述光电转换元件为光电二极管,所述光电二极管位于半导体衬底300上的光电二极管区域360,光电二极管区域360中的光电二极管用于进行光电转换以产生信号电荷。
浮置扩散区340,位于阱区310上,并且浮置扩散区340部分位于其中一个所述第二区域中,同时部分位于所述第一区域中,如图5所示。浮置扩散区340用于收集信号电荷以产生信号电位。
转移晶体管,所述转移晶体管位于阱区310上,并且位于浮置扩散区340与光电二极管区域360之间。转移晶体管包括位于半导体衬底300中的源极(未示出)和漏极(未示出)。所述源极与光电二极管区域360电连接,所述漏极与浮置扩散区340电连接。转移晶体管用于控制所述信号电荷从光电二极管区域360转移到浮置扩散区340。
钉扎层351,位于转移晶体管沟道区区域350上。本实施例中钉扎层351同时作为转移晶体管的栅极。
复位晶体管,位于阱区310上。并且复位晶体管的沟道区区域位于另一个所述第二区域中(图5中,复位晶体管的沟道区区域位于浮置扩散区340左边的所述第二区域中)。复位晶体管具有栅极331,复位晶体管还具有位于半导体衬底300中的漏极,所述漏极与浮置扩散区340电连接,复位晶体管的源极通常连接至复位电压,复位晶体管用于复位浮置扩散区340的电位。
源跟随晶体管,源跟随晶体管位于阱区310上,并且源跟随晶体管的沟道区区域位于另一个所述第二区域中(图5中,源跟随晶体管的沟道区区域位于浮置扩散区340右边的所述第二区域中)。源跟随晶体管包括位于半导体衬底300上的栅极371,栅极371与浮置扩散区340电连接,源跟随晶体管用于放大所述信号电位,即源跟随晶体管的漏极输出一个和浮置扩散区340电位相关的电信号。
介质层320,介质层320填充并包围于上述各晶体管的栅极区域的表面,并且介质层320***塞333、插塞342、插塞352和插塞373贯穿。插塞333连接复位晶体管的栅极331,插塞342连接浮置扩散区340,插塞352连接钉扎层351,插塞373连接源跟随晶体管的栅极371。
以下按图5中从左至右的顺序,对像素单元中的复位晶体管、浮置扩散区、转移晶体管和源跟随晶体管作进一步说明。
请继续参考图5,复位晶体管位于浮置扩散区340左边的所述第二区域中。所述第二区域具体可以分为第一部分3301和第二部分3302。复位晶体管的沟道区区域位于所述第二部分3302所在区域。第二部分3302具有顶面和两个侧面(各面未标注)。第二部分3302的顶面和两个侧面被栅介质层(未示出)覆盖,而所述栅介质层被复位晶体管的栅极331覆盖,即栅极331包围沟道区区域的顶面和两个侧面。
由于复位晶体管的栅极331覆盖第二部分3302的顶面和两个侧面,即复位晶体管的栅极331覆盖复位晶体管沟道区区域的顶面和两个侧面,因此,此时复位晶体管具有三面围栅结构。这种围栅结构能够使复位晶体管的沟道区物理宽度增大,从而提高复位晶体管的性能。
需要说明的是,在本发明的其它实施例中,复位晶体管的栅极331也可以仅覆盖第二部分3302的其中一个侧面,或者仅覆盖第二部分3302的两个侧面,或者仅覆盖第二部分3302的顶面和其中一个侧面。
请继续参考图5,复位晶体管还具有侧墙332,侧墙332位于阱区310与栅极331之间,并且侧墙232覆盖第一部分2301的两个侧面。因此侧墙332能够隔绝栅极331与阱区310,使复位晶体管的性能提高。
请继续参考图5,栅极331还通过插塞333连接至外电路L31,外电路连接至相应的控制电路以对栅极331进行控制。
本实施例中,复位晶体管的沟道区区域对应的半导体衬底上表面与光电二极管区域360的上表面不在同一平面上,即如图5中所示,第二部分3302上表面与光电二极管区域360的上表面之间存在高度差H4。此时复位晶体管的沟道区区域与光电二极管区域360之间不存在水平隔离的问题。
进一步的,复位晶体管的沟道区区域对应的半导体衬底上表面高出光电二极管区域360对应的半导体衬底上表面30nm以上,即图5中,高度差H4的大小范围在30nm以上。此时复位晶体管与光电二极管区域360之间的隔绝作用更加理想。
请继续参考图5,正如前面所述,浮置扩散区340位于其中一个所述第二区域中,所述第二区域呈凸起结构,所述凸起结构同样具有顶面和两个侧面。所述凸起结构的两个侧面的底部还具有侧墙341,侧墙341有助于将转移晶体管的栅极与浮置扩散区340隔离。
本实施例中,浮置扩散区340上表面高于光电二极管区域360的上表面,即如图5所示,浮置扩散区340上表面与光电二极管区域360上表面之间存在高度差H5。由于转移晶体管的沟道区区域350上表面与光电二极管区域360上表面在同一平面,因此,此时浮置扩散区340上表面与转移晶体管的沟道区区域上表面不在同一平面,两者之间存在高度差H5,如图5所示。与传统平面结构相比,本实施例所提供的背照式图像传感器中,浮置扩散区340与转移晶体管之间的散电容减少,从而使光电荷(光生载流子)的转移和传输速度加快,转换效率提高。
进一步的,浮置扩散区340上表面高出光电二极管区域360的上表面30nm以上,即如图5中所示,高度差H5的大小在30nm以上。此时,浮置扩散区340与转移晶体管之间的散电容大幅减小,光电荷的转换效率显著提高。
本实施例中,浮置扩散区340上表面上还具有高掺杂的欧姆接触区(未示出),浮置扩散区340通过欧姆接触区连接插塞342,欧姆接触区有助于减小插塞342与浮置扩散区340之间有接触电阻,使像素单元的性能提高。
本实施例中,浮置扩散区340还通过插塞342连接至外电路L32,外电路L32连接至相应的控制电路以对浮置扩散区340进行复位等操作。
请继续参考图5,本实施例中,所述背照式图像传感器还具有位于光电二极管区域360上表面的钉扎层351。正如前面所述,钉扎层351同时作为转移晶体管的栅极,即转移晶体管的栅极既位于其沟道区区域350表面上,也同时位于光电二极管区域360上表面。
转移晶体管的沟道区区域350位于光电二极管区域360与浮置扩散区340之间的半导体衬底300内,钉扎层351与沟道区区域350之间还具有栅介质层(未示出)。由于钉扎层351的存在,可以降低由于半导体衬底(通常为硅)与介质层(通常为氧化硅)的界面缺陷引起的暗电流,从而提高光电二极管区域360内的光电二极管的感光性能。
本实施例中,钉扎层351通过插塞352连接至外电路L33,外电路L33连接至控制电路以对栅极进行控制。
请继续参考图5,源跟随晶体管位于浮置扩散区340右边的所述第二区域中。所述第二区域具体可以分为第一部分3701和第二部分3702。源跟随晶体管的沟道区区域位于所述第二部分3702所在区域,即源跟随晶体管的沟道区区域位于呈横梁结构的第二部分3702中。第二部分3702具有顶面和两个侧面(各面未标注)。第二部分3702的顶面和两个侧面被栅介质层(未示出)覆盖,而所述栅介质层被源跟随晶体管的栅极371覆盖,即栅极371包围沟道区区域的顶面和两个侧面。
由于源跟随晶体管的栅极371覆盖第二部分3702的顶面和两个侧面,即源跟随晶体管的栅极371覆盖源跟随晶体管沟道区区域的顶面和两个侧面,因此,此时源跟随晶体管具有三面围栅结构。这种围栅结构能够使源跟随晶体管的沟道区物理宽度增大,从而提高源跟随晶体管的性能(例如减少漏电流和缩短沟道区物理长度等)。
需要说明的是,在本发明的其它实施例中,源跟随晶体管也可以在第二部分3702的其中一个侧面形成栅极,或者在第二部分3702两个侧面形成栅极,或者在第二部分3702顶面和其中一个侧面形成栅极。
请继续参考图5,源跟随晶体管还具有侧墙372,侧墙372位于阱区310与栅极371之间,从而隔绝栅极371与阱区310,使源跟随晶体管的性能提高。
请继续参考图5,栅极371还通过插塞373连接至外电路L34,外电路连接至相应的控制电路以对栅极371进行控制。
本实施例中,源跟随晶体管的栅极371上表面(对应的半导体衬底硅的上表面)与光电二极管区域360的上表面不在同一平面上,即如图5中所示,第二部分3702上表面与光电二极管区域360的上表面之间存在高度差H3。此时,源跟随晶体管的沟道区区域上表面(对应的半导体衬底硅的上表面)也与光电二极管区域360的上表面不在同一平面上,因此源跟随晶体管的沟道区区域与光电二极管区域360之间不存在水平隔离的问题。并且,源跟随晶体管与光电二极管区域360之间不需要设置隔离结构。与传统的平面结构相比,本实施例所提供的背照式图像传感器可以减少原来传统图像传感器中设置在源跟随晶体管与光电二极管区域之间隔离结构,从而在同样的像素单元尺寸条件下,本实施例所提供的背照式图像传感器可以减小非感光元件所占用的像素单元的面积,增加光电转换元件的填充率,提高像素单元面积的利用率。
进一步的,源跟随晶体管的沟道区区域(对应的半导体衬底)上表面高出光电二极管区域360(对应的半导体衬底)上表面30nm以上,即如图5中高度差H6的大小为30nm以上。此时,源跟随晶体管与光电二极管区域360之间的隔绝作用更加理想。
本实施例中,源跟随晶体管可以为埋沟器件,以降低低频1/f噪声,并节省制造成本,可参考前述实施例相应内容。
需要说明的是,图5中虽未示出,但是本实施例所提供的背照式图像传感器还可以具有隔离结构(未示出),并且光电二极管区域360可以设置在隔离结构内,即此时的隔离结构位于光电二极管区域360上表面以上,从而使光电二极管区域360上表面与其它各器件隔离。并且光电二极管区域360位于相邻沟道区区域之间的沟槽底部内,因此,光电二极管区域360可以更加接近光源,相对于传统的平面结构而言,本实施例所提供的图像传感器可以在背面入射光线的条件下,减少光路中由于穿过半导体衬底而导致的光通量损失,提高了光的转换效率。
更多本实施例所提供的背照式图像传感器的结构和性质可参考前述实施例相应内容。
本发明又一实施例还提供了一种背照式图像传感器的形成方法,请结合参考图6至图15。
请参考图6,提供半导体衬底400。
本实施例中,半导体衬底400可以是硅衬底或者锗硅衬底等,也可以是绝缘体上硅,本实施例以硅衬底为例,半导体衬底400为形成像素单元提供一个载体。
请参考图7,在半导体衬底400表面形成介质层。具体的,介质层可以包括缓冲层401和掩模层402。
本实施例中,缓冲层401的材料可以为二氧化硅(SiO2),缓冲层401可以释放掩模层402和半导体衬底400之间的应力,同时也可以增加掩模层402和半导体衬底400之间的粘附性。可以采用湿式氧化法在半导体衬底400上形成缓冲层401。
本实施例中,掩模层402的材料可以为氮化硅(SiN),从而通过缓冲层401防止氮化硅的应力在半导体衬底400中引起缺陷。可以采用低压力化学气相沉积法(Low Pressure Chemical Vapor Deposition,LPCVD)在缓冲层401上形成掩模层402,再对掩模层402进行退火。
请继续参考图7,蚀刻所述缓冲层401、掩模层402和半导体衬底400,以在半导体衬底400中形成多个分立的浅沟槽,图7中显示出了浅沟槽403a和浅沟槽403b为代表。
相邻浅沟槽之间的半导体衬底400形成第二区域(未标注),所述第二区域呈凸起结构,图7中显示了其中三个所述第二区域,中间的一个所述第二区域位于浅沟槽403a和浅沟槽403b之间,另外两个第二区域分别位于浅沟槽403a左边和浅沟槽403b右边。半导体衬底400其余部分为第一区域(未标注)。本实施例中,所述第二区域与所述第一区域之间以点划线隔开以示区别。
形成浅沟槽的过程可以为:对掩模层402和缓冲层401进行图案化,再以图案化的所述掩模层402和缓冲层401为掩模,采用反应离子刻蚀工艺蚀刻半导体衬底400,形成浅沟槽403a和浅沟槽403b。
请参考图8,采用第一介质层404填充浅沟槽403a和浅沟槽403b。
本实施例中,在第一介质层404填充浅沟槽403a和浅沟槽403b之后,可以通过化学机械抛光(CMP)方法去除图7所示缓冲层401和掩模层402,形成平整的表面,此时第一介质层404的上表面与半导体衬底400的上表面齐平。
本实施例中,第一介质层404的材料可以为氧化硅或者氮化硅,形成第一介质层404介质层沉积工艺具体可以为物理气相沉积法(Physical VaporDeposition,PVD)或者化学气相沉积法(Chemical Vapor Deposition,CVD)。
需要说明的是,图8至图10中未对浅沟槽进行标注,因此,浅沟槽403a和浅沟槽403b可参考图7和图11。
请参考图9,回蚀刻位于浅沟槽403a和浅沟槽403b内的第一介质层404,直至第一介质层404上表面低于半导体衬底400上表面,形成第一介质层406。
可以通过湿法腐蚀、干法刻蚀或者它们的组合工艺对第一介质层404进行蚀刻。
具体的,本实施例中,采用湿法腐蚀工艺对第一介质层404进行蚀刻,其过程可以为:先在半导体衬底400和第一介质层404表面形成光刻胶层405,再图案化光刻胶层405形成暴露第一介质层404的开口(未标注),再以具有所述开口的光刻胶层405为掩模,采用稀释的氢氟酸(HF)溶液为刻蚀剂,进行湿法腐蚀。湿法腐蚀具有优良的选择性,不会损坏其他材料层。
请参考图10,在形成第一介质层406之后,继续蚀刻第一介质层406至暴露出浅沟槽403a和浅沟槽403b的底面,此时浅沟槽403a和浅沟槽403b的底角部分还保留有剩余的第一介质层407。
请参考图11,去除图10所示光刻胶层405,并且继续通过图形化工艺对图10所示第一介质层407进行图形化,直至最终剩余的第一介质层407保留在浅沟槽侧面形成各个侧墙。所述图形化工艺同样可以为湿法腐蚀工艺。最终剩余的第一介质层407后续分别形成了侧墙412、侧墙422和侧墙432。各个所述侧墙可以加强各栅极与各沟道区区域之间的隔绝作用。
本实施例中,在进行后续步骤之前,可以采用一次或者多次热氧化和腐蚀工艺对各表面进行修复处理,以消除上述各刻蚀工艺引入的(硅)表面损伤。
请参考图12,在所述第一区域中形成光电转换元件。本实施例中,所述光电转换元件具体采用的是光电二极管,因此,形成光电转换元件的过程即为形成光电二极管的过程。
形成光电二极管的过程包括:通过图形化工艺和掺杂工艺形成阱区409,阱区409包括位于相邻所述浅沟槽之间的凸起结构(即所述第二区域)所在区域,再通过掺杂工艺在浅沟槽403b底部形成光电二极管区域440。
需要说明的是,图中虽然未显示,但是本实施例中,浅沟槽403b底部可以形成有隔离结构,并且光电二极管区域440可以位于隔离结构中。当光电二极管区域440位于隔离结构中时,光电二极管与其它器件的电性绝缘作用更好,使最终形成的背照式图像传感器的性能提高。
阱区409还为后续各晶体管的形成提供区域,后续浮置扩散区、源跟随晶体管的沟道区区域以及复位晶体管的沟道区区域均可以位于阱区409中。
本实施例中,阱区409可以为P型掺杂,可以采用硼或者氟化硼进行掺杂。光电二极管区域440具有光电二极管,所述光电二极管包括PN结或者PIN结(未标注)。形成光电二极管的过程为本领域技术人员所熟知,在此不再赘述。
请参考图13,形成源跟随晶体管、复位晶体管和转移晶体管的栅介质层与栅极。
本实施例中,各栅介质层均未予显示。但本实施例可以采用沉积工艺形成整层的栅介质层覆盖各凸起结构表面(包括顶面和两个侧面),再通过图案化工艺形成各自分立的栅介质层。
请继续参考图13,形成各栅极的过程可以为:采用沉积工艺形成栅极层(未示出)覆盖半导体衬底400上方(包括覆盖各阱区和各栅介质层上表面),采用光刻胶460覆盖所述栅极层;然后使用相应的光刻版,通过曝光和显影工艺图案化光刻胶层460形成开口409,开口409暴露位于非栅极区域的所述栅极层;以具有开口409的光刻胶层460为掩模,蚀刻去除被开口409暴露的所述栅极层(被去除的部分为图13所示栅极层421),剩余所述栅极层成为不同晶体管的栅极,所述栅极包括源跟随晶体管的栅极431,复位晶体管的栅极411,以及转移晶体管的栅极451,如图13所示。
本实施例中,所述栅极层的材料可以为多晶硅,也可以为金属,还可以是多晶硅的金属的组合。当栅极层421的材料为多晶硅时,可以采用热磷酸溶液等湿法刻蚀溶液蚀刻去除浮置扩散区区域表面覆盖的栅极层421。
需要说明的是,在本发明的其它实施例中,也可以先一同形成覆盖各凸起结构表面的栅介质层和栅极层,再一同图案化栅介质层和栅极层的叠层,形成各分立的栅介质层和栅极。
请继续参考图13,位于图13中最左边的凸起结构(亦即最左边的所述第二区域)分为第一部分4101和第二部分4102,第一部分4101和第二部分4102之间以虚线隔开以示区别。其中,第一部分具有两个侧面,第二部分4102具有顶面和两个侧面。栅极411覆盖在第二部分4102的顶面和两个侧面,事实上,在栅极411与第二部分4102之间还有前述的栅介质层未示出。
由于栅极411覆盖在第二部分4102的顶面和两个侧面,因此第二部分4102为复位晶体管的沟道区区域,并且可知,本实施例复位晶体管具有三面围栅结构,这种围栅结构能够使复位晶体管的沟道区物理宽度增大,因此可以提高复位晶体管的性能,例如减少漏电流和缩短沟道区物理长度等,并且可以使复位晶体管的特征尺寸缩小。
需要说明的是,在本发明的其它实施例中,复位晶体管的栅极也可以仅覆盖在复位晶体管沟道区区域的其中一个侧面,或者仅覆盖复位晶体管沟道区区域的两个侧面,或者仅覆盖复位晶体管沟道区区域的顶面和其中一个侧面,本发明对此不作限定。
请继续参考图13,位于图13中最右边的凸起结构(亦即最右边的所述第二区域)分为第一部分4301和第二部分4302,第一部分4301和第二部分4302之间以虚线隔开以示区别。其中,第一部分具有两个侧面,第二部分4302具有顶面和两个侧面。栅极431覆盖在第二部分4302的顶面和两个侧面,事实上,在栅极431与第二部分4302之间还有前述的栅介质层未示出。
由于栅极431覆盖在第二部分4302的顶面和两个侧面,因此第二部分4302为源跟随晶体管的沟道区区域,并且可知,本实施例源跟随晶体管具有三面围栅结构,这种围栅结构能够使源跟随晶体管的沟道区物理宽度增大,因此可以提高源跟随晶体管的性能,例如减少漏电流和缩短沟道区物理长度等,并且可以使源跟随晶体管的特征尺寸缩小。
需要说明的是,在本发明的其它实施例中,源跟随晶体管的栅极也可以仅覆盖在源跟随晶体管沟道区区域的其中一个侧面,或者仅覆盖源跟随晶体管沟道区区域的两个侧面,或者仅覆盖源跟随晶体管沟道区区域的顶面和其中一个侧面,本发明对此不作限定。
请参考图14,通过掺杂工艺分别形成源跟随晶体管、复位晶体管和转移晶体管的源极、漏极与栅极掺杂形成浮置扩散区420。
本实施例中,浮置扩散区420部分位于所述第一区域,部分位于其中一个所述第二区域(图14所示三个所述第二区域中,位于中间的一个),如图14所示。
本实施例中,由于浮置扩散区420部分位于其中一个所述第二区域,因此,浮置扩散区420的上表面高出光电二极管区域440的上表面,从而防止浮置扩散区420与光电二极管区域440存在散电容,以提高背照式图像传感器的性能。
进一步的,浮置扩散区420上表面高出光电二极管区域440的上表面30nm以上,此时,浮置扩散区与转移晶体管之间的散电容大幅减小,光电荷的转换效率显著提高。
本实施例中,源跟随晶体管的沟道区区域(即第二部分4302)上表面高于光电二极管区域440对应的半导体衬底上表面,从而使光电二极管区域440与源跟随晶体管之间具有较好的隔绝作用,两者之间的距离可以缩小,因此可以缩小整个像素单元的尺寸。
进一步,源跟随晶体管的沟道区区域上表面高出光电二极管区域440对应的半导体衬底上表面30nm以上,从而使光电二极管区域440与源跟随晶体管之间的隔绝作用更好。
本实施例中,在形成复位晶体管的栅极411过程中,可以先对第二部分4102的内部进行沟道掺杂,第二部分4102进行沟道掺杂的部分为沟道掺杂区(未示出),第二部分4102未进行所述沟道掺杂的区域为非沟道掺杂区(未示出)。由于是对第二部分4102的内部进行沟道掺杂,因此,非沟道掺杂区位于沟道掺杂区与栅极411之间,从而使最终干的复位晶体管为埋沟器件,达到减小低频噪声和降低成本的目的。
本实施例中,在形成源跟随晶体管的栅极431过程中,可以先对第二部分4302的内部进行沟道掺杂,第二部分4302进行沟道掺杂的部分为沟道掺杂区(未示出),第二部分4302未进行所述沟道掺杂的区域为非沟道掺杂区(未示出)。由于是对第二部分4302的内部进行沟道掺杂,因此,非沟道掺杂区位于沟道掺杂区与栅极431之间,从而使最终干的源跟随晶体管为埋沟器件,达到减小低频噪声和降低成本的目的。
本实施例中,可以采用重掺杂工艺形成源跟随晶体管、复位晶体管和转移晶体管的源极和漏极。当所述栅极的材料为多晶硅时,可以采用离子注入工艺对此进行重掺杂,以提高各栅极的导电能力。在所述形成源极和漏极的过程中,还可以同时完成晶体管其它部分的制作,如被动元件(电阻和电容等)的制作。
请继续参考图14,本实施例后续还可以采用介质层470覆盖源跟随晶体管、复位晶体管和转移晶体管,并采用化学机械抛光形成平整的表面。
请继续参考图14,本实施例中,后续在介质层470中,形成插塞413连接复位晶体管的栅极411,形成插塞421连接浮置扩散区420,形成插塞452连接转移晶体管的栅极451,形成插塞433连接源跟随晶体管的栅极431,插塞413、插塞421和插塞433即填充于所形成的开孔,并且插塞413、插塞421和插塞433分别连接至外电路(包括各金属层),以通过外电路实现对各晶体管的控制。
请参考图15,本实施例所提供的背照式图像传感器的形成方法所形成的背照式图像传感器中,源跟随晶体管的立体结构如图15所示(图15中省略显示了图14中的介质层470及相应的插塞结构)。
如图15所示,源跟随晶体管具有位于半导体衬底400上的阱区409,位于阱区409上的沟道区区域(即第二部分4302),沟道区区域呈横梁结构位于第一部分4301上方,所述横梁结构具有顶面和两个侧面,而栅极431同时覆盖沟道区区域的顶面和两个侧面。阱区409与栅极431之间还具有侧墙432,侧墙432加强栅极431与阱区之间的隔绝作用。源跟随晶体管还具有位于沟道区区域其中一端的源极434,以及有位于沟道区区域另一端的漏极(未示出)。
由于具体如图15所示的立体结构,本实施例中的源跟随晶体管体积可以制作得更小,因此,运用此源跟随晶体管的背照式图像传感器的面积可以缩小,并且可以使光电转换元件的占有面积增大,达到使图像质量提高的目的。
需要说明的是,本实施例中,复位晶体管可以具有与源跟随晶体管相同的立体结构和性质。更多各晶体管的结构和性质可参考本说明书前述实施例相应内容。
本发明又一实施提供了另外一种背照式图像传感器的,请结合参考图16至图19。
请参考图16,提供半导体衬底500。
本实施例中,半导体衬底500可以是硅衬底500或者锗硅衬底500等,也可以是绝缘体上硅,本实施例以硅衬底500为例,半导体衬底500为形成像素单元提供一个载体。
请继续参考图16,在半导体衬底500中形成多个分立的浅沟槽,图16中,以浅沟槽501a和浅沟槽501b作为代表。
相邻浅沟槽之间的半导体衬底500形成第二区域(未标注),所述第二区域呈凸起结构。图16中显示了其中三个所述第二区域,中间的一个所述第二区域位于浅沟槽501a和浅沟槽501b之间,另外两个第二区域分别位于浅沟槽501a左边和浅沟槽501b右边。半导体衬底500其余部分为第一区域(未标注)。本实施例中,所述第二区域与所述第一区域之间以点划线隔开以示区别。
本实施例中,所述第二区域为外延生长的单晶半导体层,具体可以为单晶硅层。形成所述浅沟槽和所述第二区域的过程可以为:在半导体衬底500表面形成第二介质层(未示出);图案化所述第二介质层以形成暴露半导体衬底500的凹槽(未示出);在被所述凹槽暴露的半导体衬底500表面外延生长所述单晶半导体层(即所述第二区域),回蚀刻所述第二介质层,直至形成所述浅沟槽(包括浅沟槽501a和浅沟槽501b),并且剩余所述第二介质层形成覆盖所述凸起结构侧面的侧墙(如图16中的侧墙512、侧墙522和侧墙532)。
请继续参考图16,在所述第一区域中形成光电转换元件。本实施例中,所述光电转换元件具体采用的是光电二极管,因此,形成光电转换元件的过程即为形成光电二极管的过程。
形成光电二极管的过程包括:通过图形化工艺和掺杂工艺形成阱区502,阱区502包括位于相邻所述浅沟槽之间的凸起结构(即所述第二区域)所在区域,再通过掺杂工艺在浅沟槽501b底部形成光电二极管区域540。
需要说明的是,图中虽然未显示,但是本实施例中,浅沟槽501b底部可以形成有隔离结构,并且光电二极管区域540可以位于隔离结构中。当光电二极管区域440位于隔离结构中时,光电二极管与其它器件的电性绝缘作用更好,使最终形成的背照式图像传感器的性能提高。
阱区502还为后续各晶体管的形成提供区域,后续浮置扩散区、源跟随晶体管的沟道区区域以及复位晶体管的沟道区区域均可以位于阱区502中。
本实施例中,阱区502可以为P型掺杂,可以采用硼或者氟化硼进行掺杂。光电二极管区域540具有光电二极管,所述光电二极管包括PN结(未标注)或者PIN结。形成光电二极管的过程为本领域技术人员所熟知,在此不再赘述。
请参考图17,形成源跟随晶体管、复位晶体管和转移晶体管的栅介质层。
本实施例中,各栅介质层均未予显示。形成各栅极的过程可以为:采用沉积工艺形成整层的栅介质层覆盖各凸起结构表面(包括顶面和两个侧面),再通过图案化工艺形成各自分立的栅介质层。
请继续参考图17,形成源跟随晶体管、复位晶体管和转移晶体管的栅极,具体的,可以采用沉积工艺形成栅极层(未示出)覆盖半导体衬底500上方(包括覆盖各阱区和各栅介质层上表面),再去除位于非沟道区栅极层(请结合参考图18和图19)。所述栅极包括源跟随晶体管的栅极531,复位晶体管的栅极511,以及钉扎层550。钉扎层550可以减小光电二极管区域540的暗电流。
请继续参考图17,于浅沟槽表面(亦即光电二极管区域540上表面)形成钉扎层550,钉扎层位于光电二极管区域540上。本实施例中,钉扎层550同时覆盖在转移晶体管的沟道区区域(未标注)表面上,并且钉扎层550与转移晶体管的沟道区区域之间具有栅介质层(未示出),因此,钉扎层550同时起到转移晶体管的栅极的作用。
请继续参考图17,通过掺杂工艺分别形成源跟随晶体管、复位晶体管和转移晶体管的源极(未示出)和漏极(未示出),并掺杂形成浮置扩散区520。
本实施例中,浮置扩散区520部分位于所述第一区域,部分位于其中一个所述第二区域(图17所示三个所述第二区域中,位于中间的一个),如图17所示。
本实施例中,由于浮置扩散区520部分位于其中一个所述第二区域,因此,浮置扩散区520的上表面高出光电二极管区域540的上表面,从而防止浮置扩散区520与光电二极管区域540存在散电容,以提高背照式图像传感器的性能。
进一步的,浮置扩散区520上表面高出光电二极管区域540的上表面30nm以上,此时,浮置扩散区与转移晶体管之间的散电容大幅减小,光电荷的转换效率显著提高。
本实施例中,源跟随晶体管的沟道区区域(即第二部分4302)上表面高于光电二极管区域540对应的半导体衬底上表面,从而使光电二极管区域540与源跟随晶体管之间具有较好的隔绝作用,两者之间的距离可以缩小,因此可以缩小整个像素单元的尺寸。
进一步,源跟随晶体管的沟道区区域上表面高出光电二极管区域540对应的半导体衬底上表面30nm以上,从而使光电二极管区域540与源跟随晶体管之间的隔绝作用更好。
请继续参考图17,位于图17中最左边的凸起结构(亦即最左边的所述第二区域)分为第一部分5101和第二部分5102,第一部分5101和第二部分5102之间以虚线隔开以示区别。其中,第一部分具有两个侧面,第二部分5102具有顶面和两个侧面。栅极511覆盖在第二部分5102的顶面和两个侧面,事实上,在栅极511与第二部分5102之间还有前述的栅介质层未示出。
由于栅极511覆盖在第二部分5102的顶面和两个侧面,因此第二部分5102为复位晶体管的沟道区区域,并且可知,本实施例复位晶体管具有三面围栅结构,这种围栅结构能够使复位晶体管的沟道区物理宽度增大,因此可以提高复位晶体管的性能,例如减少漏电流和缩短沟道区物理长度等,并且可以使复位晶体管的特征尺寸缩小。
需要说明的是,在本发明的其它实施例中,复位晶体管的栅极也可以仅覆盖在复位晶体管沟道区区域的其中一个侧面,或者仅覆盖复位晶体管沟道区区域的两个侧面,或者仅覆盖复位晶体管沟道区区域的顶面和其中一个侧面,本发明对此不作限定。
请继续参考图17,位于图17中最右边的凸起结构(亦即最右边的所述第二区域)分为第一部分5301和第二部分5302,第一部分5301和第二部分5302之间以虚线隔开以示区别。其中,第一部分具有两个侧面,第二部分5302具有顶面和两个侧面。栅极531覆盖在第二部分5302的顶面和两个侧面,事实上,在栅极531与第二部分5302之间还有前述的栅介质层未示出。
由于栅极531覆盖在第二部分5302的顶面和两个侧面,因此第二部分5302为源跟随晶体管的沟道区区域,并且可知,本实施例源跟随晶体管具有三面围栅结构,这种围栅结构能够使源跟随晶体管的沟道区物理宽度增大,因此可以提高源跟随晶体管的性能,例如减少漏电流和缩短沟道区物理长度等,并且可以使源跟随晶体管的特征尺寸缩小。
需要说明的是,在本发明的其它实施例中,源跟随晶体管的栅极也可以仅覆盖在源跟随晶体管沟道区区域的其中一个侧面,或者仅覆盖源跟随晶体管沟道区区域的两个侧面,或者仅覆盖源跟随晶体管沟道区区域的顶面和其中一个侧面,本发明对此不作限定。
请继续参考图17,采用介质层560覆盖所述栅极层,即介质层560覆盖源跟随晶体管、复位晶体管和转移晶体管。本实施例中,介质层560可以为氧化硅,可以采用化学气相沉积法形成介质层560。
请参考图18,采用化学机械抛光平坦化介质层560,形成平整的表面,然后图案化介质层560形成开口503,开口503暴露位于非栅极区域的所述栅极层(即图18所示栅极层521);再以具有开口503的介质层560为掩模,蚀刻去除位于非栅极区域的所述栅极层,即被开口503暴露的栅极层521。
本实施例中,可以通过采用光刻胶的图形化工艺对介质层560进行图形化,以形成开口503,具体过程为本领域技术人员所熟知,在此不再赘述。
本实施例中,所述栅极层的材料可以为多晶硅,也可以为金属,还可以是多晶硅的金属的组合。当栅极层521的材料为多晶硅时,可以采用热磷酸溶液等湿法刻蚀溶液蚀刻去除浮置扩散区区域表面覆盖的栅极层521。
需要说明的是,在本发明的其它实施例中,也可以采用其它方式形成各栅介质层和各栅极,例如形成各栅介质层和各栅极的过程也可以为:在阱区表面形成伪栅介质层;在所述伪栅介质层表面形成第三介质层;图案化所述第三介质层形成窗口,所述窗口暴露位于栅极区域的所述伪栅介质层;去除被所述窗口暴露的所述伪栅介质层;在去除被所述窗口暴露的所述伪栅介质层之后,在所述窗口底部形成所述栅介质层;在所述栅介质层上形成所述栅极。其中,在所述窗口中填入的栅介质层可以为高介电材质的栅介质层。所述高介电材质可以为介电常数大于4的介电材质。在所述窗口中填入的栅极可以包括:金属材质栅极、多晶硅材质栅极或者金属材质和多晶硅材质的复合栅极。
请参考图19,在图18所示的开口503中填充介质层570,并采用化学机械抛光形成平整的表面进行开孔及金属层布设。图19中,省略显示了图18中的介质层560,而将介质层560与介质层570显示为一体结构,统一显示了介质层570。
本实施例中,后续可以在介质层570中:形成插塞513连接复位晶体管的栅极511;形成插塞523连接浮置扩散区520;形成插塞551连接钉扎层550;形成插塞533连接源跟随晶体管的栅极531。并且插塞513、插塞523和插塞533分别连接至外电路,以通过外电路实现对各晶体管的控制。
本实施例提供的背照式图像传感器的形成方法可以灵活采用多种工艺,并且形成的背照式图像传感器性能好。更多本实施例的内容可参考本说明书前述实施例相应内容。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (30)
1.一种背照式图像传感器,其特征在于,包括多个像素单元,所述像素单元包括:
半导体衬底,所述半导体衬底包括第一区域和至少一个第二区域;
光电转换元件,位于所述第一区域中,用于接收光线以产生信号电荷;
浮置扩散区,部分位于一个所述第二区域中,且部分位于所述第一区域中,所述第二区域的上表面高于所述第一区域的上表面,所述浮置扩散区用于收集所述信号电荷以产生信号电位;
转移晶体管,包括位于所述半导体衬底中的源极和漏极,所述源极和所述漏极分别与所述光电转换元件和所述浮置扩散区电连接,所述转移晶体管用于控制所述信号电荷转移到所述浮置扩散区;
源跟随晶体管,包括位于所述半导体衬底上的栅极,所述栅极与所述浮置扩散区电连接,所述源跟随晶体管用于放大所述信号电位;
复位晶体管,包括位于所述半导体衬底中的漏极,所述漏极与所述浮置扩散区电连接,所述复位晶体管用于复位所述浮置扩散区的电位。
2.如权利要求1所述的背照式图像传感器,其特征在于,所述浮置扩散区上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上。
3.如权利要求1所述的背照式图像传感器,其特征在于,所述源跟随晶体管的沟道区上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上。
4.如权利要求1所述的背照式图像传感器,其特征在于,所述第二区域呈凸起结构,包括第一部分和位于所述第一部分上的第二部分,所述第一部分具有两个侧面,所述第二部分具有顶面和两个侧面。
5.如权利要求4所述的背照式图像传感器,其特征在于,所述源跟随晶体管的沟道区位于另一个所述第二区域的所述第二部分,所述源跟随晶体管的栅极覆盖所述第二部分的顶面和两个侧面的至少其中一面。
6.如权利要求5所述的背照式图像传感器,其特征在于,所述源跟随晶体管的沟道区具有沟道掺杂区和非沟道掺杂区,所述非沟道掺杂区位于所述沟道掺杂区与所述源跟随晶体管的栅极之间。
7.如权利要求4所述的背照式图像传感器,其特征在于,所述复位晶体管的沟道区位于另一个所述第二区域的所述第二部分,所述复位晶体管的栅极覆盖所述第二部分的顶面和两个侧面的至少其中一面。
8.如权利要求5或7所述的背照式图像传感器,其特征在于,所述半导体衬底具有多个所述第二区域,所述半导体衬底还具有位于相邻所述第二区域之间的隔离结构,所述光电转换元件位于所述隔离结构中。
9.如权利要求8所述的背照式图像传感器,其特征在于,所述转移晶体管的栅极同时位于所述光电转换元件和所述隔离结构上表面。
10.如权利要求4所述的背照式图像传感器,其特征在于,所述像素单元还包括:侧墙,所述侧墙覆盖所述第一部分的两个侧面。
11.如权利要求1所述的背照式图像传感器,其特征在于,所述光电转换元件为光电二极管。
12.一种背照式图像传感器的形成方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底包括第一区域和至少一个第二区域;
在所述第一区域中形成光电转换元件;
在所述半导体衬底形成源跟随晶体管、复位晶体管和转移晶体管,所述转移晶体管的源极电连接所述光电转换元件;
在所述半导体衬底中形成浮置扩散区,所述浮置扩散区部分位于一个所述第二区域中,部分位于所述第一区域中,所述第二区域上表面高于所述第一区域上表面;并且所述浮置扩散区电连接所述复位晶体管的漏极、所述转移晶体管的漏极和所述源跟随晶体管的栅极。
13.如权利要求12所述的背照式图像传感器的形成方法,其特征在于,所述浮置扩散区上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上。
14.如权利要求12所述的背照式图像传感器的形成方法,其特征在于,所述源跟随晶体管的沟道区上表面高出所述光电转换元件对应的半导体衬底上表面30nm以上。
15.如权利要求12所述的背照式图像传感器的形成方法,其特征在于,所述第二区域呈凸起结构,包括第一部分和位于所述第一部分上的第二部分,所述第一部分具有两个侧面,所述第二部分具有顶面和两个侧面。
16.如权利要求15所述的背照式图像传感器的形成方法,其特征在于,所述源跟随晶体管的沟道区形成在另一个所述第二区域的所述第二部分,所述源跟随晶体管的栅极覆盖所述第二部分的顶面和两个侧面的至少其中一面。
17.如权利要求16所述的背照式图像传感器的形成方法,其特征在于,所述复位晶体管的沟道区形成在另一个所述第二区域的所述第二部分,所述复位晶体管的栅极覆盖所述第二部分的顶面和两个侧面的至少其中一面。
18.如权利要求17所述的背照式图像传感器的形成方法,其特征在于,形成所述第二区域的过程包括:
在所述半导体衬底表面形成多个分立的浅沟槽,相邻所述浅沟槽之间剩余的所述半导体衬底为所述第二区域。
19.如权利要求18所述的背照式图像传感器的形成方法,其特征在于,在所述半导体衬底中形成源跟随晶体管、复位晶体管和转移晶体管包括:
对所述半导体衬底进行掺杂,直至形成位于所述半导体衬底中的阱区,所述阱区包括所述第二区域和部分所述第一区域;
在所述阱区上形成源跟随晶体管、复位晶体管和转移晶体管的栅介质层;
在所述栅介质层上形成所述源跟随晶体管、复位晶体管和转移晶体管的栅极;
对部分所述阱区进行掺杂,直至形成所述源跟随晶体管和复位晶体管的源极和漏极。
20.如权利要求19所述的背照式图像传感器的形成方法,其特征在于,在形成所述浅沟槽之后,且在形成所述栅介质层之前,所述形成方法还包括:
采用第一介质层填充所述浅沟槽;
回蚀刻所述第一介质层,直至剩余所述第一介质层形成覆盖所述第一部分侧面的侧墙。
21.如权利要求20所述的背照式图像传感器的形成方法,其特征在于,形成所述栅极包括:
在所述栅介质层表面形成栅极层;
采用光刻胶覆盖所述栅极层;
图案化所述光刻胶层形成开口,所述开口暴露位于非栅极区域的所述栅极层;
以所述光刻胶层为掩模,蚀刻去除被所述开口暴露的所述栅极层,剩余所述栅极层为所述栅极。
22.如权利要求21所述的背照式图像传感器的形成方法,其特征在于,在形成所述光电转换元件之前,所述方法还包括:
在所述第一区域中在形成隔离结构;
在形成所述光电转换元件时,将所述光电转换元件形成在所述隔离结构中。
23.如权利要求22所述的背照式图像传感器的形成方法,其特征在于,形成所述源跟随晶体管的沟道区包括:
对所述第二部分进行沟道掺杂形成沟道掺杂区,所述第二部分未进行所述沟道掺杂的区域为非沟道掺杂区,所述非沟道掺杂区位于所述沟道掺杂区与所述栅极之间。
24.如权利要求22所述的背照式图像传感器的形成方法,其特征在于,在形成所述转移晶体管的栅极时,将所述转移晶体管的栅极同时覆盖所述光电转换元件和所述隔离结构上表面。
25.如权利要求17所述的背照式图像传感器的形成方法,其特征在于,所述第二区域为外延生长的单晶半导体层,形成所述第二区域的过程包括:
在所述半导体衬底表面形成第二介质层;
图案化所述第二介质层形成暴露所述半导体衬底的凹槽;
在被所述凹槽暴露的所述半导体衬底表面外延生长所述单晶半导体层。
26.如权利要求25所述的背照式图像传感器的形成方法,其特征在于,所述形成方法还包括:
回蚀刻所述第二介质层,直到剩余所述第二介质层形成覆盖所述第一部分侧面的侧墙。
27.如权利要求19所述的背照式图像传感器的形成方法,其特征在于,形成所述栅介质层和所述栅极的过程包括:
在所述阱区表面形成伪栅介质层;
在所述伪栅介质层表面形成第三介质层;
图案化所述第三介质层形成窗口,所述窗口暴露位于栅极区域的所述伪栅介质层;
去除被所述窗口暴露的所述伪栅介质层;
在去除被所述窗口暴露的所述伪栅介质层之后,在所述窗口底部形成所述栅介质层;
在所述栅介质层上形成所述栅极。
28.如权利要求27所述的背照式图像传感器的形成方法,其特征在于,所述栅介质层的材料为高介电材料,所述栅极的材料包括多晶硅、金属或者两者的组合。
29.如权利要求28所述的背照式图像传感器的形成方法,其特征在于,所述高介电材料是指介电常数大于4的材料。
30.如权利要求12所述的背照式图像传感器的形成方法,其特征在于,所述光电转换元件为光电二极管。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410193019.2A CN103928487B (zh) | 2014-05-08 | 2014-05-08 | 背照式图像传感器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410193019.2A CN103928487B (zh) | 2014-05-08 | 2014-05-08 | 背照式图像传感器及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103928487A true CN103928487A (zh) | 2014-07-16 |
CN103928487B CN103928487B (zh) | 2016-11-16 |
Family
ID=51146649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410193019.2A Active CN103928487B (zh) | 2014-05-08 | 2014-05-08 | 背照式图像传感器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103928487B (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105185799A (zh) * | 2015-08-18 | 2015-12-23 | 格科微电子(上海)有限公司 | 具有三维晶体管结构的背照式图像传感器及其形成方法 |
CN107102506A (zh) * | 2017-07-07 | 2017-08-29 | 深圳奥比中光科技有限公司 | 光学投影装置及其深度相机 |
CN109979950A (zh) * | 2017-12-27 | 2019-07-05 | 格科微电子(上海)有限公司 | 背照式图像传感器 |
CN110112161A (zh) * | 2019-05-17 | 2019-08-09 | 德淮半导体有限公司 | 一种图像传感器及其制作方法 |
CN110164886A (zh) * | 2019-04-28 | 2019-08-23 | 芯盟科技有限公司 | 图像传感器及其制作方法 |
CN110459554A (zh) * | 2019-08-29 | 2019-11-15 | 上海华力集成电路制造有限公司 | 降低cis单元像素面积的结构及方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060284273A1 (en) * | 2005-06-17 | 2006-12-21 | Magnachip Semiconductor Ltd. | CMOS image sensor and method for fabrication thereof |
US20080157147A1 (en) * | 2006-12-29 | 2008-07-03 | Keun-Hyuk Lim | Cmos image sensor and fabricating method thereof |
CN102637701A (zh) * | 2011-02-14 | 2012-08-15 | 台湾积体电路制造股份有限公司 | 背部照明图像传感器中用于改进电荷传输的透明导电膜 |
CN103500750A (zh) * | 2013-10-21 | 2014-01-08 | 上海华力微电子有限公司 | 一种cmos图像传感器有源像素的结构及其制造方法 |
-
2014
- 2014-05-08 CN CN201410193019.2A patent/CN103928487B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060284273A1 (en) * | 2005-06-17 | 2006-12-21 | Magnachip Semiconductor Ltd. | CMOS image sensor and method for fabrication thereof |
US20080157147A1 (en) * | 2006-12-29 | 2008-07-03 | Keun-Hyuk Lim | Cmos image sensor and fabricating method thereof |
CN102637701A (zh) * | 2011-02-14 | 2012-08-15 | 台湾积体电路制造股份有限公司 | 背部照明图像传感器中用于改进电荷传输的透明导电膜 |
CN103500750A (zh) * | 2013-10-21 | 2014-01-08 | 上海华力微电子有限公司 | 一种cmos图像传感器有源像素的结构及其制造方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105185799A (zh) * | 2015-08-18 | 2015-12-23 | 格科微电子(上海)有限公司 | 具有三维晶体管结构的背照式图像传感器及其形成方法 |
CN107102506A (zh) * | 2017-07-07 | 2017-08-29 | 深圳奥比中光科技有限公司 | 光学投影装置及其深度相机 |
CN109979950A (zh) * | 2017-12-27 | 2019-07-05 | 格科微电子(上海)有限公司 | 背照式图像传感器 |
CN110164886A (zh) * | 2019-04-28 | 2019-08-23 | 芯盟科技有限公司 | 图像传感器及其制作方法 |
CN110112161A (zh) * | 2019-05-17 | 2019-08-09 | 德淮半导体有限公司 | 一种图像传感器及其制作方法 |
CN110459554A (zh) * | 2019-08-29 | 2019-11-15 | 上海华力集成电路制造有限公司 | 降低cis单元像素面积的结构及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103928487B (zh) | 2016-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9805970B2 (en) | Method for forming deep trench spacing isolation for CMOS image sensors | |
KR100758321B1 (ko) | 포토다이오드 영역을 매립한 이미지 센서 및 그 제조 방법 | |
US8835981B2 (en) | Solid-state image sensor | |
KR0168902B1 (ko) | 고체 촬상장치 | |
US9659987B2 (en) | Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions | |
US10367029B2 (en) | Image sensors having a separation impurity layer | |
JP6215246B2 (ja) | 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 | |
CN103928487A (zh) | 背照式图像传感器及其形成方法 | |
CN107785385A (zh) | 半导体器件和图像传感器 | |
KR20160022456A (ko) | Cmos 이미지 센서 | |
CN103928486B (zh) | 图像传感器及其形成方法 | |
KR102587498B1 (ko) | 이미지 센서 | |
US10043838B2 (en) | Image sensor | |
CN104701334A (zh) | 采用深沟槽隔离的堆叠图像传感器的制作方法 | |
CN104465679B (zh) | 背照式图像传感器中的像素隔离结构 | |
US10720463B2 (en) | Backside illuminated image sensor with three-dimensional transistor structure and forming method thereof | |
CN101026196B (zh) | 半导体器件以及制造半导体器件的方法 | |
CN107507842B (zh) | 优化cmos图像传感器晶体管结构的方法 | |
US7868364B2 (en) | Image sensor | |
US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
CN102315231A (zh) | 一种半导体感光器件及其制造方法 | |
CN107492571A (zh) | Cmos图像传感器的双鳍形场效应晶体管 | |
CN105489625A (zh) | 一种全局曝光像元的防漏光存储电容结构及其形成方法 | |
CN104282697B (zh) | 图像传感器的形成方法 | |
CN114582903A (zh) | Cmos图像传感器及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20171101 Address after: Jiaxing City, Zhejiang province 314100 Jiashan Huimin street 1 Building 2 Taisheng Road No. 111 building 201 room Patentee after: Galaxycore Microelectronics (Zhejiang) Co., Ltd. Address before: 201203 Shanghai, Pudong New Area, summer lane, Lane 2, building No. 560, 11F Patentee before: Galaxycore Microelectronics (Shanghai) Co., Ltd. |