CN103928306B - 双金属栅极结构的形成方法及cmos晶体管 - Google Patents
双金属栅极结构的形成方法及cmos晶体管 Download PDFInfo
- Publication number
- CN103928306B CN103928306B CN201310009244.1A CN201310009244A CN103928306B CN 103928306 B CN103928306 B CN 103928306B CN 201310009244 A CN201310009244 A CN 201310009244A CN 103928306 B CN103928306 B CN 103928306B
- Authority
- CN
- China
- Prior art keywords
- layer
- etch stop
- stop layer
- pmos
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 145
- 239000002184 metal Substances 0.000 title claims abstract description 145
- 238000000034 method Methods 0.000 title claims abstract description 59
- 230000009977 dual effect Effects 0.000 title claims abstract description 40
- 239000011248 coating agent Substances 0.000 claims abstract description 39
- 238000000576 coating method Methods 0.000 claims abstract description 39
- 238000005530 etching Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000010410 layer Substances 0.000 claims description 267
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 19
- 239000000243 solution Substances 0.000 claims description 16
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims description 11
- 239000011259 mixed solution Substances 0.000 claims description 9
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229910004200 TaSiN Inorganic materials 0.000 claims description 6
- 229910010037 TiAlN Inorganic materials 0.000 claims description 5
- 229910008482 TiSiN Inorganic materials 0.000 claims description 5
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 5
- 238000003631 wet chemical etching Methods 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 2
- 230000003993 interaction Effects 0.000 abstract description 5
- 229910004166 TaN Inorganic materials 0.000 description 21
- 239000000463 material Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 238000005516 engineering process Methods 0.000 description 9
- 229910021645 metal ion Inorganic materials 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- 239000007800 oxidant agent Substances 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 230000001590 oxidative effect Effects 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- 238000012360 testing method Methods 0.000 description 7
- 230000005611 electricity Effects 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 230000002000 scavenging effect Effects 0.000 description 5
- 238000004140 cleaning Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910004160 TaO2 Inorganic materials 0.000 description 3
- WOIHABYNKOEWFG-UHFFFAOYSA-N [Sr].[Ba] Chemical compound [Sr].[Ba] WOIHABYNKOEWFG-UHFFFAOYSA-N 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 3
- -1 high gate resistance Inorganic materials 0.000 description 3
- 238000001764 infiltration Methods 0.000 description 3
- 230000008595 infiltration Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910017150 AlTi Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 239000012466 permeate Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LCKIEQZJEYYRIY-UHFFFAOYSA-N Titanium ion Chemical compound [Ti+4] LCKIEQZJEYYRIY-UHFFFAOYSA-N 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- IWXBAFPAYLDYOJ-UHFFFAOYSA-N [Pb].[Zr].[Ti] Chemical compound [Pb].[Zr].[Ti] IWXBAFPAYLDYOJ-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002844 continuous effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000016507 interphase Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000005226 mechanical processes and functions Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001460 tantalum ion Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种双金属栅极结构的形成方法和CMOS晶体管。本发明在半导体衬底上的蚀刻阻挡层形成后，在所述蚀刻阻挡层表面形成一层蚀刻阻挡层的氧化物层，之后再沉积一层第一金属层。所述蚀刻阻挡层的氧化物层可有效阻止第一金属层与所述蚀刻阻挡层间出现原子扩散等相互作用，不仅确保在无需采取过度蚀刻方式便可除尽位于第二区域部分的第一金属层，简化蚀刻步骤同时，在后续形成的PMOS和NMOS金属栅极中，确保蚀刻阻挡层的厚度，减小金属栅离子渗入高K介电质层甚至衬底的晶体管FET区域的可能性，保证集成电路电学性能。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种应用在CMOS晶体管中双金属栅极结构的形成方法及利用该方法形成的CMOS晶体管。
背景技术
随着集成电路(简称IC)制造技术的飞速发展，尤其是进入亚微特征尺寸领域后，传统集成电路尺寸不断缩小，而如MOS晶体管中沟道长度和栅氧化物(一般为SiO2)厚度按比例缩小后，加剧了多晶硅的损耗、高的栅电阻，以及掺杂物(例如硼)渗透到器件的沟道区域而引起栅极漏电流增加等缺陷。为此某些高K(介电常数)电介质材料取代传统的SiO2可有效减小栅极泄露，但多晶硅与高K电介质材料不兼容，因此现在的集成电路中大多采用金属栅电极取代多晶硅栅电极，并取得良好的效果。
在双金属栅极结构中，NMOS和PMOS一般采用不同的金属栅极，PMOS采用具有接近于硅的价带的功函数的金属(简称PMOS功函数金属)，而NMOS采用具有接近于硅的导带的功函数的金属(简称NMOS功函数金属)。在双金属栅极结构制备过程中，一般在沉积完高K介质层后，覆盖一层蚀刻阻挡层再依次进行PMOS功函数金属沉积、蚀刻、NMOS功函数金属沉积，以形成NMOS栅极和PMOS栅极。如国际公开号为WO2004/095527、中国专利公开号为CN101661904A的申请文件均介绍了不同的双金属栅极结构的形成工艺。
在实际操作工艺中，如在PMOS功函数金属沉积完成后，为了确保完全去除衬底NMOS区域上的PMOS功函数金属，在对于衬底NMOS区域上的PMOS功函数金属蚀刻过程中，大多采用过度蚀刻工艺，这样直接降低了蚀刻阻挡层厚度，从而可能导致NMOS功函数金属离子的渗入高K介电层中，甚至渗入晶体管FET区域中，从而致使栅极漏电流和功耗增加。
为此，一般选择与PMOS功函数金属和NMOS功函数金属蚀刻选择比较大的金属氮化物作为它们底部的蚀刻阻挡层，以确保蚀刻阻挡层的完整性。然而，在实际生产中发现即便采用类似的蚀刻阻挡层仍难以保证器件的性能，比如仍经常发生栅极漏电流过大的缺陷。
发明内容
为了解决上述问题，本发明提供了一种双金属栅极结构的形成方法以及COMS晶体管，其可有效减小半导体器件栅极漏电流增大缺陷，从而提高半导体器件的电学性质。
本发明所提供的一种双金属栅极结构的形成方法，包括：
提供具有第一区域和第二区域的半导体衬底，在所述半导体衬底上由下至上依次覆盖高K介电质层和蚀刻阻挡层；
在所述蚀刻阻挡层表面形成蚀刻阻挡层的氧化物层；
在所述蚀刻阻挡层的氧化物层上沉积第一金属层；
去除位于所述第二区域的所述第一金属层；
在剩余的所述第一金属层以及第二区域上沉积第二金属层。
可选地，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
可选地，所述蚀刻阻挡层为TaN层或TaSiN层。
可选地，所述蚀刻阻挡层的厚度为10～50埃。
可选地，所述第一金属层为PMOS功函数金属层。
可选地，所述PMOS功函数金属层为TiN层、TiAlN层或TiSiN层。
可选地，所述第一金属层的厚度为10～100埃。
可选地，形成所述蚀刻阻挡层的氧化物层包括，采用臭氧溶液或是双氧水溶液清洗所述蚀刻阻挡层表面，以氧化所述蚀刻阻挡层表面形成所述蚀刻阻挡层的氧化物层。
可选地，所述臭氧溶液或是双氧水溶液的浓度为20～100ppm。
可选地，采用所述臭氧溶液或双氧水溶液持续清洗所述蚀刻阻挡层10～100s。
可选地，采用所述臭氧溶液或是双氧水溶液在20℃～100℃温度下清洗所述蚀刻阻挡层。
可选地，所述蚀刻阻挡层的氧化物层的厚度为1～6埃。
可选地，采用湿法化学蚀刻法去除位于所述第二区域的所述第一金属层。
可选地，采用NH3.H2O和H2O2的混合溶液实施所述湿法化学蚀刻。
可选地，所述混合溶液中，V(NH3.H2O):V(H2O2):V(H2O)为1:2:50至1:1:5。
可选地，所述湿法化学蚀刻在25℃～100℃下进行。
本发明又提供了一种CMOS晶体管，包括：建立于同一衬底上的PMOS晶体管和NMOS晶体管；
所述PMOS晶体管由下至上依次包括高K介电质层、蚀刻阻挡层、位于所述蚀刻阻挡层表面的蚀刻阻挡层的氧化物层、PMOS功函数金属层；
所述NMOS晶体管由下至上依次包括高K介电质层、蚀刻阻挡层、位于所述蚀刻阻挡层表面的蚀刻阻挡层的氧化物层、NMOS功函数金属层。
可选地，所述蚀刻阻挡层为TaN层或TaSiN层。
可选地，所述PMOS功函数金属层为TiN层、TiAlN层或TiSiN层。
可选地，所述PMOS功函数金属层的厚度为10～100埃；所述蚀刻阻挡层的氧化物层的厚度为1～6埃。
与现有技术相比，本发明主要具有以下优点：
本发明一种双金属栅极结构的形成方法在所述蚀刻阻挡层形成后，在所述蚀刻阻挡层表面形成一层蚀刻阻挡层的氧化物层，之后再沉积一层第一金属层，所述蚀刻阻挡层的氧化物层可有效阻止第一金属层与所述蚀刻阻挡层间出现原子扩散等相互作用，不仅确保在无需采取过度蚀刻方式便可除尽位于第二区域部分的第一金属层，简化蚀刻步骤同时，在后续形成的PMOS和NMOS金属栅极中，确保蚀刻阻挡层的厚度，减小金属栅离子渗入高K介电质层甚至衬底的晶体管FET区域的可能性，并导致制成集成电路漏电流和功耗急剧增加的缺陷，保证集成电路电学性能。
而本发明提供的CMOS晶体管中，位于蚀刻阻挡层与PMOS/NMOS功函数金属层之间的蚀刻阻挡层的氧化物层可有效阻止PMOS/NMOS功函数金属层中的金属栅离子渗透于高K介电质层甚至衬底的晶体管FET区域的可能性、制成集成电路漏电流功耗急剧增加的缺陷，保证集成电路电学性能。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为现有的一种双金属栅极结构的形成方法的流程示意图；
图2a～2d是本发明的实施例双金属栅极结构的形成方法的流程示意图；
图3为本发明的实施例双金属栅极结构的形成方法形成的双金属栅极结构的电容(C)～电压(V)测试图；
图4为本发明的实施例双金属栅极结构的形成方法形成的双金属栅极结构的电流(A)～电压(V)测试图；
图5为本发明的CMOS晶体管实施例的结构示意图。
具体实施方式
由背景技术可知，在半导体金属制备工艺中，即使选择与PMOS功函数金属和NMOS功函数金属蚀刻选择比较大的金属氮化物作为它们底部的蚀刻阻挡层，如常见的，以TiN为PMOS功函数金属时，TaN或TaSiN则是常用的蚀刻阻挡层材料，以求确保PMOS功函数金属和NMOS功函数金属蚀刻后保留足够厚度的蚀刻阻挡层，仍然能难以避免发生栅极漏电流过大的现象出现，从而造成半导体器件的电学性能的缺陷。
发明人经深入研究后发现，在半导体制备工艺中，PMOS功函数金属(和NMOS功函数金属)易与金属氮化物作用，并在两者界面间形成金属的掺杂层。其具体地可参考图1的举例所示，在半导体衬底10上依次形成高K介电层11和TaN层12，并在TaN层12覆盖作为PMOS功函数金属的TiN层13后，在TiN层13和TaN层12层叠交界面上易出现原子扩散现象，形成金属掺杂层14(TaTiN层)。而在去除半导体衬底NMOS区域部分的PMOS功函数金属以沉积NOMS功函数金属层15时，所述金属掺杂层14与所述PMOS功函数金属的蚀刻选择比较小，其会被完全清除，在实际蚀刻工艺中并无法阻止蚀刻的进行。因而实际上同样减小了作为蚀刻阻挡层的TaN层12厚度。而且在后续PMOS和NMOS金属栅极形成后，金属栅极中的PMOS和NMOS栅极中的功函数金属在其与蚀刻阻挡层的交界面继续发生相互作用而减小了蚀刻阻挡层厚度，并因此出现PMOS和NMOS功函数金属离子渗入高K介电质层甚至衬底的晶体管FET区域内，导致漏电流和集成电路功函数急剧增加，并导致集成电路的电学性能缺陷。
针对上述缺陷，本发明提供了一种双金属栅极结构的形成方法。参考图2a～2d所示，所述双金属栅极结构的形成方法包括，先提供一半导体衬底100，所述半导体衬底100可以是硅衬底、含硅衬底或绝缘体上的硅衬底。在所述半导体衬底100的表面预定义用于形成PMOS晶体管和NMOS晶体管的第一区域和第二区域，在所述半导体衬底内，位于所述第一区域和第二区域对应位置之间形成用于电性隔离第一区域和第二区域的浅沟槽(STI)101。为了便于描述，现将所述第一区域定义为后续制成的PMOS晶体管对应的PMOS区域，而第二区域为对应的NMOS区域。
在所述半导体衬底100上，由下至上依次覆盖高K介电质层110和蚀刻阻挡层120。之后，采用适当浓度的如臭氧溶液或是双氧水溶液等氧化剂溶液氧化所述蚀刻阻挡层120，以在所述蚀刻阻挡层120表面形成一层蚀刻阻挡层的氧化物层121。并在所述蚀刻阻挡层的氧化物层121表面沉积一层PMOS功函数金属(即第一功函数金属)。然后再采用蚀刻等工艺去除NMOS区域的PMOS功函数金属后，在NMOS区域沉积NMOS功函数金属(即第二功函数金属)。之后再进行如对PMOS功函数金属、NMOS功函数金属进一步蚀刻，以及PMOS、NMOS栅极的侧墙制备等后续工序以完成PMOS、NMOS栅极制备。
所述的高K介电质层11可包括三氧化二铝(Al2O3)、钛酸钡锶(BST)、锆钛酸铅(PZT)、ZrSiO2、HfSiO2、HfSiON、TaO2和HfO2等具有较高介电常数的材料。所述的PMOS功函数金属层包括具有接近于硅的价带的功函数的，如铪、锆、钽、钛等金属离子的材料；NMOS功函数金属层包括具有接近于硅的导带的功函数的，如铂、镍、钌、铛、铝以及其组合等金属离子的材料。在双金属栅极制的现有制备工艺中，所述蚀刻阻挡层设置于所述PMOS功函数金属层和NMOS功函数金属层下方，所述蚀刻阻挡层材料与PMOS功函数金属层和NMOS功函数金属层具有较高的蚀刻比，如TiN是现今普遍使用的PMOS功函数金属层材料，而NH3.H2O和H2O2的混合溶液则是常用的湿法蚀刻剂，而对应的与TiN具有较大蚀刻比的TaN则是最常用的蚀刻阻挡层材料(在常温下，以NH3.H2O和H2O2的混合溶液为蚀刻剂，TiN和TaN的蚀刻速率比超过30倍)，在蚀刻PMOS功函数金属层和NMOS功函数金属层完成后，蚀刻阻挡层可阻止所使用的蚀刻剂进一步渗透蚀刻，从而过度蚀刻PMOS功函数金属层和NMOS功函数金属层下方的各层结构，破坏集成电路芯片结构破坏。
然而实际使用中，在PMOS功函数金属层中金属离子(如TiN中钛离子)和蚀刻阻挡层中金属离子(如TaN中的钽离子)在TiN层和TaN层的结合界面间相互作用而形成金属的掺杂层。而在NMOS功函数金属层沉积前，在NMOS区域去除该PMOS功函数金属层时，需要过量蚀刻以除尽该部分的PMOS功函数金属(而且所述金属的掺杂层的蚀刻速率的确也很大，其无法阻挡蚀刻工艺进行)。这样直接减小了蚀刻阻挡层的厚度。而且在PMOS区域的PMOS功函数金属层与蚀刻阻挡层交界面同样形成金属的掺杂层，其同样减小了蚀刻阻挡层厚度，因而可能导致PMOS和NMOS晶体管的PMOS功函数金属及NMOS功函数金属的离子的渗入高K介电层中，甚至渗入晶体管FET区域中，从而致使栅极泄露电流和功耗增加。而本发明中，在所述蚀刻阻挡层表面形成一层蚀刻阻挡层的氧化物层后，可有效阻止在PMOS功函数金属层和NMOS功函数金属层与所述蚀刻阻挡层间出现原子扩散等相互作用，不仅确保在无需采取过度蚀刻方式便可除尽如在NOMS区域部分的PMOS金属功函数，简化蚀刻步骤同时，在后续形成的PMOS和NMOS金属栅极中，确保蚀刻阻挡层的厚度，减小PMOS和NMOS功函数金属渗入高K介电质层甚至衬底的晶体管FET区域的可能性，从而克服因此造成的集成电路漏电流和功耗急剧增加的缺陷，保证集成电路电学性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为便于描述，本实施例中以PMOS区域作为第一区域，NMOS区域作为第二区域，而相应的PMOS功函数金属层作为第一金属层，而NMOS功函数金属层作为第二金属层。而实际操作中，也可以NMOS区域作为第一区域，PMOS区域作为第二区域，而相应的PMOS功函数金属层作为第二金属层，而NMOS功函数金属层作为第一金属层，这些简单的改变均在本发明的保护范围内。
双金属栅极结构的形成过程：
参考图2a所示，本实施例一种双金属栅极结构的形成方法包括：
步骤S1，先提供具有PMOS区域和NMOS区域的半导体衬底100，并在所述半导体衬底100上由下至上依次覆盖一层高K介电质层110和蚀刻阻挡层120。
所述高K介电层110包括三氧化二铝(Al2O3)、钛酸钡锶(BST)、锆钛酸铅(PZT)、ZrSiO2、HfSiO2、HfSiON、TaO2和HfO2中的任一种。所述蚀刻阻挡层120优选采用TaN。所述作为蚀刻阻挡层的TaN的厚度为10～50埃。如10埃、15埃、20埃、30埃、40埃、50埃。若所述TaN层过厚，其会影响集成电路的尺寸，而若所述TaN层过薄，则无法有效起到阻挡蚀刻以及后续阻止PMOS以及NMOS功函数金属渗透入所述高K介电质层110的功效。至于其具体大小，可根据工艺实际需要确定。
步骤S2，结合参考图2a所示，以氧化剂清洗所述蚀刻阻挡层120表面，氧化所述蚀刻阻挡层120，以在所述蚀刻阻挡层120表面形成一层蚀刻阻挡层的氧化物层121。
具体地，以浓度为20～100ppm的臭氧(O3)溶液在20℃～100℃温度下清洗所述蚀刻阻挡层120表面10～100秒(s)，从而形成厚度为1～6埃的蚀刻阻挡层的氧化物层121(TaON层)，如1埃、2埃、3埃、4埃、5埃和6埃。
若所述TaN120被过度氧化，则形成的蚀刻阻挡层的氧化物层121过厚，相应的减小了TaN层120厚度，若氧化力度不够，则无法形成合适厚度的TaON层121以有效阻止TaN层与TiN层间的相互作用。实际操作过程中，氧化剂的浓度、清洗的温度以及清洗时间相对应。所述臭氧溶液的浓度具体为20、25、30、35……90、95、100ppm等20～100ppm范围内的数值，温度包括20、25、30、35……90、95、100℃等20～100℃范围内的数值，而清洗的时间也可为如10、20、30……100s等10～100s任一点。实际操作中，如在相同的温度下，若氧化剂浓度较高，其清洗时间则相应减小；相同浓度的氧化剂使用中，清洗温度较高，则清洗时间相应减小；相同的清洗时间设定下，清洗温度较高，则选用的氧化剂浓度相应减小。
步骤S3，结合参考图2b所示，在所述蚀刻阻挡层的氧化物层121上沉积PMOS功函数金属层130。所述PMOS功函数金属层130同时覆盖所述PMOS区域和NMOS区域。
具体地，所述PMOS功函数金属层130为TiN层，其可通过采用如化学气相沉积(CVD)、物理气相沉积(PVD)、原子沉积(ALD)或是旋涂电介质工艺(SOD)等适合的工艺在所述蚀刻阻挡层的氧化物层121上形成TiN层。所述TiN层的厚度为10～100埃，如10、15、20、25、30……90、95，100埃。
步骤S4，结合参考图2c所示，去除所有位于所述NMOS区域部分的所述PMOS功函数金属层。
具体地，可在所述PMOS功函数金属层130上方形成一层遮掩层150，如PR(photo resist，光敏抗蚀剂)并以其为掩模进行蚀刻，保留位于所述PMOS区域的所述PMOS功函数金属层1301，去除位于所述NMOS区域部分的所述PMOS功函数金属层。而蚀刻工艺优选采用以NH3.H2O和H2O2的混合溶液为蚀刻剂，在25℃～100℃温度下进行湿法化学蚀刻工艺，以去除位于所述NMOS区域部分的所述PMOS功函数金属层，直至露出位于所述NMOS区域部分的所述蚀刻阻挡层的氧化物层121。
NH3.H2O和H2O2的混合溶液中，V(NH3.H2O):V(H2O2):V(H2O)间于1:2:50～1:1:5之间，如1:1:5、1:1:10、1:1：30、1:1.3:5、1:1.5:10、1:1.8：10、1:2:20、1:2:40、1:2:45、1:2:50等。经实验证明，采用上述条件的蚀刻工艺中，所述蚀刻阻挡层的氧化物层121(TaON)与所述PMOS功函数金属层130对于上述浓度配比的NH3.H2O和H2O2的混合溶液具有很高的蚀刻选择比，因而在蚀刻工艺中，确保所述NMOS区域部分的所述PMOS功函数金属层完全去除的同时，不必担忧过度蚀刻的问题，其完整地保留了所述蚀刻阻挡层的氧化物层121(TaON)(如图2c所示)其同样保护了位于所述蚀刻阻挡层的氧化物层121下方的蚀刻阻挡层120的厚度。
步骤S5，结合参考图2d所示，在除尽所述NMOS区域部分的所述PMOS功函数金属层后，去除位于剩余的PMOS功函数金属层1301上方的遮掩层150，并在剩余的所述PMOS功函数金属层(即位于所述PMOS区域部分的所述PMOS功函数金属层1301)上方以及NMOS区域上沉积一层NMOS功函数金属层160。
所述NMOS功函数金属层160的材料具体可为AlTi。而所述沉积工艺同样可采用如化学气相沉积(CVD)、物理气相沉积(PVD)、原子沉积(ALD)或是旋涂电介质工艺(SOD)等适合的工艺实现。
在所述NMOS功函数金属层160沉积完成后，再次采用湿法蚀刻等工艺根据需要蚀刻去除多余的所述PMOS功函数金属层1301以及NMOS功函数金属层160形成PMOS晶体管栅极图案和NMOS晶体管栅极图案，并进行栅极侧墙建立工艺，以形成对应的PMOS栅极和NMOS栅极。这些后续工艺均可采用现有工艺实现，在此不再赘述。
CMOS晶体管实例
本发明还提供了一种包括上述双金属栅极结构的CMOS晶体管，其具体实施例结构可结合参考图5所示。
所述CMOS晶体管包括建立于同一半导体衬底100上的PMOS晶体管200和NMOS晶体管300。
所述PMOS晶体管200由下至上依次包括高K介电质层201、蚀刻阻挡层202、位于所述蚀刻阻挡层202表面的蚀刻阻挡层的氧化物层203和PMOS功函数金属层204。所述NMOS晶体管300由下至上依次包括高K介电质层301、蚀刻阻挡层302、位于所述蚀刻阻挡层302表面的蚀刻阻挡层的氧化物层303、NMOS功函数金属层304。
所述高K介电质层201和202可以为三氧化二铝(Al2O3)、钛酸钡锶(BST)、锆钛酸铅(PZT)、ZrSiO2、HfSiO2、HfSiON、TaO2和HfO2中的任一种，且所述高K介电质层201和高K介电质层202可以是同种材料也可以使不同中材料。所述PMOS功函数金属与NMOS功函数金属采用不同的材料制成，所述PMOS功函数金属优选采用TiN，而所述NMOS功函数金属可采用AlTiN、AlTi等材料。所述PMOS功函数金属层204和NMOS功函数金属层304的厚度为10～100埃。
而所述蚀刻阻挡层202和302优选与PMOS功函数金属以及NMOS功函数金属采用蚀刻选择比较大的金属氮化物，其中特别优选为TaN。此时，所述PMOS晶体管200和NMOS晶体管300的蚀刻阻挡层的氧化物层203和303则为TaN的氧化物层(TaON)，其厚度为1～6埃，如1埃、2埃、3埃、4埃、5埃和6埃。
PMOS晶体管200和NMOS晶体管300的所述蚀刻阻挡层的氧化物层203和303可采用氧化剂在特定的条件(温度和清洗时间)下清洗所述蚀刻阻挡层从而获得，该步骤已在上述“双金属栅极结构的形成过程”着重描述，在此不再赘述。
本实施例提供的所述CMOS晶体管在PMOS功函数金属以及NMOS功函数金属与各自的蚀刻阻挡层202和302之间的蚀刻阻挡层的氧化物层203和303可有效阻隔PMOS功函数金属以及NMOS功函数金属的金属离子渗透入位于各自下方的高K介电质层201和301，以及衬底的晶体管FET区域中的可能性，并从而抑制集成电路漏电流和功耗的增加，保证集成电路电学性能。值得注意的是，所述PMOS和NMOS晶体管还包括栅极侧墙、各自对应的源、漏极结构和阱区结构等，这些结构都是本领域的熟知技术，在此不再赘述。
形成的双金属栅极结构的性能测试：
实施例：采用上述“双金属栅极结构的形成过程”制备的包括了蚀刻阻挡层的氧化物层的双金属栅极结构。
对比例:包括与上述实施例相同的衬底、高K介电质层、PMOS功函数金属层和NMOS功函数金属层以及相同制备工艺，但不包括上述蚀刻阻挡层的氧化物层的双金属栅极结构。
在相同的实验条件下，进行电容(C)～电压(V)以及漏电流(A)～电压(V)的测试，其测试图像如参考图3和图4所示，(其中三角形数据(w/o03treatment)为对比例的数据曲线，菱形数据(w/i 03treatment)为实施例的数据曲线)其数据结果参考表1所示。
表1.电容(C)～电压(V)、漏电流(A)～电压(V)的测试结果
| 实施例 | 对比例 | |
| EOT(A) | 8.70 | 11.56 |
| Leakage(A/um2)@-1V | 4.31E-11 | 2.16E-10 |
测试条件：测试电压：-2～+1v；频率：1兆赫
EOT(A)：等效氧化层厚度，全称：equipment oxide thickness，单位A：埃
Leakage(A)@-1V：漏电流-电压，单位：电流A/um2：安培；电压V：伏
由表1可知，本实施例中，在所述PMOS功函数金属(NMOS功函数金属)以及蚀刻阻挡层间形成蚀刻阻挡层的氧化物层后，可有效减小漏电流现象出现，分析其原因主要是：蚀刻阻挡层的氧化物层有效减小了PMOS功函数金属(NMOS功函数金属)中金属离子向下扩散进入所述高K介电质层以及衬底的晶体管FET区域，从而有效减小了栅极漏电流现象。
在常规的技术中，可通过增加蚀刻阻挡层厚度，(此时EOT升高，后果是增加工艺复杂度以及增加了集成电路尺度)以减小了PMOS功函数金属(NMOS功函数金属)中金属离子向下扩散。但由表1可知，相比于对比例，本实施例在减小漏电流现象出现同时，还有效降低了EOT数值。因而其对于漏电流的防护以及半导体制备尺寸缩小化均具有重要意义。
值得注意的是，在上述实施例中，以TiN为PMOS功函数金属，TaN为蚀刻阻挡层材料，且以臭氧溶液为氧化剂，其具有较为典型的效果，因而可更好地阐述本发明的技术方案，并非对本发明作任何形式上的限制。本发明中，所述PMOS功函数金属并不局限于TiN，如还有TiAlN、TiSiN等，而蚀刻阻挡层也并不局限于TaN，还如TaSiN等。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (20)
1.一种双金属栅极结构的形成方法，其特征在于，包括：
提供具有第一区域和第二区域的半导体衬底，在所述半导体衬底上由下至上依次覆盖高K介电质层和蚀刻阻挡层；
在所述蚀刻阻挡层表面形成蚀刻阻挡层的氧化物层；
在所述蚀刻阻挡层的氧化物层上沉积第一金属层；
去除位于所述第二区域的所述第一金属层；
在剩余的所述第一金属层以及第二区域上沉积第二金属层。
2.根据权利要求1所述的双金属栅极结构的形成方法，其特征在于，所述第一区域为PMOS区域，所述第二区域为NMOS区域。
3.根据权利要求1所述的双金属栅极结构的形成方法，其特征在于，所述蚀刻阻挡层为TaN层或TaSiN层。
4.根据权利要求1所述的双金属栅极结构的形成方法，其特征在于，所述蚀刻阻挡层的厚度为10~50埃。
5.根据权利要求2所述的双金属栅极结构的形成方法，其特征在于，所述第一金属层为PMOS功函数金属层。
6.根据权利要求5所述的双金属栅极结构的形成方法，其特征在于，所述PMOS功函数金属层为TiN层、TiAlN层或TiSiN层。
7.根据权利要求1所述的双金属栅极结构的形成方法，其特征在于，所述第一金属层的厚度为10~100埃。
8.根据权利要求1所述的双金属栅极结构的形成方法，其特征在于，形成所述蚀刻阻挡层的氧化物层包括，采用臭氧溶液或是双氧水溶液清洗所述蚀刻阻挡层表面，以氧化所述蚀刻阻挡层表面形成所述蚀刻阻挡层的氧化物层。
9.根据权利要求8所述的双金属栅极结构的形成方法，其特征在于，所述臭氧溶液或双氧水溶液的浓度为20~100ppm。
10.根据权利要求9所述的双金属栅极结构的形成方法，其特征在于，采用所述臭氧溶液或是双氧水溶液持续清洗所述蚀刻阻挡层10~100s。
11.根据权利要求10所述的双金属栅极结构的形成方法，其特征在于，采用所述臭氧溶液或是双氧水溶液在20℃~100℃温度下清洗所述蚀刻阻挡层。
12.根据权利要求11所述的双金属栅极结构的形成方法，其特征在于，所述蚀刻阻挡层的氧化物层的厚度为1~6埃。
13.根据权利要求1所述的双金属栅极结构的形成方法，其特征在于，采用湿法化学蚀刻法去除位于所述第二区域的所述第一金属层。
14.根据权利要求13所述的双金属栅极结构的形成方法，其特征在于，采用NH3.H2O和H2O2的混合溶液实施所述湿法化学蚀刻。
15.根据权利要求14所述的双金属栅极结构的形成方法，其特征在于，所述混合溶液中，V(NH3.H2O):V(H2O2):V(H2O)为1:2:50至1:1:5。
16.根据权利要求15所述的双金属栅极结构的形成方法，其特征在于，所述湿法化学蚀刻在25℃~100℃下进行。
17.一种CMOS晶体管，其特征在于，包括建立于同一衬底上的PMOS晶体管和NMOS晶体管；
所述PMOS晶体管由下至上依次包括高K介电质层、蚀刻阻挡层、位于所述蚀刻阻挡层表面的蚀刻阻挡层的氧化物层、PMOS功函数金属层；
所述NMOS晶体管由下至上依次包括高K介电质层、蚀刻阻挡层、位于所述蚀刻阻挡层表面的蚀刻阻挡层的氧化物层、NMOS功函数金属层。
18.根据权利要求17所述的CMOS晶体管，其特征在于，所述蚀刻阻挡层为TaN层或TaSiN层。
19.根据权利要求17所述的CMOS晶体管，其特征在于，所述PMOS功函数金属层为TiN层、TiAlN层或TiSiN层。
20.根据权利要求17所述的CMOS晶体管，其特征在于，所述PMOS功函数金属层的厚度为10~100埃；所述蚀刻阻挡层的氧化物层的厚度为1~6埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310009244.1A CN103928306B (zh) | 2013-01-10 | 2013-01-10 | 双金属栅极结构的形成方法及cmos晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310009244.1A CN103928306B (zh) | 2013-01-10 | 2013-01-10 | 双金属栅极结构的形成方法及cmos晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103928306A CN103928306A (zh) | 2014-07-16 |
| CN103928306B true CN103928306B (zh) | 2016-08-31 |
Family
ID=51146488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310009244.1A Active CN103928306B (zh) | 2013-01-10 | 2013-01-10 | 双金属栅极结构的形成方法及cmos晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103928306B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110459468A (zh) * | 2019-08-29 | 2019-11-15 | 上海华力集成电路制造有限公司 | TiN薄膜的刻蚀方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1691277A (zh) * | 2004-03-26 | 2005-11-02 | 株式会社半导体能源研究所 | 用于制造半导体器件的方法 |
| US7169674B2 (en) * | 2001-06-13 | 2007-01-30 | International Business Machines Corporation | Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier |
| CN101397499A (zh) * | 2008-09-26 | 2009-04-01 | 中国科学院微电子研究所 | TaN材料腐蚀溶液以及TaN材料腐蚀方法 |
| CN101673710A (zh) * | 2009-09-24 | 2010-03-17 | 复旦大学 | 以部分金属栅作为高介电常数栅介质刻蚀阻挡层的结构及集成方法 |
| CN102024760A (zh) * | 2009-09-18 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7524727B2 (en) * | 2005-12-30 | 2009-04-28 | Intel Corporation | Gate electrode having a capping layer |
| US8202773B2 (en) * | 2008-08-29 | 2012-06-19 | Texas Instruments Incorporated | Engineered oxygen profile in metal gate electrode and nitrided high-k gate dielectrics structure for high performance PMOS devices |
| JP5336814B2 (ja) * | 2008-10-27 | 2013-11-06 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2013
- 2013-01-10 CN CN201310009244.1A patent/CN103928306B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7169674B2 (en) * | 2001-06-13 | 2007-01-30 | International Business Machines Corporation | Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier |
| CN1691277A (zh) * | 2004-03-26 | 2005-11-02 | 株式会社半导体能源研究所 | 用于制造半导体器件的方法 |
| CN101397499A (zh) * | 2008-09-26 | 2009-04-01 | 中国科学院微电子研究所 | TaN材料腐蚀溶液以及TaN材料腐蚀方法 |
| CN102024760A (zh) * | 2009-09-18 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制造方法 |
| CN101673710A (zh) * | 2009-09-24 | 2010-03-17 | 复旦大学 | 以部分金属栅作为高介电常数栅介质刻蚀阻挡层的结构及集成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103928306A (zh) | 2014-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI419264B (zh) | 製造半導體裝置的方法 | |
| US8357603B2 (en) | Metal gate fill and method of making | |
| CN101916771B (zh) | 用于制造具有高k栅极电介质层和金属栅电极的半导体器件的方法 | |
| US9685383B2 (en) | Method of forming semiconductor device | |
| TWI632617B (zh) | 半導體元件及其製作方法 | |
| JP2008219006A (ja) | Ｃｍｏｓ半導体素子及びその製造方法 | |
| JP2004214661A (ja) | トランジスタゲートの製造及び高誘電率ゲート誘電体の粗さを減少する方法 | |
| US10354928B2 (en) | Integration scheme for gate height control and void free RMG fill | |
| US20160035841A1 (en) | Multi-composition gate dielectric field effect transistors | |
| US20120135590A1 (en) | Silicon removal from surfaces and method of forming high k metal gate structures using same | |
| TW201705298A (zh) | 具有金屬閘極之半導體元件及其製作方法 | |
| CN106920839A (zh) | 半导体元件及其制作方法 | |
| US8669617B2 (en) | Multi-gate transistors | |
| US20130154022A1 (en) | CMOS Devices with Metal Gates and Methods for Forming the Same | |
| US20130237046A1 (en) | Semiconductor process | |
| CN103928306B (zh) | 双金属栅极结构的形成方法及cmos晶体管 | |
| US8778750B2 (en) | Techniques for the fabrication of thick gate dielectric | |
| CN108630541A (zh) | 半导体装置及其制造方法 | |
| TWI695420B (zh) | 一種製作半導體元件的方法 | |
| CN108257918A (zh) | 半导体结构及其形成方法 | |
| US9899384B2 (en) | Self aligned structure and method for high-K metal gate work function tuning | |
| US20140231932A1 (en) | Methods and Apparatus of Metal Gate Transistors | |
| CN103117297B (zh) | 半导体结构及其制作工艺 | |
| CN104795394B (zh) | 半导体结构与其制作方法 | |
| CN112563130A (zh) | 一种金属栅器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |