CN103904921B - 一种控制交直流电转换的装置 - Google Patents

Abstract

本发明实施例提供了一种控制交直流电转换的装置，包括整流电路、检测电路以及逻辑电路，其中：检测电路包括分压模块、第一比较器模块以及第二比较器模块；分压模块的第一输入端、第二输入端以及第三输入端分别与整流电路的第一交流输入端、第二交流输入端以及直流输出端相连；第一比较器模块的输入端与分压模块的输出端相连，第一比较器模块的输出端与逻辑电路的第一输入端相连；第二比较器模块的输入端与分压模块的输出端相连，第二比较器模块的输出端与逻辑电路的第二输入端相连；逻辑电路的输出端与整流电路的控制端相连。采用本发明，能通过准确控制MOS管的关断而精确地控制整流电路整流，在比较器失调的情况下不易引起控制交直流电转换失误。

Description

一种控制交直流电转换的装置

技术领域

本发明涉及电子技术领域，尤其涉及一种控制交直流电转换的装置。

背景技术

在常用的整流设备中，通常使用四个肖特基二极管组成的桥式整流器来实现交直流电的转换。然而随着电源效率要求的增高以及外部空间的限制越来越大，肖特基二极管逐渐被N型MOS管所代替，并置于芯片内部以减少占用空间。

在现有技术下，控制MOS管的开关由一个比较器模块组成，其中包含三个比较器，分别比较整流电路的第一交流输入端、第二交流输入端以及直流输出端中任意两者之间的电压以控制四个MOS管的开关。然而，由于第一交流输入端、第二交流输入端与直流输出端之间只设置一个MOS管，亦即直流输出端的电压值与第一交流输入端、第二交流输入端的电压值只相差一个MOS管的压降，因此他们的电压值比较接近，对于比较器的精度要求相对较高，而且在比较器存在失调的情况下，容易造成误判断，影响控制MOS管开关的正常功能，也容易引起直流输出端向第一交流输入端和第二交流输入端漏电，最终致使芯片一致性差，影响芯片量产的良率。

发明内容

本发明实施例提供一种控制交直流电转换的装置，能准确控制MOS管的关断，在比较器失调的情况下也不易引起控制交直流电转换的失误。

本发明实施例第一方面提供一种控制交直流电转换的装置，包括整流电路、检测电路以及逻辑电路，其中：

所述整流电路包括第一交流输入端、第二交流输入端、直流输出端以及控制端；

所述检测电路包括分压模块、第一比较器模块以及第二比较器模块；

所述逻辑电路包括第一输入端、第二输入端以及输出端；

其中：所述分压模块的第一输入端、第二输入端以及第三输入端分别与所述整流电路的第一交流输入端、第二交流输入端以及直流输出端相连，所述分压模块用于为输入的交流电压以及直流电压进行分压；

所述第一比较器模块的输入端与所述分压模块的输出端相连，所述第一比较器模块的输出端与所述逻辑电路的第一输入端相连，所述第一比较器模块用于比较所述第一交流输入端与地的电压以及所述第二交流输入端与地的电压，根据比较结果输出控制电平至所述逻辑电路的第一输入端；

所述第二比较器模块的输入端与所述分压模块的输出端相连，所述第二比较器模块的输出端与所述逻辑电路的第二输入端相连，所述第二比较器模块用于比较所述第一交流输入端、所述第二交流输入端和所述直流输出端任意两者之间的电压，根据比较结果输出控制电平至所述逻辑电路的第二输入端；

所述逻辑电路的输出端与所述整流电路的控制端相连，所述逻辑电路根据所述第一比较器模块输出的控制电平以及所述第二比较器模块输出的控制电平控制所述整流电路整流。

在本发明实施例第一方面的第一种可能的实现方式中，所述整流电路包括第一MOS管、第二MOS管、第三MOS管以及第四MOS管，其中：

所述逻辑电路的输出端包括第一输出端、第二输出端、第三输出端以及第四输出端；

所述整流电路的控制端包括第一控制端、第二控制端、第三控制端以及第四控制端，所述第一控制端接所述逻辑电路的第一输出端，所述第二控制端接所述逻辑电路的第二输出端，所述第三控制端接所述逻辑电路的第三输出端，所述第四控制端接所述逻辑电路的第四输出端；

所述第一MOS管的栅极为所述整流电路的第一控制端，所述第一MOS管的漏极接所述第二MOS管的漏极，所述第一MOS管的源极接所述第四MOS管的漏极，所述第一MOS管的漏极和所述第二MOS管的漏极的公共节点为所述整流电路的直流输出端，所述第一MOS管的源极和所述第四MOS管的漏极的公共节点为所述整流电路的第一交流输入端；

所述第二MOS管的栅极为所述整流电路的第二控制端，所述第二MOS管的源极接所述第三MOS管的漏极，所述第二MOS管的源极和所述第三MOS管的漏极的公共节点为所述整流电路的第一交流输入端；

所述第三MOS管的栅极为所述整流电路的第三控制端，所述第三MOS管的源极接地；

所述第四MOS管的栅极为所述整流电路的第四控制端，所述第四MOS管的源极接地。

结合本发明实施例第一方面的第一种可能的实现方式，在本发明实施例第一方面的第二种可能的实现方式中，所述整流电路还包括电容，其中：

所述电容的正极接所述整流电路的直流输出端，所述电容的负极接地。

结合本发明实施例第一方面的实现方式，在本发明实施例第一方面的第三种可能的实现方式中，所述分压模块包括第一分压单元，所述第一分压单元包括第一电阻以及第二电阻，其中：

所述第一电阻的一端为所述分压模块的第一输入端，并与所述第一比较器模块的输入端相连，所述第一电阻的另一端通过所述第二电阻接地，所述第一电阻和所述第二电阻的公共节点接所述第二比较器模块的输入端。

结合本发明实施例第一方面的第三种可能的实现方式，在本发明实施例第一方面的第四种可能的实现方式中，所述分压模块还包括第二分压单元，所述第二分压单元包括第三电阻以及第四电阻，其中：

所述第三电阻的一端为所述分压模块的第二输入端，并与所述第一比较器模块的输入端相连，所述第三电阻的另一端通过所述第四电阻接地，所述第三电阻和所述第四电阻的公共节点接所述第二比较器模块的输入端。

结合本发明实施例第一方面的第三种可能的实现方式，在本发明实施例第一方面的第五种可能的实现方式中，所述分压模块还包括第三分压单元，所述第三分压单元包括第五电阻以及第六电阻，其中：

所述第五电阻的一端为所述分压模块的第三输入端，所述第五电阻的另一端通过所述第六电阻接地，所述第五电阻和所述第六电阻的公共节点接所述第二比较器模块的输入端。

结合本发明实施例第一方面可能的实现方式，在本发明实施例第一方面的第六种可能的实现方式中，所述第一比较器模块包括第一比较器以及第二比较器，其中：

所述第一比较器模块的输入端包括所述第一比较器的第一输入端和第二输入端以及第二比较器的第三输入端和第四输入端；

所述第一比较器模块的输出端包括所述第一比较器的输出端以及所述第二比较器的输出端；

所述逻辑电路的第一输入端包括第一信号输入端以及第二信号输入端；

所述第一比较器的第一输入端接所述分压模块的第一输入端，所述第一比较器的第二输入端接地，所述第一比较器的输出端接所述逻辑电路的第一信号输入端；

所述第二比较器的第三输入端接所述分压模块的第二输入端，所述第二比较器的第四输入端接地，所述第二比较器的输出端接所述逻辑电路的第二信号输入端。

结合本发明实施例第一方面、第一方面的第三种可能的实现方式、第一方面的第四种可能的实现方式或第一方面的第五种可能的实现方式，在本发明实施例第一方面的第七种可能的实现方式中，所述第二比较器模块包括第三比较器、第四比较器以及第五比较器，其中：

所述第二比较器模块的输入端包括所述第三比较器的第五输入端和第六输入端、所述第四比较器的第七输入端和第八输入端以及所述第五比较器的第九输入端和第十输入端；

所述第二比较器模块的输出端包括所述第三比较器的输出端、所述第四比较器的输出端以及所述第五比较器的输出端；

所述逻辑电路的第二输入端包括第三信号输入端、第四信号输入端以及第五信号输入端；

所述第三比较器的第五输入端接所述第一电阻和所述第二电阻的公共节点，所述第三比较器的第六输入端接所述第三电阻和所述第四电阻的公共节点，所述第三比较器的输出端接所述逻辑电路的第三信号输入端；

所述第四比较器的第七输入端接所述第五电阻和所述第六电阻的公共节点，所述第四比较器的第八输入端接所述第三电阻和所述第四电阻的公共节点，所述第四比较器的输出端接所述逻辑电路的第四信号输入端；

所述第五比较器的第九输入端接所述第一电阻和所述第二电阻的公共节点，所述第五比较器的第十输入端接所述第五电阻和所述第六电阻的公共节点，所述第五比较器的输出端接所述逻辑电路的第五信号输入端。

采用本发明实施例，能通过进一步比较第一交流输入端、第二交流输入端与地之间的电压，而更加精确地判断MOS管的关断，即使在比较器失调的状态下也能准确判断整流电路内部第一交流输入端、第二交流输入端与直流输出端的电压值，提高量产的良率。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例的一种控制交直流电转换的装置的模块结构组成示意图；

图2是本发明实施例的一种控制交直流电转换的装置的电路结构组成示意图；

图3是本发明实施例的一种控制交直流电转换的装置的分压模块的电路结构组成示意图；

图4是本发明实施例的一种控制交直流电转换的装置的交流电压波形图；

图5是本发明实施例的一种控制交直流电转换的装置的逻辑电路的部分电路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例能准确控制MOS管的关断，在比较器失调的情况下也不易引起控制交直流电转换的失误。

请参阅图1，图1是本发明实施例的一种控制交直流电转换的装置的模块结构组成示意图。本发明实施例提供的一种控制交直流电转换的装置包括整流电路1、检测电路2以及逻辑电路3。整流电路1用于对输入的交流电进行整流，整流电路1包括第一交流输入端、第二交流输入端、直流输出端以及控制端。检测电路2用于根据整流电路1内的交流电压以及直流电压的变化输出控制信号，检测电路2包括分压模块21、第一比较器模块22以及第二比较器模块23。逻辑电路3用于根据检测电路2输出的控制信号控制整流电路1整流，逻辑电路3包括第一输入端、第二输入端以及输出端。

分压模块21的第一输入端、第二输入端以及第三输入端分别与整流电路1的第一交流输入端、第二交流输入端以及直流输出端相连，分压模块21用于为输入的交流电压以及直流电压进行分压。第一比较器模块22的输入端与分压模块21的输出端相连，第一比较器模块22的输出端与逻辑电路3的第一输入端相连，第一比较器模块22用于比较第一交流输入端与地的电压以及第二交流输入端与地的电压，根据比较结果输出控制电平至逻辑电路3的第一输入端。第二比较器模块23的输入端与分压模块21的输出端相连，第二比较器模块23的输出端与逻辑电路3的第二输入端相连，第二比较器模块23用于比较第一交流输入端、第二交流输入端和直流输出端任意两者之间的电压，根据比较结果输出控制电平至逻辑电路3的第二输入端。逻辑电路3的输出端与整流电路1的控制端相连，逻辑电路3根据第一比较器模块22输出的控制电平以及第二比较器模块23输出的控制电平控制整流电路1整流。

通过实施图1所描述的控制交直流电转换的装置，能通过进一步比较第一交流输入端、第二交流输入端与地之间的电压，准确控制整流电路内部器件的关断，而更加精确地控制整流电路整流，即使在比较器失调的状态下也能准确判断整流电路内部第一交流输入端、第二交流输入端与直流输出端的电压值，提高芯片量产的良率。

请参阅图2，图2是本发明实施例的一种控制交直流电转换的装置的电路结构组成示意图。本发明实施例提供的一种控制交直流电转换的装置包括整流电路1、检测电路2以及逻辑电路3。其中：整流电路1包括第一交流输入端、第二交流输入端、直流输出端以及控制端，检测电路2包括分压模块21、第一比较器模块22以及第二比较器模块23，逻辑电路3包括第一输入端、第二输入端以及输出端。分压模块21的第一输入端、第二输入端以及第三输入端分别与整流电路1的第一交流输入端、第二交流输入端以及直流输出端相连，分压模块21用于为输入的交流电压以及直流电压进行分压。第一比较器模块22的输入端与分压模块21的输出端相连，第一比较器模块22的输出端与逻辑电路3的第一输入端相连，第一比较器模块22用于比较第一交流输入端与地的电压以及第二交流输入端与地的电压，根据比较结果输出控制电平至逻辑电路3的第一输入端。第二比较器模块23的输入端与分压模块21的输出端相连，第二比较器模块23的输出端与逻辑电路3的第二输入端相连，第二比较器模块23用于比较第一交流输入端、第二交流输入端和直流输出端任意两者之间的电压，根据比较结果输出控制电平至逻辑电路3的第二输入端。逻辑电路3的输出端与整流电路1的控制端相连，逻辑电路3根据第一比较器模块22输出的控制电平以及第二比较器模块23输出的控制电平控制整流电路1整流。

作为一种可实施的方式，整流电路1的第一交流输入端以及第二交流输入端接交流电源（未图示）。

作为一种可实施的方式，本发明实施例以MOS管替代二极管作为桥式整流器的主体，并由逻辑电路3控制各个MOS管的开关以实现整流。其中整流电路1包括第一MOS管M1、第二MOS管M2、第三MOS管M3以及第四MOS管M4。逻辑电路3的输出端包括第一输出端、第二输出端、第三输出端以及第四输出端。整流电路1的控制端包括第一控制端、第二控制端、第三控制端以及第四控制端，第一控制端接逻辑电路3的第一输出端，第二控制端接逻辑电路3的第二输出端，第三控制端接逻辑电路3的第三输出端，第四控制端接逻辑电路3的第四输出端。第一MOS管M1的栅极为整流电路1的第一控制端，第一MOS管M1的漏极接第二MOS管M2的漏极，第一MOS管M1的源极接第四MOS管M4的漏极，第一MOS管M1的漏极和第二MOS管M2的漏极的公共节点为整流电路1的直流输出端，第一MOS管M1的源极和第四MOS管M4的漏极的公共节点为整流电路1的第一交流输入端。第二MOS管M2的栅极为整流电路1的第二控制端，第二MOS管M2的源极接第三MOS管M3的漏极，第二MOS管M2的源极和第三MOS管M3的漏极的公共节点为整流电路1的第一交流输入端。第三MOS管M3的栅极为整流电路1的第三控制端，第三MOS管M3的源极接地。第四MOS管M4的栅极为整流电路1的第四控制端，第四MOS管M4的源极接地。

作为一种可实施的方式，整流电路1还包括电容C1，电容C1的正极接整流电路1的直流输出端，电容C1的负极接地。

作为一种可实施的方式，结合图3，分压模块21包括第一分压单元211，第一分压单元211包括第一电阻R1以及第二电阻R2。第一电阻R1的一端为分压模块21的第一输入端，即与整流电路1的第一交流输入端相连，同时也与第一比较器模块22的输入端相连，第一电阻R1的另一端通过第二电阻R2接地，第一电阻R1和第二电阻R2的公共节点接第二比较器模块23的输入端。

作为一种可实施的方式，分压模块21还包括第二分压单元212，第二分压单元212包括第三电阻R3以及第四电阻R4。第三电阻R3的一端为分压模块21的第二输入端，即与整流电路1的第二交流输入端相连，同时也与第一比较器模块22的输入端相连，第三电阻R3的另一端通过第四电阻R4接地，第三电阻R3和第四电阻R4的公共节点接第二比较器模块23的输入端。

作为一种可实施的方式，分压模块21还包括第三分压单元213，第三分压单元213包括第五电阻R5以及第六电阻R6。第五电阻R5的一端为分压模块21的第三输入端，即与整流电路1的直流输出端相连，第五电阻R5的另一端通过第六电阻R6接地，第五电阻R5和第六电阻R6的公共节点接第二比较器模块23的输入端。第一分压单元211、第二分压单元212与第三分压单元213分别对第一交流输入端、第二交流输入端以及直流输出端的电压进行分压，以避免各自连接的比较器模块由于直接连接高电压导致工作失常甚至烧毁。

作为一种可实施的方式，第一比较器模块22包括第一比较器U1以及第二比较器U2。第一比较器模块22的输入端包括第一比较器U1的第一输入端和第二输入端以及第二比较器U2的第三输入端和第四输入端。第一比较器模块22的输出端包括第一比较器U1的输出端以及第二比较器U2的输出端。逻辑电路3的第一输入端包括第一信号输入端以及第二信号输入端。

第一比较器U1的第一输入端接分压模块21的第一输入端，第一比较器U1的第二输入端接地，第一比较器U1的输出端接逻辑电路3的第一信号输入端。第一比较器U1具体用于比较整流电路1的第一交流输入端和地的电压，并将比较结果输出至逻辑电路3的第一信号输入端。

第二比较器U2的第三输入端接分压模块21的第二输入端，第二比较器U2的第四输入端接地，第二比较器U2的输出端接逻辑电路3的第二信号输入端。第二比较器U2具体用于比较整流电路1的第二交流输入端和地的电压，并将比较结果输出至逻辑电路3的第二信号输入端。

作为一种可实施的方式，第二比较器模块23包括第三比较器U3、第四比较器U4以及第五比较器U5。第二比较器模块23的输入端包括第三比较器U3的第五输入端和第六输入端、第四比较器U4的第七输入端和第八输入端以及第五比较器U5的第九输入端和第十输入端。第二比较器模块23的输出端包括第三比较器U3的输出端、第四比较器U4的输出端以及第五比较器U5的输出端。逻辑电路3的第二输入端包括第三信号输入端、第四信号输入端以及第五信号输入端。

第三比较器U3的第五输入端接第一电阻R1和第二电阻R2的公共节点，第三比较器U3的第六输入端接第三电阻R3和第四电阻R4的公共节点，第三比较器U3的输出端接逻辑电路3的第三信号输入端。第三比较器U3具体用于比较分压后的整流电路1的第一交流输入端和第二交流输入端的电压，并将比较结果输出至逻辑电路3的第三信号输入端。

第四比较器U4的第七输入端接第五电阻R5和第六电阻R6的公共节点，第四比较器U4的第八输入端接第三电阻R3和第四电阻R4的公共节点，第四比较器U4的输出端接逻辑电路3的第四信号输入端。第四比较器U4具体用于比较分压后的整流电路1的直流输出端和第二交流输入端的电压，并将比较结果输出至逻辑电路3的第四信号输入端。

第五比较器U5的第九输入端接第一电阻R1和第二电阻R2的公共节点，第五比较器U5的第十输入端接第五电阻R5和第六电阻R6的公共节点，第五比较器U5的输出端接逻辑电路3的第五信号输入端。第五比较器U5具体用于比较分压后的整流电路1的第一交流输入端和直流输出端的电压，并将比较结果输出至逻辑电路3的第五信号输入端。

作为一种可实施的方式，逻辑电路3的第一输出端具体用于结合第二比较器U2以及第五比较器U5的比较结果控制第一MOS管M1的开关。逻辑电路3的第二输出端具体用于结合第一比较器U1以及第四比较器U4的比较结果控制第二MOS管M2的开关。逻辑电路3的第三输出端具体用于根据第三比较器U3的比较结果控制第三MOS管M3的开关。逻辑电路3的第四输出端具体用于根据第三比较器U3的比较结果控制第四MOS管M4的开关。

通过实施图2所描述的控制交直流电转换的装置，能通过结合第二比较器U2以及第五比较器U5的比较结果以及结合第一比较器U1以及第四比较器U4的比较结果准确控制MOS管的关断，而更加精确地控制整流电路整流，即使在比较器失调的状态下也能准确判断整流电路内部第一交流输入端、第二交流输入端与直流输出端的电压值，提高芯片量产的良率。

具体实现中，本发明实施例的电路的工作原理大致如下：

本发明实施例将结合图4所示的交流电压波形图进行详尽说明：其中与地表示的直线近乎平行的曲线为直流输出端的电压曲线，第一半圆为第一交流输入端的电压，第二半圆为第二交流输入端的电压，由此通过图4的交流电压波形图可看出电压是通过第一交流输入端和第二交流输入端交替输入的。

当电压从第一交流输入端输入时，第五比较器U5通过检测第一电阻R1和第二电阻R2的公共节点以及第五电阻R5和第六电阻R6的公共节点检测到分压后的第一交流输入端的电压高于分压后的直流输出端的电压，因此通过逻辑电路3的第一输出端开启第一MOS管M1；当第三比较器U3通过检测第一电阻R1和第二电阻R2的公共节点以及第三电阻R3和第四电阻R4的公共节点检测到分压后的第一交流输入端的电压高于分压后的第二交流输入端的电压时，则通过逻辑电路3的第三输出端开启第三MOS管M3。此时第一MOS管M1与第三MOS管M3均导通，亦即流过第一MOS管M1和第三MOS管M3的电流相等，交流电源从第一交流输入端输入，通过第一MOS管M1和第三MOS管M3从第二交流输入端输出。同时第二MOS管M2与第四MOS管M4均保持关闭状态，亦即流过第二MOS管M2和第四MOS管M4的电流为零。

当第二比较器U2检测到第二交流输入端的电压高于地时，则通过逻辑电路3的第一输出端关闭第一MOS管M1；当第三比较器U3通过检测第三电阻R3和第四电阻R4的公共节点以及第一电阻R1和第二电阻R2的公共节点检测到分压后的第二交流输入端的电压高于分压后的第一交流输入端时，则通过逻辑电路3的第四输出端开启第四MOS管M4，并通过逻辑电路3的第三输出端关闭第三MOS管M3；当第四比较器U4通过检测第三电阻R3和第四电阻R4的公共节点以及第五电阻R5和第六电阻R6的公共节点检测到分压后的第二交流输入端的电压高于分压后的直流输出端的电压时，则通过逻辑电路3的第二输出端开启第二MOS管M2。此时第二MOS管M2和第四MOS管M4均导通，亦即流过第二MOS管M2和第四MOS管M4的电流相等，交流电源从第二交流输入端输入，通过第二MOS管M2和第四MOS管M4从第一交流输入端输出。同时第一MOS管M1与第三MOS管M3均保持关闭状态，亦即流过第一MOS管M1和第三MOS管M3的电流为零。

结合图5可看出逻辑电路3的第一输出端是通过结合第二比较器U2以及第五比较器U5的判断结果控制第一MOS管M1的关断，即使在第五比较器U5失调的情况下，一旦第二比较器U2比较出第二交流输入端的电压接近于地，即可开启第一MOS管M1。逻辑电路3的第二输出端是通过结合第一比较器U1以及第四比较器U4的判断结果控制第二MOS管M2的关断，其工作原理与逻辑电路3的第一输出端的相同。因此在第一比较器U1和第二比较器U2的协同下，能够减小比较误差，在因工艺误差造成比较器有较大的失调的情况下，也不易引起功能上的失误，能相对提高工艺偏差容忍度，增强***的可靠性，更有利于提高量产产品的良率。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

本发明实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。

本发明实施例装置中的模块或单元可以根据实际需要进行合并、划分和删减。

本发明实施例的模块或模块,可以以通用集成电路(如中央处理器CPU),或以专用集成电路(ASIC)来实现。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。

以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (6)

1.一种控制交直流电转换的装置，其特征在于，包括整流电路、检测电路以及逻辑电路，其中：

所述整流电路包括第一交流输入端、第二交流输入端、直流输出端以及控制端；

所述检测电路包括分压模块、第一比较器模块以及第二比较器模块；

所述逻辑电路包括第一输入端、第二输入端以及输出端；

其中：所述分压模块的第一输入端、第二输入端以及第三输入端分别与所述整流电路的第一交流输入端、第二交流输入端以及直流输出端相连，所述分压模块用于为输入的交流电压以及直流电压进行分压；

所述第一比较器模块的输入端与所述分压模块的输出端相连，所述第一比较器模块的输出端与所述逻辑电路的第一输入端相连，所述第一比较器模块用于比较所述第一交流输入端与地的电压以及所述第二交流输入端与地的电压，根据比较结果输出控制电平至所述逻辑电路的第一输入端；

所述第二比较器模块的输入端与所述分压模块的输出端相连，所述第二比较器模块的输出端与所述逻辑电路的第二输入端相连，所述第二比较器模块用于比较所述第一交流输入端、所述第二交流输入端和所述直流输出端任意两者之间的电压，根据比较结果输出控制电平至所述逻辑电路的第二输入端；

所述逻辑电路的输出端与所述整流电路的控制端相连，所述逻辑电路根据所述第一比较器模块输出的控制电平以及所述第二比较器模块输出的控制电平控制所述整流电路整流；

其中，所述整流电路包括第一MOS管、第二MOS管、第三MOS管以及第四MOS管，其中：

所述逻辑电路的输出端包括第一输出端、第二输出端、第三输出端以及第四输出端；所述整流电路的控制端包括第一控制端、第二控制端、第三控制端以及第四控制端，所述第一控制端接所述逻辑电路的第一输出端，所述第二控制端接所述逻辑电路的第二输出端，所述第三控制端接所述逻辑电路的第三输出端，所述第四控制端接所述逻辑电路的第四输出端；

所述第一MOS管的栅极为所述整流电路的第一控制端，所述第一MOS管 的漏极接所述第二MOS管的漏极，所述第一MOS管的源极接所述第四MOS管的漏极，所述第一MOS管的漏极和所述第二MOS管的漏极的公共节点为所述整流电路的直流输出端，所述第一MOS管的源极和所述第四MOS管的漏极的公共节点为所述整流电路的第一交流输入端；

所述第二MOS管的栅极为所述整流电路的第二控制端，所述第二MOS管的源极接所述第三MOS管的漏极，所述第二MOS管的源极和所述第三MOS管的漏极的公共节点为所述整流电路的第二交流输入端；所述第三MOS管的栅极为所述整流电路的第三控制端，所述第三MOS管的源极接地；所述第四MOS管的栅极为所述整流电路的第四控制端，所述第四MOS管的源极接地；

其中，所述第一比较器模块包括第一比较器以及第二比较器，其中：所述第一比较器模块的输入端包括所述第一比较器的第一输入端和第二输入端以及第二比较器的第三输入端和第四输入端；所述第一比较器模块的输出端包括所述第一比较器的输出端以及所述第二比较器的输出端；所述逻辑电路的第一输入端包括第一信号输入端以及第二信号输入端；所述第一比较器的第一输入端接所述分压模块的第一输入端，所述第一比较器的第二输入端接地，所述第一比较器的输出端接所述逻辑电路的第一信号输入端；所述第二比较器的第三输入端接所述分压模块的第二输入端，所述第二比较器的第四输入端接地，所述第二比较器的输出端接所述逻辑电路的第二信号输入端。

2.根据权利要求1所述的装置，其特征在于，所述整流电路还包括电容，其中：

所述电容的正极接所述整流电路的直流输出端，所述电容的负极接地。

3.根据权利要求1所述的装置，其特征在于，所述分压模块包括第一分压单元，所述第一分压单元包括第一电阻以及第二电阻，其中：

所述第一电阻的一端为所述分压模块的第一输入端，并与所述第一比较器模块的输入端相连，所述第一电阻的另一端通过所述第二电阻接地，所述第一电阻和所述第二电阻的公共节点接所述第二比较器模块的输入端。

4.根据权利要求3所述的装置，其特征在于，所述分压模块还包括第二分压单元，所述第二分压单元包括第三电阻以及第四电阻，其中：

所述第三电阻的一端为所述分压模块的第二输入端，并与所述第一比较器模块的输入端相连，所述第三电阻的另一端通过所述第四电阻接地，所述第三电阻和所述第四电阻的公共节点接所述第二比较器模块的输入端。

5.根据权利要求4所述的装置，其特征在于，所述分压模块还包括第三分压单元，所述第三分压单元包括第五电阻以及第六电阻，其中：

所述第五电阻的一端为所述分压模块的第三输入端，所述第五电阻的另一端通过所述第六电阻接地，所述第五电阻和所述第六电阻的公共节点接所述第二比较器模块的输入端。

6.根据权利要求5所述的装置，其特征在于，所述第二比较器模块包括第三比较器、第四比较器以及第五比较器，其中：

所述第二比较器模块的输入端包括所述第三比较器的第五输入端和第六输入端、所述第四比较器的第七输入端和第八输入端以及所述第五比较器的第九输入端和第十输入端；

所述第二比较器模块的输出端包括所述第三比较器的输出端、所述第四比较器的输出端以及所述第五比较器的输出端；

所述逻辑电路的第二输入端包括第三信号输入端、第四信号输入端以及第五信号输入端；

所述第三比较器的第五输入端接所述第一电阻和所述第二电阻的公共节点，所述第三比较器的第六输入端接所述第三电阻和所述第四电阻的公共节点，所述第三比较器的输出端接所述逻辑电路的第三信号输入端；

所述第四比较器的第七输入端接所述第五电阻和所述第六电阻的公共节点，所述第四比较器的第八输入端接所述第三电阻和所述第四电阻的公共节点，所述第四比较器的输出端接所述逻辑电路的第四信号输入端；

所述第五比较器的第九输入端接所述第一电阻和所述第二电阻的公共节点，所述第五比较器的第十输入端接所述第五电阻和所述第六电阻的公共节点，所述第五比较器的输出端接所述逻辑电路的第五信号输入端。