CN103890595A - 利用多路复用处理机测试单元中的独立控制器进行无索引串行半导体测试的方法和*** - Google Patents
利用多路复用处理机测试单元中的独立控制器进行无索引串行半导体测试的方法和*** Download PDFInfo
- Publication number
- CN103890595A CN103890595A CN201280011154.XA CN201280011154A CN103890595A CN 103890595 A CN103890595 A CN 103890595A CN 201280011154 A CN201280011154 A CN 201280011154A CN 103890595 A CN103890595 A CN 103890595A
- Authority
- CN
- China
- Prior art keywords
- test
- processor
- multiplexed
- independent control
- selectively actuatable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2893—Handling, conveying or loading, e.g. belts, boats, vacuum fingers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
一种***和方法利用自动化机器人半导体测试设备中的多路复用处理机测试单元的独立控制器,以进行无索引串行半导体测试。该独立控制器被配置成使得与所述多路复用处理机测试单元的处理机驱动和数据后处理器相关的功能都包含在该独立控制器中。该***和方法还包括在实际的多路复用处理机测试单元的实际实现之前在预备阶段使用虚拟多路复用处理机测试单元的设置。该配置允许所述独立控制器控制所述多路复用处理机的功能并协调它们与所述测试机的活动。
Description
相关申请的交叉参考
本申请要求2011年3月1日提交的名称为“Mutiplexed handler Controllerfor Indexless Tandem Semiconductor Test(用于无索引串行半导体测试的多路复用处理机控制器)”的美国专利申请No.61/447,787的优先权,这里将其内容全部结合于此。
技术领域
本公开涉及自动化制造***和方法,具体是涉及用于半导体的测试和制造质量控制的自动化机器人半导体设备***,其中降低了索引定时延迟。
背景技术
自动化制造设备已经使得许多行业中的制造过程流水化。而且,这种自动化增加了可靠性和效果。自动化的弊端是设备操作中的定时延迟。具体地说,如果涉及到昂贵的制造设备,则诸如在传递被测器件时的机械运动过程中设备操作的延迟,因为机械操纵、重置等过程中的闲置或非测试使用时期而限制了对这种设备成本的回报率。因此,在制造技术和操作中已经有推动力来限制其中昂贵测试设备闲置不执行可应用测试功能的时间。
在半导体制造中,半导体器件测试设备是昂贵资本设备。传统上,这种测试设备包括用于处理正在进行测试的器件的机器人操纵器。这种机器人操纵器一般被称为“处理机”,并且典型地由一个或更多个称为“操纵器”的机械臂构成。操纵器机械地抓取用于测试的器件、将该器件***接口测试板并向测试机发出测试开始信号。测试机然后对器件进行测试并向处理机返回测试结果和测试结束信号,测试结束信号使处理机将器件部署在用于测试了的器件的后测试盘或容器中。只要处理机感测到还有可用器件进行测试,该过程就重复。该***总体上有时被称为“测试单元”。
在处理机部署刚刚测试了的器件并将该器件替换为待测试的下一个器件所需的时间过程中,测试机基本保持闲置。对于具体测试机和***来说,该闲置时间有时称为“索引时间(index time)”,并涉及到等待测试和已经测试的器件的机械操纵。这些机械操纵在操作速度上受到诸多因素限制,这些因素例如包括用于确保待测试器件不受损坏、污染、掉落等的物理和速度约束。
对于具体器件、测试、测试机和***来说,测试器件所需的时间有时被称为“测试时间”。当***以制造容量操作时,其或者在索引时间过程中进行索引或在测试时间过程中进行测试。
以前,测试设备制造商在制造设备设计时已经集中努力减少索引时间,以增加机械操作的速度。尽管随着时间已经显著地增加了处理测试器件的机械操作速度,但是仍需要有相当的机械索引时间来在测试之间通过机械处理机操纵测试器件。此外,随着机械操纵设备操作速度的增加,用于该设备的成本,包括校准、更换频率、维护、零部件等也增加。假定在加速许多类型的测试器件和处理机的机械操纵中必须解决的约束和预防措施,进一步加速机械操作受到经济和物理障碍。
在任何情况下,降低索引时间能够提供测试设备投资的更大回报率,特别是在测试设备昂贵的情况下。因此,在制造环境中进一步降低测试操作中涉及的索引时间将是现有技术中显著的进步。特别在半导体制造中,如果在半导体设备的测试中降低索引时间,则可获得经济上的其他收益和好处。提供实现降低索引时间的新的改进***和方法,并且无需对器件处理机的现有机械操作以及用于测试的类似机器人或自动化部件进行大的改变或新的研发,也将是一种改进。在本发明人的其他专利中公开了由本发明人作出的降低自动化机器人半导体测试的索引时间的最近一些改进的示例,这些专利包括:美国专利No.7,183,785B2,美国专利No.7,508,791B2和美国专利No.7,619,432B2。
除了以上讨论的降低索引时间的优点之外,提供一种用于设置和配置用于自动化机器人半导体测试设备的控制***的新的改进***和方法也是一种进步,这进一步降低了与自动化机器人半导体测试设备相关联的测试操作的成本、复杂性、索引时间和停机时间。例如,之前已经设计了自动化机器人半导体测试单元中的多路复用处理机测试单元,使得处理机驱动和数据后处理器均驻留在测试***的工作站计算机上。处理机驱动程序被设计成在计算机处理器的后台运行的多线程,而测试程序在前台执行。在测试批次结束时调用并执行数据后处理器程序。因为处理机驱动程序和数据后处理器程序必须集成在制造商的总体测试程序和计算机网络中,因此必须进行耗时且昂贵的一系列活动以确保集成无缝进行,而不会向***引入错误、不稳定性和/或安全风险。
发明内容
这里参照若干个示例性实施方式描述了利用自动化机器人半导体测试设备中的多路复用处理机测试单元的独立控制器的方法和***。该独立控制器被配置成使得与所述多路复用处理机测试单元的处理机驱动和数据后处理器相关的功能都包含在该独立控制器中。该配置允许所述独立控制器更有效地控制所述多路复用处理机的功能并协调它们与所述测试机的活动。从利用该配置的***和方法得到的益处有许多,包括低的设置和操作成本,降低***复杂性,更容易维护,并且增强支持特征。
鉴于上述内容,设想了各种实施方式。根据本公开的一个实施方式,提供了一种利用多路复用处理机测试单元中的独立控制器的***。该***包括处理经受测试的器件的多个多路复用处理机。该***还包括测试机,该测试机根据通过通信链路接收的测试指令测试经受测试的器件,所述经受测试的器件每次与所述多个多路复用处理机中的一个多路复用处理机相关联。该***进一步包括独立控制器,该独立控制器操作地位于所述测试机和所述多个处理装置之间,所述独立控制器包括存储一组测试指令的储存器和执行该组测试指令并通过所述通信链路将所执行的测试指令发送到所述测试机的处理器。此外,所述测试包括可忽略的索引时间。
该***的另一个实施方式包括所述独立控制器在所述经受测试的器件的测试过程中实现多个可选择操作模式中的一个可选择操作模式。
该***的另一个实施方式包括监视所述多个多路复用处理机之间的合格率差异的第一可选择操作模式。
该***的一个实施方式包括第二可选择操作模式,该第二可选择操作模式通过增加读取多路复用测试机板上的状态寄存器的测试来修改所述一组测试指令。
该***的另一个实施方式包括将多测试位点映射到相同测试机资源的第三可选择操作模式。
该***的另一个实施方式包括在执行所述一组测试指令时利用多线程的第四可选择操作模式。
该***的一个实施方式包括图形用户界面,其中所述储存器存储由所述处理器执行的一组后测试指令,从而所述独立控制器产生显示在所述图形用户界面上的测试结果分析。
该***的另一个实施方式包括所述独立控制器的初始设置参数通过利用虚拟测试机和多个虚拟多路复用处理机产生
该***的另一个实施方式包括用于与所述独立控制器通信的、用于所述多个多路复用处理机和所述测试机的通信接口。
附加实施方式包括方法和非暂时性计算机可读介质,所述方法和非暂时性计算机可读介质包括与上述***实施方式中引述的特征类似的特征。
附图说明
图1A示出了利用多路复用测试单元控制器和两个并行冗余处理机的测试单元;
图1B示出了图1A中所示的测试单元,示出了没有测试线路和继电器控制信号的通信接口控制线路;
图2示出了虚拟测试单元的图示;
图3示出了测试过程的总体控制流程的流程图;
图4示出了测试单元的操作模式1;
图5示出了测试单元的操作模式2;
图6示出了测试单元的操作模式3;
图7、图8A和图8B示出了测试单元的操作模式4;以及
图9示出了通用计算机。
具体实施方式
鉴于前述说明,本公开因而旨在通过一个或多个其各种方面、实施方式和/或具体特征或子组件来显示出如下具体指明的一个或多个优点。本公开提供了控制***和相关技术的描述,该控制***和相关技术利用用于自动化机器人半导体测试设备中的执行新颖过程的多路复用处理机测试单元的独立控制器来进行半导体测试。
如这里所使用的,处理机的并行冗余是指,如果多个处理机中的一个处理机发生故障,测试单元能够使用多个处理机中的其余处理机进行操作。例如,在具有两个处理机的测试单元的实施方式中,当一个处理机受到操作故障时,该测试单元能够使用其余的操作处理机继续进行其指定测试。该并行冗余配置允许测试单元保持操作(不过容量降低),因而避免操作停止。这种索引时间的降低导致了测试单元输出量总体增加(与仅具有单个处理机的传统测试单元配置相比)。
测试程序得益于索引时间的降低,这是因为在处理机的每小时最大件数(UPH)之前用于测试时间降低的余量增加。因而,测试时间降低作用在测试时间中的之前UPH极限以下将继续产生收益。由于在分配给具有多个处理机的多路复用测试单元时操作员工作负荷增加,因此操作效率得以提高。由于在对停止处理机进行修理或维护的同时测试单元继续操作,因此维护效率提高。由于可以实现使用多个处理机的多路复用测试单元而无需资本投入,因此对资本成本也带来益处。另外,进行测试需要更少的测试机。例如,在配置具有两个并行冗余测试机的测试单元时,与其中每个处理机都需要一个测试机的传统配置相比,仅需要一个测试机。此外,由于来自测试单元的输出增加且测试单元地板空间没有相应增加,因此提高了每单位面积的UPH。
利用多路复用测试单元控制器和两个并行冗余处理机的测试单元的新颖***配置将包括若干个包括通用计算机的部件,所述通用计算机在通过利用特定测试软件适当编程时变成针对专门一组测试操作和功能配置的专用计算机。该计算机将具有至少三(3)个被安装成用于切换***控制数据的通信接口端口和至少一个用于切换多路复用继电器的通信输入/输出端口。具有该配置的专用计算机将被用作多路复用测试单元控制器,以下在该公开中称为“控制器”。该测试单元还包括两个机器人处理机,每个机器人处理机都具有用于与该控制器通信的通信接口。仅需要测试所处理的并准备由与所述处理机相关联的机器人测试的器件的单个顺从测试机。该测试机进一步包括用于与控制器通信的通信接口。
该控制器***在两个处理机和测试机之间。处理机可以使用三个接口板软对接或使用单个接口板硬对接。然而,软对接比硬对接更容易实现。
控制器执行许多功能,下面对其中一些功能进行描述。控制器控制处理机的操作,并利用测试机协调处理机活动。控制器还将测试开始信号从处理机传送到测试机,并且将测试结束信号从测试机传送到处理机。控制器还将分级信息从处理机传送到测试机。控制器控制多路复用继电器的切换,并且为用于诊断测试机的多路复用继电器提供电源。控制器用作多路复用DIB(被测器件接口板)的多路复用继电器诊断测试机。控制器还维持并处理测试单元性能数据,并且为控制***和诊断测试机提供用户界面。控制器还与测试台计算机网络和文本和/或邮件***通信。控制器控制测试机与两个处理机的接口,使得这两个处理机从测试机的角度看作为单个处理机出现。控制器还给测试机一个简单测试,以便检测哪个测试机正在使用。然而,上述功能是由控制器执行的功能的代表,控制器还被配置成形成许多其他功能。
图1A示出了测试单元100,该测试单元100包括如上所述的多路复用测试单元控制器和两个并行的冗余处理机101和102。图1A还公开了控制器104和在分别控制器104与处理机101、测试机103和处理机102之间传送控制信号的通信电缆105、106和107。图1A中还示出了在测试机103与分别安装至处理机(109)和处理机2(102)的两个单独DUT接口板(未示出)之间传送实际电测试信号的测试线路109和110。图1A另外示出了操作继电器的继电器控制信号108。
由于测试单元利用多路复用到一传统测试机的两个传统处理机101和102,因此关于在测试机103与处理机1(109)和处理机2(102)之间传送实际电测试信号以及继电器控制信号108的测试线路109和110的进一步讨论不再必要。因而,如下***描述将集中于相关的控制信号,控制器104通过这些控制信号控制处理机1(101)、处理机2(102)和测试机103。因而,为了清楚地说明测试单元100的新颖特征,在对应的图1B中省略了这些测试线路109和110以及继电器控制信号108。图1B示出了布置在测试机103和两个处理机101和102之间的测试单元100。
在图1A和图1B中所示的测试单元的优选配置中,控制器104与测试机103和处理机101及102之间的主接口是***控制数据。结果,无需使用昂贵且耗时的实际物理测试机和处理机设备来开发和调试所述控制器。相反,可以与实际物理控制器一起利用虚拟测试机和虚拟处理机来产生模拟物理测试单元的虚拟测试单元。该模拟可以通过若干传统仿真/模拟软件程序中的一个进行,这些软件程序被编程并在计算机上执行以模拟特定物理设备。一个示例将是LabVIEWTM。图2中示出了这种虚拟测试单元。在该图中,与图1A和1B中所示的控制器相同的实际物理控制器104分别通过通信电缆205、206和207连接至虚拟处理机1(201)、虚拟测试机203和虚拟测试机2(202)。
使用虚拟测试机201和202开发和调试控制器104的优点有许多。这些优点包括如下事实:附装至虚拟测试单元200的控制器的大多数开发和调试可以在实验室内进行。只有最终实现阶段利用连接至实际物理测试单元100的控制器104进行。因而,由于与物理测试机和物理处理机的购买或租用相邻的高成本,开发成本显著降低。结果,开发和实现物理测试单元的开发时间显著缩短。另外,该方法避免了与测试机和处理机在测试台上的可用性相关的日程安排问题。如果必要,开发可以与被测器件(DUT)接口和多路复用板的设计和开发并行进行。另一个事实是,该方法格外地通用,因为虚拟测试单元可以被编程为模拟或模仿任何测试时间、任何索引时间和任何错误条件,以训练和演示***动态性。另外,无需任何昂贵的测试代码开发或测试机。使处理机脱机的操作影响可以在实验室中测试,由此不再使垄断昂贵设备独占测试台。控制***的增强和改进在实验室中实现并测试,无需奉献昂贵的实际物理测试设备时间。另外,由于每个虚拟处理机程序异步自发地运行,它们各自的计算机***是异步运行的两个单独***。该配置模拟了无索引处理机的双操作器控制。
图3是示出了测试过程的整个控制流程的流程图300。该测试过程开始于301,其中在302处将测试程序加载到控制器中。之后,在303处测试机从控制器104读取处理机的状态,并且在304处确定该过程是否到达批次结束。如果该过程到达批次结束,则该过程在305处终止。然而,如果该过程尚未到达批次结束,则测试在306处开始。此时,在303处更新控制器中的处理机的状态,并且控制器104在307处确定被测器件(DUT)何时准备好测试。当DUT准备好测试时,DUT的测试在308处开始。在DUT的测试完成之后,分级信息在309处产生并被发送到控制器104。此时,测试机向控制器104发送测试结束(EOT)信号,并在311处将关于DUT的测试的信息写入数据日志中。最后,该过程返回到测试机在303处从控制器读取处理机的状态,其中上述描述的过程继续。
当测试机从控制器读取处理机状态时,有四(4)种受支持的操作模式,其中测试软件位于控制器中。四个操作模式中的每个操作模式都取决于正在执行的实际测试程序和正在使用的实际测试机的配置。下面提供的表概括了四个操作模式中的每个操作模式的一些特征。该表之后对每个模式进行更详细的描述。
表
该测试单元的四个操作模式的另选操作配置将是与操作模式4基本相同的配置,显著区别在于测试软件位于测试机工作站上。当制造商不想将控制器安装在测试台上时将使用该配置。该模式实现了用于多路复用处理机测试单元的同一发明人的其他现有在前共同未决申请的方法,并且使用测试***的工作站作为所有软件的主机。该模式还要求将处理机驱动集成在测试程序中。由于该另选操作模式在本专利申请的范围之外,这里不提供该另选操作模式的进一步描述。
操作模式1不需要对测试程序作出任何改变。因而,当对测试程序的改变不是一个选项时该方法可能是优选的。在这种情况下,测试机像原来那样运行,并且控制器监视处理机之间的合格率差异,并且在必要时采取适当修正动作。位点到位点分级信息在其从测试机到处理机的途中被截取,编译并存储在控制器上以供稍后时间检索、分析和存档。附加地,标准测试数据格式(STDF)数据日志如果产生的话,不将处理机与该数据相关联。该方法对于传统器件以及具有非常小余量的器件或者当数据日志不重要时可能有用。
图4通过流程图400示出了测试单元的操作模式1。在操作模式1中,过程在401处开始。在402处,控制器由位于控制器中的控制器软件初始化。在该初始化过程中,控制器确认与处理机和测试机的通信。在403处,该过程确定是否是批次结束。当确定该过程没有位于批次结束时,该测试过程被执行并包含许多操作404。控制器查询每个处理机,以非活动处理机开始,并且获得下一个测试开始。该控制器既设置活动处理机器又设置非活动处理机。控制器设置开关继电器以连接至活动处理机。此时,控制器向该测试机发送测试开始信号。在该过程中,控制器确认来自测试机的位点准备好请求并从活动处理机读取位点准备好,并将位点准备信号发送到测试机。
在测试正在进行的同时,测试机将所有通信传送到控制器。在该过程中,控制器等待来自测试机的分级数据,从测试机读取分级数据,并将分级数据发送到处理机。控制器还等待来自测试机的测试结束信号,并且在收到时从测试机读取该测试结束信号。此时,在该过程中,控制器向活动处理机发送测试结束信号,以对应的分级数据和处理机地址写入本地数据文件。在测试完成时,控制器编译分级结果并为多个完成的测试更新全部内容数据。紧跟着的活动包括检查内容统计并且如果必要的话采取修正动作。当在403处确定批次结束时,控制器在405处向测试机发送批次结束信号,这使得测试在406处结束。
当测试***不允许将多个器件映射到同一组资源时可以使用操作模式 2。该模式也可以用于其中期望对测试程序和数据日志的改变最小的任何实现。与操作模式1类似,测试软件位于控制器中。然而,测试程序通过读取多路复用测试机板上的状态寄存器的添加测试来修改。
该状态寄存器包含活动处理机的二进制编码状态。对于两个处理机的多路复用测试单元,该寄存器为单个位。零对应于其中一个处理机,而一对应于其中另一个处理机。对于包括多个处理机(例如三个或四个处理机)的另选配置,将需要两位寄存器。
在操作模式2的配置中,无需为第二组测试位点增加并行性和修改引脚图。使用测试机的任何自由资源来从多路复用DIB读取数字信号并记录哪个处理机是活动的。测试结果不用来判断被测器件是好是坏。其仅仅是测试信息并且在其对合格率和测试结果的责任来说是良性的。
在使用该操作模式时,所有测试数据被分级成由状态寄存器选择的两个或更多个组。具有相同号码的测试位点使用相同组测试机资源。当选择该操作模式时,控制器不从两个处理机翻译位点信息。在测试程序中几乎一切事物都是正常和标准的。所作出的唯一修改是所添加的读取状态寄存器的测试。当测试程序能够容易地修改和重新编译时,并且容易将标准测试数据格式(STDF)数据分级成代表两个处理机的两个组时,该操作模式是有用的。
图5通过流程图500示出了测试单元的操作模式2。在操作模式2中,过程开始于501。在502处,控制器通过位于控制器中的控制器软件而初始化。在该初始化过程中,控制器确认与处理机和测试机的通信。在503处,该过程确定是否是批次结束。当确定该过程不是批次结束时,该测试过程被执行并包含许多操作504。在504处列出的这些操作类似于在图4中在404处针对操作模式1列出的那些操作,但有一个显著不同。该不同是,在测试过程中,控制器执行以上讨论的寄存器读取测试,以识别活动处理机。当在503处确定批次结束时,控制器在505处向测试机发送批次结束信号,这将测试机506停止。
当测试***支持并行测试并且允许将多个器件映射到相同组测试机资源时可使用操作模式3。在该操作模式中,测试程序被修改以增加并行性,以反映横跨两个或更多个处理机的组合位点的总数量。另外,修改引脚图以包括附加位点。该操作模式需要能够将多个测试位点映射到相同的测试机资源。这可能被允许或可能不被允许,并且在使用该操作模式之前应该进行检查。如果其不被允许,则应该使用之前的操作模式2。操作模式3提供按测试位点分级的STDF数据。另外,为了使测试能读取哪个处理机是活动的并将该信息与STDF数据一起发送到数据记录器,测试程序必需具有一个增加的测试。
图6通过流程图600示出了测试单元的操作模式3。在操作模式3中,该过程开始于601。在602处,控制器通过位于该控制器中的控制器软件而被初始化。在该初始化过程中,控制器确认与处理机和测试机的通信。在603处,该过程确定是否是批次结束。当确定该过程不是批次结束时,测试过程被执行并包含许多操作604。在604处列出的操作类似于在图4中在404处针对操作模式1列出的那些操作,但有几个显著不同。这些不同包括位点准备好从多路复用处理机编译到单个数据组。该过程包括从多个位点(例如两个位点)翻译处理机,掩蔽非活动处理并组合位点数据。当在603处确定批次结束时,控制器在605处向测试机发送批次结束信号,这将停止测试606。
当需要最全面的数据录入性能并且不允许处理机驱动和数据后处理软件驻留在测试机上时应该使用操作模式4。该操作模式重写STDF数据日志以满足追踪该处理机和位点信息的任何具体要求。在范围上与之前描述的修改类似,该操作模式可能需要或可能不需要对测试程序进行修改,这些修改可能包括对并行性和引脚图进行改变。该操作模式包括在控制器上而不是在测试机的工作站上执行的多线程处理机驱动。
图7、图8A和图8B通过流程图700示出了测试单元的操作模式4。操作模式4开始于701。在702处,如果首次通过(first pass)为真,则将处理机地址安装在控制器上。标明地址的默认处理机可以在一定环境下使用。在703处,处理机1线程衍生。在704处,执行分级,不过当其被跳过时在首次通过期间除外。此时,控制器询问处理机1的位点以确定它们是否准备好。如果确定首次通过为假,则处理机1线程终止。另外,当经历超时时,处理机1线程终止,并且该过程继续到EOL1(801),这在图8A中示出。在这些条件下,控制器在802处确定是否是批次结束。当控制器确定是批次结束时,则控制器在804处终止该过程。然而,当控制器确定不是批次结束时,则处理机1线程在803处再次衍生,并且过程在703处再次继续。
在707处,控制器等待处理机1线程执行。在708处,处理机1位点准备好被映射到活动位点。另外,控制器切换继电器以连接至处理机1。写入数据使用活动位点记录。控制器仅在活动位点上执行代码。控制器还将活动位点映射到准备好的处理机1位点。另外,为准备好的处理机1位点发送用于处理机1的分级。在709处完成时,控制器在710处衍生处理机1线程,然后在704处返回到之前讨论的过程,并且在711处等待处理机2线程。
在705处,除了当705中列出的过程被跳过时的首次通过过程之外,控制器将处理机2位点准备好映射到活动位点。控制器还切换继电器以将处理机2连接至测试机,并且使用活动位点写入数据记录。控制器仅在活动地址上执行代码,并且将活动位点映射到处理机2地址准备好。控制器2也为处理机2地址准备好发送分级。在705处完成时,该过程继续至706,其中处理机2线程衍生。
在706处衍生处理机2线程之后,控制器继续到708并在707处等待处理机1线程。
在708处,执行分级,不过当其被跳过时的首次通过除外。此时,控制器询问处理机2的位点以确定它们是否准备好。如果确定首次通过为假,则处理机2线程终止。另外,当经历超时时,处理机2线程终止,并且该过程继续至EOL2(805),这在图8B中示出。在这些条件下,控制器在806处确定是否彼此结束。当控制器确定是批次结束时,则控制器在808处终止该过程。当控制器确定不是批次结束时,则处理机2线程在807处再次衍生出,并且该过程在706处再次继续。
此时,将描述优选的控制器要求。设置在控制器处的用户界面包括许多特征。用户界面向用户提供了配置文件路径和文件名以及处理机和测试机通信接口地址。还提供了许多处理机和测试机状态指示器,包括在线指示、离线指示、活动指示、测试指示和涉及测试过程的执行状态的其他这种指示。另外,用户界面还提供用于每个处理机的合格率信息(诸如百分比不合格信息)和合格率差字段上的停止(%不合格)。用户界面提供从任何源接收到的最近通信接口命令,以及用于该测试机的忙闲度指示器。用户界面包括用于暂停该过程的暂停激活器、用于停止该过程的停止激活器、用于初始化该过程的初始化激活器和用于开始过程的开始激活器。用户界面提供测试活动指示器、测试时间指示器、用于每个处理机的全部器件指示器。另外,该用户界面提供用来选择性地获取多个离线处理机中的每个处理机的控制激活器,并且提供错误条件指示器和操作警报指示器。用户界面还包括用于多个处理机中的每个处理机的可选择人工命令发送控制以及允许选择地连接处理机的的继电器控制位极性激活器。
关于处理机通信接口配置文件,具体的通信接口命令依赖于处理机。这意味着,对于每个处理机,一定的关键命令对于控制器来说必需是已知的,从而能够采取适当的动作,并且正确地执行决策分支。这些只有具体处理机才有的命令被包含在测试文件中并且在初始化时加载。在一些实施方式中可以对这些配置文件的库进行维护。
关于使用并行端口的继电器控制信号,多路复用继电器可通过单个数字信号(高或低)来控制。该位的极性可以从用户界面的控制屏幕来改变,从而可以选择性地连接处理机。然后可以设置极性以按照物理设定的要求将继电器切换到适当的处理机。这就是在用于控制器和相关软件的操作模式1中设定寄存器值的信号。
关于控制器的编程,控制器在操作模式4中以多线程方式操作。对于该控制器来说,可以使用若干编程语言中的一种,例如LabVIEWTM。作为另选方案,可以使用其他编程语言,例如使用开放GLTM的C++TM。
控制器包括可能是通用计算机的计算机,当利用具体测试软件适当编程时,该计算机变成针对专门一组测试操作和功能配置的专用计算机。图9中示出了通用计算机的一个示例。这种计算机经常包括图形用户界面。
控制器提供了将处理机离线的能力,同时其他一个处理机或多个处理机保持操作。处理机可能由于例如维护或由于处理机上的错误条件而离线。如果处理机上锁,则控制器与该上锁的处理机断开并利用其他一个处理机或多个处理机继续操作。
关于虚拟处理机和测试机要求,用户界面特征包括开始控制、停止控制、暂停控制(例如,为了测试控制器上的超时循环)和加载时间控制(例如从开始到首次测试开始)。另外,该控制器还包括用于输入索引时间的控制、用于输入处理机的通信接口地址的控制。该控制器还包括用于显示处理机状态(包括测试、索引、暂停、停止等)的指示器以及用于忙闲度的指示器。例如,长测试时间和闲置昂贵处理机和总是运行的廉价测试机通常都不是期望的。在一些实施方式中,该问题从测试资源忙闲度利用效率而来。控制器还包括合格率指示器和强制误差控制。
用于虚拟处理机的过程包括启动该虚拟处理机。时间在第一器件加载的同时经过,基于用于该经过时间的控制变量。当第一器件准备好时,处理机向测试机发送测试开始信号。处理机的状态然后改变到“正在测试”,如果暂停为真则为“暂停”,并且当返回假时重新继续。如果必要,也更新该状态。当虚拟处理机认为其正在进行测试时,它可能依赖于或可能不依赖于另一个处理机的状态。虚拟处理机还响应于来自虚拟测试机的任何询问。虚拟处理机从虚拟测试机接收分级信息和测试结束信号。虚拟处理机基于控制变量中的时间进行索引。提供了下一个器件准备好指示。另外,如果“停止”为真则这是退出循环,其中状态被改变为“停止”,并且用于器件何时准备好和测试何时再继续的循环重复。
每个虚拟处理机程序都自动地异步运行。它们各自的计算机***例如可以是异步运行的两个单独***。该配置模拟或模仿无索引处理机***中的双操纵器控制。一旦一个虚拟处理机发出其测试开始,其认为该测试机正在测试其器件并且什么都不做而只是等待来自该测试机的通信。该通信可能例如以询问的形式来到,或者作为测试结束和分级命令来到。用于虚拟处理机的所有其他要求都遵循控制器的要求。
虚拟测试机用户界面包括许多特征,其适用于例如双处理机***中的两个处理机。这些特征包括开始控制、暂停控制(该暂停控制例如测试控制器上的超时循环)和用于输入测试时间的控制。用户界面还包括用于输入平均合格率的控制。该用户界面包括用于显示测试机状态(诸如正在测试、闲置、暂停、停止等)的指示器和用于指示忙闲度的指示器。用户界面还包括结果指示器,该结果指示器例如包括通过或故障指示。
虚拟测试机软件程序的过程流程包括用于开始虚拟测试机、等待来自任一个处理机的测试开始、使虚拟测试机开始测试和将状态改变到“测试”的设置。这些设置还包括基于平均合格率控制计算测试结果、和如果暂停为真则设置成“暂停”、恢复到假时重新继续以及更新状态。这些设置进一步包括使虚拟测试机向虚拟处理机发送各种问询并从虚拟处理机接收回数据。另外,虚拟测试机基于一个或更多个控制变量模仿或模拟测试时间。还有用于完成测试、显示测试结果、使虚拟测试机向虚拟处理机发送分级信息以及测试结束的设置。这些设置允许将状态改变成“闲置”。另外,如果“停止”为真,则这是退出循环,从而将状态改变为“停止”,并且当测试继续时重复循环以返回到开始测试的虚拟测试。
图9示出了通用计算机900的示例性配置,以上描述的过程可在该计算机900上实现。计算机900包括一组或多组计算机编程指令,这些编程指令存储在存储器902中并且能够由计算机900中的处理器901执行以进行以上描述的过程。计算机900可以以许多物理配置中的一种存在,包括配置成服务器或客户终端。计算机900也可以包括在各种装置中,诸如台式计算机、膝上型计算机、个人数字助理、移动设备、电子平板、智能手机等。
如图9中所示,计算机900包括处理器901和存储器902,存储器902是可由计算机900使用的一种或多种各种存储器的代表。这些存储器可以包括一个或多个随机存取存储器、只读存储器和可编程只读存储器等。计算机900还包括至少一个显示器903,该显示器903可以以任何形式设置,并且包括阴极射线管显示器、LED显示器、LCD显示器和等离子显示器等。该显示器可以包括用于数据输入的设置,诸如包括触敏屏。附加的输出装置可以包括音频输出装置,诸如扬声器909等。
计算机900进一步包括一个或多个输入装置。输入装置可以包括:一个或多个数字输入装置904,诸如键盘;光标控制器905,诸如鼠标、触摸垫或操纵杆;和麦克风910。计算机900还使得处理器901能够通过计算机900外部的网络907与一个或多个远程装置906通信。计算机900内部的通信主要使用总线908。
在另选实施方式中,可以将诸如专用应用集成电路、可编程门阵列或其他硬件器件之类的专用硬件实现构造成来实现这里描述的一个或多个方法。可能包括各种实施方式的设备和***的应用可广泛地包括各种电子和计算机***。这里描述的一个或多个实施方式可以使用两个或更多个具体互连的硬件模块或装置实现功能,该硬件模块或装置具有能够在模块之间通过模块传送的相关控制和数据信号,或者作为专用应用集成电路的一部分。因而,本发明的***涵盖软件、固件和硬件实现。
根据本公开的各种实施方式,这里描述的方法可以通过可由计算机***执行的软件程序实现。另外,在一个示例性非限制性实施方式中,实现可以包括分布式处理、组件/对象分布式处理和并行处理。另选地,可以将虚拟计算机***处理构造成实现这里描述的一个或多个方法或功能。
尽管已经参照若干个示例性实施方式描述了本发明,但应理解,已经使用的措辞是描述和示例性措辞,而不是限制性措辞。在不脱离本发明的在其方面中的精神和范围的情况下,可以在当前陈述和修改的所附权利要求的范围内作出改变。尽管已经参照具体手段、材料和实施方式描述了本发明,但并不是为了将本发明限制于所公开的具体细节;相反,本发明延及到如在所附权利要求的范围内的所有在功能上等价的结构、方法和用途。
尽管可以将非暂时性计算机可读介质示出为单个介质,但是术语“计算机可读介质”包括单个介质或多重介质,诸如集中式或分布式数据库和/或存储一组或多组指令的相关超高速缓冲存储器和服务器。术语“非暂时性计算机可读介质”应该还包括能够存储、编码或承载由处理机执行的一组指令或致使计算机***执行这里公开的任何一个或多个方法或操作的任何介质。
在一具体非限制性的示例性实施方式中,计算机可读介质可以包括诸如存储卡之类的固态存储器或容纳一个或多个非易失性只读存储器的其他封装。另外,该计算机可读介质可以是随机存取存储器或其他易失性可再写存储器。此外,该计算机可读介质可以包括诸如磁盘或磁带之类的磁光或光学介质或捕获诸如通过传输介质传送的信号之类的载波信号的其他存储器件。因而,所述公开被认为包括任何计算机可读介质或其中可存储数据或指令的其他等同物或后续媒体。
尽管本说明书描述了可以参照具体标准和协议在具体实施方式中实现的组件和功能,但是本公开不限于这些标准和协议。例如,用于互联网和其他分组交换网络传输的标准代表现有技术状态的示例。这些标准被具有基本相同功能的更快或更高效的等同物周期性地取代。因而,具有相同或类似功能的替换标准和协议被认为是其等同物。
这里描述的实施方式的图示是为了提供各种实施方式的结构的一般理解。这些图示不是为了用作利用这里描述的结构或方法的设备和***的所有元素和特征的完整描述。在阅读所述公开之后许多其他实施方式对本领域技术人员是显而易见的。从所述公开可利用和推导出其他实施方式,使得在不脱离该公开的范围的情况下可进行结构和逻辑替换和改变。另外,这些图示仅仅是代表性的,并且可能不是按照比例绘制的。图示中的一些比例可能被夸大,而其他比例可能被最小化。因而,所述公开和附图应被认为是示例性而非限制性的。
所述公开的一个或多个实施方式在这里可以被单独地和/或共同地称为术语“发明”,这仅仅是为了方便而不是为了特意将该申请的范围限制于任何具体发明或发明构思。此外,尽管这里已经图示并描述了具体实施方式,应该认识到,被设计成实现相同或类似目的的任何随后布置可以取代所示的具体实施方式。该公开旨在覆盖各种实施方式的任何和所有随后的改变和修改。通过阅读说明书,上述实施方式的组合以及这里没有明确描述的其他实施方式对本领域技术人员来说将是显而易见的。
该公开的摘要是为了满足37C.F.R.§1.72(b)提供的,并且是在该摘要不会用来解释或限制权利要求的范围或含义这个认识下提交的。另外,在上述具体实施方式中,为了使得该公开流畅易懂,将各种特征一起编组或在单个实施方式中描述。并不是要将该公开解释为反映了所要求保护的实施方式需要比在每个权利要求中明确阐述的更多的特征这种意愿。相反,如以下权利要求反映的,发明主题内容可能涉及少于任何一个公开实施方式的所有特征的特征。因而,以下权利要求结合在具体实施方式中,且每个权利要求独立地存在,单独地限定所要求保护的主题内容。
以上公开的主题内容应被认为是说明性而非限制性的,并且所附权利要求旨在覆盖落入本公开的真实精神和范围内的所有这种修改、改进和其他实施方式。因而,在由法律允许的最大范围内,本公开的范围应由如下权利要求及其等同物可允许的最宽泛解释来确定,并且不应该受到以上详细描述的制约或限制。
Claims (20)
1.一种利用多路复用处理机测试单元中的独立控制器的***,该***包括:
处理经受测试的器件的多个多路复用处理机;
测试机,该测试机根据通过通信链路接收的测试指令测试经受测试的器件,所述经受测试的器件每次与所述多个多路复用处理机中的一个多路复用处理机相关联;以及
独立控制器,该独立控制器操作地位于所述测试机和所述多个处理装置之间,所述独立控制器包括存储一组测试指令的储存器和执行该组测试指令并通过所述通信链路将所执行的测试指令发送到所述测试机的处理器,
其中所述测试包括可忽略的索引时间。
2.如权利要求1所述的***,其中所述独立控制器在所述经受测试的器件的测试过程中实现多个可选择操作模式中的一个可选择操作模式。
3.如权利要求2所述的***,其中所述独立控制器包括监视所述多个多路复用处理机之间的合格率差异的第一可选择操作模式。
4.如权利要求3所述的***,其中所述独立控制器包括第二可选择操作模式,该第二可选择操作模式通过增加读取多路复用测试机板上的状态寄存器的测试来修改所述一组测试指令。
5.如权利要求4所述的***,其中所述独立控制器包括将多测试位点映射到相同测试机资源的第三可选择操作模式。
6.如权利要求5所述的***,其中所述独立控制器包括在执行所述一组测试指令时利用多线程的第四可选择操作模式。
7.如权利要求1所述的***,该***进一步包括:
图形用户界面,
其中所述储存器存储由所述处理器执行的一组后测试指令,从而所述独立控制器产生显示在所述图形用户界面上的测试结果分析。
8.如权利要求1所述的***,其中所述独立控制器的初始设置参数通过利用虚拟测试机和多个虚拟多路复用处理机产生。
9.如权利要求1所述的***,其中所述多个多路复用处理机和所述测试机均具有与所述独立控制器通信的通用接口总线(GPIB)接口。
10.一种利用多路复用处理机测试单元中的独立控制器的方法,该测试单元包括多个多路复用处理机、测试机和独立控制器,该方法包括:
配置所述多路复用处理机测试单元,使得所述独立控制器操作地位于所述测试机和所述多个处理装置之间;
在所述独立控制器的储存器中存储一组测试指令;
通过所述独立控制器的处理器执行该组测试指令;
选择性地将所执行的测试指令发送到所述测试机;以及
使用所执行的测试指令单独地测试所述多个多路复用处理机中的每个处理机,
其中所述测试包括可忽略的索引时间。
11.如权利要求10所述的方法,该方法进一步包括:
在经受测试的器件的测试过程中实现多个可选择操作模式中的一个可选择操作模式。
12.如权利要求11所述的方法,其中所述可选择操作模式包括监视所述多个多路复用处理机之间的合格率差异的第一可选择操作模式。
13.如权利要求12所述的方法,其中所述可选择操作模式包括第二可选择操作模式,该第二可选择操作模式通过增加读取多路复用测试机板上的状态寄存器的测试来修改所述一组测试指令。
14.如权利要求13所述的方法,其中所述可选择操作模式包括将多测试位点映射到相同测试机资源的第三可选择操作模式。
15.如权利要求14所述的方法,其中所述可选择操作模式包括在执行所述一组测试指令时利用多线程的第四可选择操作模式。
16.如权利要求10所述的方法,该方法进一步包括在所述独立控制器的图形用户界面上显示测试结果。
17.如权利要求10所述的方法,该方法进一步包括:通过利用虚拟测试机和多个虚拟多路复用处理机产生所述独立控制器的初始设置参数。
18.一种非暂时性计算机可读存储介质,该计算机可读存储介质用利用多路复用处理机测试单元中的独立控制器的计算机可执行程序编码,该测试单元包括多个多路复用处理机、测试机和独立控制器,该介质包括:
配置部分,该配置部分配置所述多路复用处理机测试单元,使得所述独立控制器操作地位于所述测试机和所述多个处理装置之间;
存储部分,该存储部分在所述独立控制器的储存器中存储一组测试指令;
执行部分,该执行部分通过所述独立控制器的处理器执行该组测试指令;
选择性发送部分,该选择性发送部分选择性地将所执行的测试指令发送到所述测试机;以及
测试部分,该测试部分使用所执行的测试指令单独地测试所述多个多路复用处理机中的每个处理机,
其中所述测试包括可忽略的索引时间。
19.如权利要求18所述的介质,该介质进一步包括:
实现部分,该实现部分在经受测试的器件的测试过程中实现多个可选择操作模式中的一个可选择操作模式。
20.如权利要求19所述的介质,该介质进一步包括:
产生部分,该产生部分通过利用虚拟测试机和多个虚拟多路复用处理机产生所述独立控制器的初始设置参数。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201161447787P | 2011-03-01 | 2011-03-01 | |
US61/447,787 | 2011-03-01 | ||
PCT/US2012/027079 WO2012118880A2 (en) | 2011-03-01 | 2012-02-29 | Method and system for utilizing stand-alone controller in multiplexed handler test cell for indexless tandem semiconductor test |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103890595A true CN103890595A (zh) | 2014-06-25 |
CN103890595B CN103890595B (zh) | 2017-03-22 |
Family
ID=46758472
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280011154.XA Active CN103890595B (zh) | 2011-03-01 | 2012-02-29 | 利用多路复用处理机测试单元中的独立控制器进行无索引串行半导体测试的方法和*** |
Country Status (5)
Country | Link |
---|---|
US (1) | US10422828B2 (zh) |
CN (1) | CN103890595B (zh) |
MY (1) | MY181423A (zh) |
SG (2) | SG10201601368SA (zh) |
WO (1) | WO2012118880A2 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109144036A (zh) * | 2018-10-22 | 2019-01-04 | 江苏艾科半导体有限公司 | 一种基于fpga芯片的机械手模拟测试***及测试方法 |
CN109411380A (zh) * | 2018-09-29 | 2019-03-01 | 杭州广立微电子有限公司 | 一种存储介质及晶圆级集成电路电学参数的测试方法 |
CN109917277A (zh) * | 2019-05-16 | 2019-06-21 | 上海燧原智能科技有限公司 | 虚拟测试方法、装置、设备及存储介质 |
CN116774020A (zh) * | 2023-08-16 | 2023-09-19 | 上海燧原科技有限公司 | 一种芯片测试***、方法、装置和存储介质 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG10201601368SA (en) | 2011-03-01 | 2016-03-30 | Celerint Llc | Method and system for utilizing stand-alone controller in multiplexed handler test cell for indexless tandem semiconductor test |
CN105699890A (zh) * | 2016-03-18 | 2016-06-22 | 上海科世达-华阳汽车电器有限公司 | 一种自动测试平台 |
TWI728161B (zh) | 2016-08-03 | 2021-05-21 | 美商塞雷特有限責任公司 | 在多階段溫度測試期間用於連續測試器操作之方法 |
JP6832654B2 (ja) * | 2016-09-09 | 2021-02-24 | 東京エレクトロン株式会社 | 検査システムの調整方法およびそれに用いる補助エレメント |
DE102017104516B4 (de) * | 2017-03-03 | 2021-06-10 | Turbodynamics Gmbh | Plattenförmiges Verbindungssystem zum Verbinden von zwei Testeinheiten sowie Verbindungseinheit und Testsystem mit jeweils einem solchen plattenförmigen Verbindungssystem |
US11061077B2 (en) * | 2017-03-09 | 2021-07-13 | Keithley Instruments, Llc | Parallel trigger model for test and measurement instruments |
US11143697B2 (en) * | 2017-04-28 | 2021-10-12 | Advantest Corporation | Automated handling of different form factor devices under test in test cell |
TWI796357B (zh) * | 2018-09-04 | 2023-03-21 | 日商愛德萬測試股份有限公司 | 測試室中的不同形狀因子待測設備的自動化搬運 |
CN109375006A (zh) * | 2018-09-30 | 2019-02-22 | 京信通信***(中国)有限公司 | 设备的测试方法、测试***、控制设备及存储介质 |
EP4104173A1 (en) * | 2020-02-13 | 2022-12-21 | Cohu GmbH | Automated test equipment for testing semiconductor devices |
US11815554B2 (en) * | 2021-01-20 | 2023-11-14 | Micron Technology, Inc. | Identifying data valid windows |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3353669A (en) * | 1965-06-30 | 1967-11-21 | Ibm | Electrical component tester with duplexed handlers |
CN1164895A (zh) * | 1995-09-04 | 1997-11-12 | 株式会社爱德万测试 | 半导体器件搬送处理装置 |
CN1185032A (zh) * | 1996-12-10 | 1998-06-17 | 冲电气工业株式会社 | 检查*** |
CN1378258A (zh) * | 2001-04-03 | 2002-11-06 | 华邦电子股份有限公司 | 可扩充频道的半导体多管芯测试***及方法 |
US20030059962A1 (en) * | 2001-05-21 | 2003-03-27 | Udo Hartmann | Method for testing semiconductor chips |
US20050168233A1 (en) * | 2004-01-29 | 2005-08-04 | Howard Roberts | Test system and method for reduced index time |
US20060158211A1 (en) * | 2004-10-21 | 2006-07-20 | Ae-Yong Chung | Test system of semiconductor device having a handler remote control and method of operating the same |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3183591B2 (ja) | 1993-07-02 | 2001-07-09 | 三菱電機株式会社 | 半導体デバイスのテストシステム、半導体デバイスのテスト方法、半導体デバイス挿抜ステーション及びテスト用チャンバ |
US5968193A (en) | 1996-11-15 | 1999-10-19 | Integrated Device Technology, Inc. | Dual site loadboard tester |
DE19702600A1 (de) | 1997-01-24 | 1998-07-30 | Sgs Thomson Microelectronics | Elektrische Analyse integrierter Schaltungen |
JP3344548B2 (ja) | 1997-04-16 | 2002-11-11 | 株式会社アドバンテスト | Ic試験装置 |
US6075358A (en) | 1998-01-09 | 2000-06-13 | Siemens Aktiengesellschaft | Device in a semiconductor manufacturing installation in particular for integrated circuits |
JP3584845B2 (ja) | 2000-03-16 | 2004-11-04 | 日立ハイテク電子エンジニアリング株式会社 | Icデバイスの試験装置及び試験方法 |
SG114493A1 (en) | 2001-07-06 | 2005-09-28 | Jie Wu | A test handling apparatus and method |
US6940271B2 (en) | 2001-08-17 | 2005-09-06 | Nptest, Inc. | Pin electronics interface circuit |
US7027946B2 (en) | 2002-01-30 | 2006-04-11 | Texas Instruments Incorporated | Broadside compare with retest on fail |
US6759842B2 (en) | 2002-04-17 | 2004-07-06 | Eagle Test Systems, Inc. | Interface adapter for automatic test systems |
US6831454B2 (en) | 2003-02-20 | 2004-12-14 | Mirae Corporation | Indexing device in semiconductor device handler and method for operating the same |
US6958617B1 (en) | 2004-01-16 | 2005-10-25 | Unisys Corporation | Electromechanical module, for holding IC-chips in a chip testing system, that synchronizes and translates test signals to the IC-chips |
US7508191B2 (en) | 2004-01-29 | 2009-03-24 | Howard Roberts | Pin electronics implemented system and method for reduced index time |
US7619432B2 (en) | 2004-01-29 | 2009-11-17 | Howard Roberts | Tandem handler system and method for reduced index time |
US7480840B2 (en) * | 2004-10-12 | 2009-01-20 | International Business Machines Corporation | Apparatus, system, and method for facilitating port testing of a multi-port host adapter |
US7196508B2 (en) | 2005-03-22 | 2007-03-27 | Mirae Corporation | Handler for testing semiconductor devices |
US8286169B2 (en) | 2005-06-17 | 2012-10-09 | Intel Corporation | Dynamic scheduling an interval for polling devices based on a current operational power mode in an extensible firmware interface architecture |
US7528622B2 (en) * | 2005-07-06 | 2009-05-05 | Optimal Test Ltd. | Methods for slow test time detection of an integrated circuit during parallel testing |
US7420385B2 (en) | 2005-12-05 | 2008-09-02 | Verigy (Singapore) Pte. Ltd. | System-on-a-chip pipeline tester and method |
US7355387B2 (en) | 2005-12-08 | 2008-04-08 | Micron Technology, Inc. | System and method for testing integrated circuit timing margins |
JP2008014847A (ja) | 2006-07-07 | 2008-01-24 | Matsushita Electric Ind Co Ltd | ハンドラとこのハンドラを使用した半導体デバイスの検査方法 |
JP4275163B2 (ja) | 2006-09-22 | 2009-06-10 | 株式会社アドバンテスト | コネクタ組立体、リセプタクル型コネクタ及びインタフェース装置 |
KR20080099495A (ko) | 2007-05-09 | 2008-11-13 | 삼성전자주식회사 | 파이프라인 테스트 장치 및 방법 |
SG10201601368SA (en) | 2011-03-01 | 2016-03-30 | Celerint Llc | Method and system for utilizing stand-alone controller in multiplexed handler test cell for indexless tandem semiconductor test |
-
2012
- 2012-02-29 SG SG10201601368SA patent/SG10201601368SA/en unknown
- 2012-02-29 US US14/001,727 patent/US10422828B2/en active Active
- 2012-02-29 WO PCT/US2012/027079 patent/WO2012118880A2/en active Application Filing
- 2012-02-29 CN CN201280011154.XA patent/CN103890595B/zh active Active
- 2012-02-29 SG SG2013063078A patent/SG192859A1/en unknown
- 2012-02-29 MY MYPI2013701534A patent/MY181423A/en unknown
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3353669A (en) * | 1965-06-30 | 1967-11-21 | Ibm | Electrical component tester with duplexed handlers |
CN1164895A (zh) * | 1995-09-04 | 1997-11-12 | 株式会社爱德万测试 | 半导体器件搬送处理装置 |
CN1185032A (zh) * | 1996-12-10 | 1998-06-17 | 冲电气工业株式会社 | 检查*** |
CN1378258A (zh) * | 2001-04-03 | 2002-11-06 | 华邦电子股份有限公司 | 可扩充频道的半导体多管芯测试***及方法 |
US20030059962A1 (en) * | 2001-05-21 | 2003-03-27 | Udo Hartmann | Method for testing semiconductor chips |
US20050168233A1 (en) * | 2004-01-29 | 2005-08-04 | Howard Roberts | Test system and method for reduced index time |
US20060158211A1 (en) * | 2004-10-21 | 2006-07-20 | Ae-Yong Chung | Test system of semiconductor device having a handler remote control and method of operating the same |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109411380A (zh) * | 2018-09-29 | 2019-03-01 | 杭州广立微电子有限公司 | 一种存储介质及晶圆级集成电路电学参数的测试方法 |
CN109144036A (zh) * | 2018-10-22 | 2019-01-04 | 江苏艾科半导体有限公司 | 一种基于fpga芯片的机械手模拟测试***及测试方法 |
WO2020083066A1 (zh) * | 2018-10-22 | 2020-04-30 | 江苏艾科半导体有限公司 | 一种基于fpga芯片的机械手模拟测试***及测试方法 |
US11048845B1 (en) | 2018-10-22 | 2021-06-29 | Acetec Semiconductor Co. Ltd. | FPGA chip-based handler simulation test system and a test method |
CN109144036B (zh) * | 2018-10-22 | 2023-11-21 | 江苏艾科半导体有限公司 | 一种基于fpga芯片的机械手模拟测试***及测试方法 |
CN109917277A (zh) * | 2019-05-16 | 2019-06-21 | 上海燧原智能科技有限公司 | 虚拟测试方法、装置、设备及存储介质 |
CN116774020A (zh) * | 2023-08-16 | 2023-09-19 | 上海燧原科技有限公司 | 一种芯片测试***、方法、装置和存储介质 |
CN116774020B (zh) * | 2023-08-16 | 2023-11-14 | 上海燧原科技有限公司 | 一种芯片测试***、方法、装置和存储介质 |
Also Published As
Publication number | Publication date |
---|---|
WO2012118880A3 (en) | 2014-04-24 |
US10422828B2 (en) | 2019-09-24 |
US20140046613A1 (en) | 2014-02-13 |
MY181423A (en) | 2020-12-21 |
WO2012118880A2 (en) | 2012-09-07 |
CN103890595B (zh) | 2017-03-22 |
SG10201601368SA (en) | 2016-03-30 |
SG192859A1 (en) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103890595A (zh) | 利用多路复用处理机测试单元中的独立控制器进行无索引串行半导体测试的方法和*** | |
CN109406916B (zh) | 一种用于半导体存储器老化测试装置的测试平台 | |
CN103336194A (zh) | 一种民航客机机载计算机的通用综合自动测试*** | |
CN105718369A (zh) | 计算机软件测试异常处理***及测试方法 | |
JP3444668B2 (ja) | テスト装置およびテスト方法 | |
US20080320071A1 (en) | Method, apparatus and program product for creating a test framework for testing operating system components in a cluster system | |
CN104781682B (zh) | 在用于半导体测试的本地每引脚测试仪的自动测试设备上伪每站测试仪功能 | |
US7308327B2 (en) | Method of application protocol monitoring for programmable logic controllers | |
CN102662112A (zh) | 一种基于PXI总线、Lab Windows Cvi的飞行器航电设备地面检测*** | |
CN102968377A (zh) | 一种基于虚拟机技术的机载软件***测试通用平台 | |
CN101174159A (zh) | 将时钟频率、电压和电流的组合提供给处理器的方法和*** | |
CN102968371A (zh) | 测试java api单元组件的方法及装置 | |
CN102331961B (zh) | 并行模拟多个处理器的方法及***、调度器 | |
CN100504761C (zh) | 在不同种类的体系结构中映射调试信息的方法 | |
CN102144221A (zh) | 用于自动化测试的紧凑架构 | |
CN100397359C (zh) | 主机板的自动控制测试***及方法 | |
CN102752151B (zh) | 基于柔性测试技术的测控产品管理方法和装置 | |
KR20090036287A (ko) | 통합 제어시스템의 실시간 제어장치 및 방법 | |
CN113608822B (zh) | 一种双层解耦终端模拟器 | |
CN114526925B (zh) | 一种车辆的下线检测方法、装置、电子设备及存储介质 | |
Stuehler | Hardwareߝsoftware tradeoffs in testing | |
Walter et al. | Fourth generation computer systems | |
CN117493173A (zh) | 数字化测试项目管理平台及远程管理*** | |
Figliulo et al. | Experiences with automated system testing and Sleuth | |
CN115543777A (zh) | 面向嵌入式软件的交叉测试框架设计方法及*** |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |