CN103888688A - 一种用于驱动电荷耦合器件的时序发生装置 - Google Patents

Abstract

本发明是一种用于驱动电荷耦合器件的时序发生装置，包括单片机、有源晶体振荡器和现场可编程逻辑门阵列，其中有源晶体振荡器与现场可编程逻辑门阵列输入端连接，为现场可编程逻辑门阵列提供时钟信号；单片机通过数据总线和地址总线对现场可编程逻辑门阵列内部的参数寄存器阵列依次访问，完成装置初始化，为现场可编程逻辑门阵列提供所有需要现场设定的参数；现场可编程逻辑门阵列的输入端与单片机输出端连接，实现现场可编程逻辑门阵列内部参数寄存器阵列与单片机之间的数据交换，现场可编程逻辑门阵列根据内部参数寄存器阵列的参数生成并输出水平、垂直驱动信号、相关双采样及模数转换驱动信号及图像输出时序信号。

Description

一种用于驱动电荷耦合器件的时序发生装置

技术领域

本发明属于微光成像技术领域，涉及一种通用的电子倍增电荷耦合元件驱动时序发生装置，主要应用于电荷耦合器件相机设计时的时序发生过程。

背景技术

电子倍增电荷耦合器件(Electron Multiplying Charge Couple Device，EMCCD)是近十年来在电荷耦合器件(CCD)领域出现的一项新技术，其在硅片上单独集成了数百级电子倍增寄存器，利用相邻两个栅极所形成的高压电场可在信号电子被读出放大器转换为信号电压之前将信号电子放大1000倍以上，从而抑制由于读出放大器和电路噪声所引入的增益后噪声，获得非常高的灵敏度，特别适合于微光成像。相比于传统带像增强器的CCD，其结构和体积大大简化，在某些重量和体积敏感的应用场合具有较大优势。

CCD的时序发生器是整个CCD相机的大脑，它控制着电荷包的产生、收集、转移、读出、量化过程，是相机必不可少的核心部分。目前，针对CCD的驱动时序发生装置主要有两种：CCD专用集成时序发生器和采用可编程逻辑门阵列器件自行设计发生器，前者具有集成度高、速度快、功耗低、相位控制精度高等优点，但其能够提供的驱动源路数较少，往往不能满足某些多驱动路数CCD的应用要求，且应用不灵活，不具有通用性，每次设计不同CCD时需要重新选择驱动时序发生器，设计效率低；采用可编程逻辑门阵列器件产生CCD时序信号的方法非常灵活，可根据实际需要产生较多的驱动源路数，具有较好的通用性和可重复利用性，但由于需要自行设计，对设计人员自身要求较高，具有一定的挑战性。

电子倍增电荷耦合器件是一种特殊的帧转移型电荷耦合元件，相对普通帧转移型CCD多了几百级的电子倍增寄存器，因此时序控制也更为复杂。以型号为CCD201的电荷耦合器件为例，其水平转移驱动需要6路，垂直转移驱动需要8路，需要至少14路驱动信号，而某些多路输出型电荷耦合器件总路数甚至达到了20路以上，现有专用集成式CCD驱动器根本无法满足应用要求。为达到通用性目的，最好的方法是采用可编程逻辑门阵列设计电荷耦合器件驱动时序的方式来解决电荷耦合器件的时序发生器问题。

发明内容

(一)解决的技术问题

针对现有电荷耦合器件专用集成式时序发生器无法满足电荷耦合器件对驱动源数量的要求，以及使用不灵活，缺乏通用性的缺点，发明了一种基于现场可编程逻辑门阵列(FPGA)实现的用于驱动电荷耦合元件的时序发生装置。

(二)技术方案

本发明提供一种用于驱动电荷耦合器件的时序发生装置，主要包括单片机、有源晶体振荡器和现场可编程逻辑门阵列，其中：有源晶体振荡器与现场可编程逻辑门阵列输入端连接，为现场可编程逻辑门阵列提供时钟信号；单片机通过数据总线和地址总线对现场可编程逻辑门阵列内部的参数寄存器阵列依次访问，完成装置初始化，根据实际应用要求为现场可编程逻辑门阵列提供所有需要现场设定的参数；现场可编程逻辑门阵列的输入端与单片机输出端连接，接收单片机输出的现场可编程逻辑门阵列内部各个模块所需要的参数，并根据内部参数寄存器阵列的参数生成并输出水平驱动信号、垂直驱动信号、相关双采样及模数转换驱动信号及图像输出时序信号。

(三)有益效果

本发明旨在解决现有CCD专用集成式时序发生模块无法满足帧转移型电荷耦合元件对驱动源数量的要求，且使用不灵活，缺乏通用性的缺陷，本发明相对于CCD专用集成式时序发生模块来说，具有如下优点：

该装置通过单片机来设置FPGA内部时序发生模块的参数寄存模块，可根据具体的电荷耦合器件对象实现对每路驱动源频率、相位、占空比的灵活定制，具有较好的通用性；

该装置可提供30路以上驱动源，具有较好的通用性和可重复利用性，非常适合作为帧转移型电荷耦合元件或其他多驱动路数的大面阵CCD的时序发生模块产生驱动时序信号。可对每路驱动源的频率、相位、占空比灵活控制，且相位调节分辨率可达到1.85ns，最大驱动频率可达到54MHz，可满足当前各类特殊CCD对时序发生模块的应用要求，比如非常适合作为电子倍增电荷耦合器件和其他多驱动路数的大面阵CCD的时序发生模块产生驱动时序信号。

采用现场可编程逻辑门阵列(FPGA)来实现，具有非常好的可移植性和可重复利用性。

附图说明

图1是本发明用于驱动电荷耦合器件的时序发生装置结构组成框图；

图2是本发明主控制器模块内部的状态机；

图3是电子倍增电荷耦合器件2×2像元合并(BIN)模式输出原理及时序图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明是针对电荷耦合器件(CCD)的实施例，所述电荷耦合器件为面阵电荷耦合器件，本领域技术人员通过本发明下面的实施例，能实现涉及驱动任一面阵电荷耦合器件的时序发生装置，下面仅以驱动CCD相机中电子倍增电荷耦合器件的时序发生装置为例介绍实施例：

如图1示出本发明是用于驱动电子倍增电荷耦合器件(EMCCD)的时序发生装置，该装置主要包括单片机(MCU)、有源晶体振荡器和现场可编程逻辑门阵列(FPGA)，其中：有源晶体振荡器与现场可编程逻辑门阵列输入端连接，为现场可编程逻辑门阵列提供时钟信号；单片机通过数据总线和地址总线对现场可编程逻辑门阵列内部的参数寄存器阵列依次访问，完成装置初始化，根据实际应用要求为现场可编程逻辑门阵列提供所有需要现场设定的参数；现场可编程逻辑门阵列的输入端与单片机输出端连接，接收单片机输出的现场可编程逻辑门阵列内部各个模块所需要的参数，并根据内部参数寄存器阵列的参数生成并输出用以驱动EMCCD相机中的电子倍增电荷耦合器件的水平驱动信号、垂直驱动信号、相关双采样及模数转换驱动信号及图像输出时序信号。

所述现场可编程逻辑门阵列内部包含数据通信接口模块、参数寄存器阵列模块、数字时钟管理器模块、主控制器模块、水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块、图像输出时序发生器模块，其中：通信接口模块的输入端分别与单片机输出端、参数寄存器阵列的数据端、数字时钟管理模块的输出端连接，协助单片机完成对现场可编程逻辑门阵列内部任一寄存器的访问，实现对现场可编程逻辑门阵列输出的每一路驱动信号源的单独配置；数字时钟管理器模块的输入端与有源晶体振荡器的输出端连接，对有源晶体振荡器输入的时钟信号进行倍频、锁相，生成高频时钟信号作为主控制器模块、通信接口模块、水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块和图像输出时序发生器模块的主控时钟信号，控制各个模块之间的时序同步；数字时钟管理器模块的输出端与通信接口模块、主控制器模块、水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块、图像输出时序发生器模块的输入端连接，通信接口模块接收数字时钟管理器模块输出的高频主控时钟信号，对单片机发送过来的数据进行同步译码，并写入参数寄存器阵列内的相应寄存器；主控制器模块、水平驱动信号发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块、图像输出时序发生模块接收数字时钟管理器模块输出的高频主控时钟信号，驱动每一个所述模块产生相应的动作；主控制器模块的输入端与通信接口模块输出端、参数寄存器阵列模块的输出端连接，接收通信接口模块输出的控制信号和参数寄存器阵列输出的参数数据，控制主控制器模块内部状态机的运转，主控制器模块输出用于控制水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块及图像输出时序发生器模块的控制信号；水平驱动发生器模块的输入端与主控制器模块的输出端连接，用于接收水平控制信号，并根据控制信号内容生成并输出水平驱动信号；垂直驱动发生器模块的输入端与主控制器模块的输出端连接，用于接收垂直控制信号，并根据控制信号内容生成并输出垂直驱动信号；相关双采样及模数转换驱动发生器模块的输入端与主控制器模块的输出端连接，用于接收相关双采样及模数转换控制信号，并根据控制信号内容生成并输出相关双采样及模数转换驱动信号；图像输出时序发生器模块的输入端与主控制器模块的输出端连接，用于接收图像时序控制信号，并根据控制信号内容生成并输出图像时序驱动信号。

所述参数寄存器阵列模块包括频率参数寄存器、相位参数寄存器、占空比参数寄存器，在现场可编程逻辑门阵列内部对每一路输出的驱动信号源分别设有频率参数寄存器、相位参数寄存器、占空比参数寄存器，并设有被驱动电子倍增电荷耦合器件的总体参数寄存器包括：总行数参数寄存器、有效行数参数寄存器、总列数参数寄存器、有效列数参数寄存器、曝光时间参数寄存器、同步模式参数寄存器、输出模式参数寄存器，像元合并参数寄存器。

使用单片机对输出的每一路驱动电子倍增电荷耦合器件栅极的驱动信号源进行相应的参数寄存器初始设置，实现对该驱动信号源特性的完整控制。

所述主控制器模块对电子倍增电荷耦合器件成像过程中的快速擦除、曝光、电荷包垂直转移准备、电荷包垂直转移、水平无效电荷清空、电荷包水平转移、电荷包信号放大、电荷包读出的过程设计状态机，控制水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块及图像输出时序发生器模块在电子倍增电荷耦合器件不同工作状态下产生相应的驱动信号。

所述的水平驱动发生器模块在主控制器模块控制下产生一组电荷包水平转移所需要的关系严格的时序，不发生转移时关闭水平驱动发生器模块，降低后级驱动模块功耗，用于提高整个EMCCD相机电子***的可靠性；

所述的垂直驱动发生器模块在主控制器模块控制下产生一组电荷包垂直转移所需要的关系严格的时序，不发生转移时关闭垂直驱动发生器模块，降低后级驱动模块功耗，用于提高整个EMCCD相机电子***的可靠性；

所述相关双采样及模数转换驱动发生器模块在主控制器模块控制下完成对电子倍增电荷耦合器件的前端预处理读出放大电路的模拟信号进行相关双采样处理，消除复位噪声，并控制相关双采样及模数转换驱动发生模块将以模拟信号表示的图像转换为数字图像。

所述图像输出时序发生器模块配合模数转换后生成的数字图像提供时序信号，以便CameraLink接口电路将数字图像传输到该装置外部。

EMCCD相机上电后，首先通过FPGA内部的一个全局复位信号对FPGA内部所有模块进行复位，进入一个初始状态，之后单片机通过数据总线和地址总线对FPGA内部的参数寄存器阵列依次访问，针对实际应用的CCD对象的具体特性对所有相关寄存器进行参数设置，完成该时序发生装置的初始化。

外部有源晶体振荡器为FPGA提供一路27MHz的时钟，进入FPGA后由DCM模块对该时钟信号进行10倍锁相放大，得到一路稳定的270MHz***主频时钟CLK及其反向时钟CLKN；

单片机与FPGA的通信接口模块主要是为单片机与FPGA之间的通信提供一个数据通路，完成单片机与内部硬件模块之间的数据交换，实现方式为：在接口通信模块中对单片机的地址信号、数据读写信号进行实时监测，当FPGA检测到单片机地址信号有效时，立即锁存地址总线上的地址数据，之后当再监测到单片机读写信号有效时，再将数据总线上的数据进行锁存，并将被锁存的地址与FPGA内部参数寄存器阵列模块中所有参数寄存器的地址逐一进行比较，将数据直接写入与锁存地址相同的参数寄存器模块，完成对参数寄存器模块的访问；

如图2示出本发明主控制器模块内部的状态机，主控制器模块是整个时序发生模块的核心部分，根据电子倍增电荷耦合器件的工作过程设计了一个状态机，该状态机共有8个状态，如图2所示，主要根据电子倍增电荷耦合器件的工作过程来划分，每一个状态机所历经的时间主要是通过一个公共的递减计数器来计算，在每个状态下当该递减计数器的值从初始值递减为0时，立即进入下一个状态：

1.空闲状态：空闲状态不做任何动作。当状态机接收到现场可编程逻辑门阵列的内部复位信号或上一帧图像转移完毕后立即进入空闲状态，并立即设置下一个状态快速檫除状态的历经时间(即设置公共的递减计数器初始值)，等待公共计数器递减为0，一旦为0便发出EMCCD相机的内同步拍摄指令，或在外同步状态下接收外同步拍摄指令，一旦接收到指令，立即进入下一个状态；

2.快速擦除状态：快速擦除是在电子倍增电荷耦合器件进行曝光之前将CCD成像区以及存储区的噪声电荷转移到泻荷沟道，清空所有势阱的无效电荷，避免这些电荷对有效光生电荷产生影响，减小噪声电子。主控制器模块在空闲状态下一旦接收到拍摄指令，立即进入快速檫除状态，首先设置下一状态曝光状态的历经时间，之后便输出8位状态码到水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块和图像输出时序发生器模块，各个模块根据当前状态机状态产生相应的驱动信号；当公共计数器递减为0，便进入下一个状态；

3.曝光状态：曝光状态下电子倍增电荷耦合器件收集由光电效应产生的有效信号电子，并将相邻像素势阱内的电荷包采用势垒隔离开；主控制器模块在快速檫除状态的公共计数器递减为0后立即进入曝光状态，首先设置下一状态转移准备状态的历经时间，之后便输出8位状态码到水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块和图像输出时序发生器模块，各个模块根据当前状态机状态产生相应的驱动信号；当公共计数器递减为0，便进入下一个状态。

4.转移准备状态：当曝光结束后，需要等待一段时间，以留出足够的时间使光生电子流入离其最近的势阱内，避免有效电荷没有完全落入势阱而造成的图像模糊和转移效率下降；主控制器模块在曝光状态的公共计数器递减为0后立即进入转移准备状态，首先设置下一状态垂直转移状态的历经时间，之后便输出8位状态码到水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块和图像输出时序发生器模块，各个模块根据当前状态机状态产生相应的驱动信号；当公共计数器递减为0，便进入下一个状态；

5.垂直转移状态：该状态下需将光敏区产生的信号电子图像迅速转移到存储区，电子倍增电荷耦合器件的存储区与光敏区规模一致且具有遮光膜，可防止杂散光子对有效电子图像的干扰；主控制器模块在转移准备状态的公共计数器递减为0后立即进入垂直转移状态，首先设置下一状态水平清空状态的历经时间，之后便输出8位状态码到水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块和图像输出时序发生器模块，各个模块根据当前状态机状态产生相应的驱动信号；当公共计数器递减为0，便进入下一个状态；

6.水平清空状态：水平清空状态将在垂直转移时落入水平转移寄存模块内部的噪声电子转移干净，避免在转移第一行信号电荷时混入有效电荷包内，造成第一行噪声增大的现象；主控制器模块在垂直转移状态的公共计数器递减为0后立即进入水平清空状态，首先设置下一状态行转移状态的历经时间，之后便输出8位状态码到水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块和图像输出时序发生器模块，各个模块根据当前状态机状态产生相应的驱动信号；当公共计数器递减为0，便进入下一个状态；

7.行转移状态：行转移状态将临近水平转移寄存模块的一行电荷包转移到水平转移寄存模块中，以便进行信号电荷包的水平串行转移；主控制器模块在水平清空状态的公共计数器递减为0后立即进入行转移状态，首先设置下一状态水平转移状态的历经时间，之后便输出8位状态码到水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块和图像输出时序发生器模块，各个模块根据当前状态机状态产生相应的驱动信号；当公共计数器递减为0，便进入下一个状态；

8.水平转移状态：当完成行转移后，水平转移寄存模块中已存在一行有效的信号电荷，此时需将这些电荷逐个依次转移到电子倍增寄存模块完成信号电荷放大，再转移到读出放大模块中，完成信号电荷到信号电压的转换。主控制器模块在行转移状态的公共计数器递减为0后立即进入水平转移状态，首先判断当前行是否是CCD的最后一行，若是下一状态设置为空闲状态，否则下一状态设置为行转移状态，之后便设置下一状态的历经时间，之后便输出8位状态码到水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块和图像输出时序发生器模块，各个模块根据当前状态机状态产生相应的驱动信号；当公共计数器递减为0，便进入下一个状态；

以上8个状态是顺序进行的，一旦进入快速擦除状态，将会顺序经历所有8个状态直到将所有的电荷包全部转移出CCD，每一个状态所历经的时间都是根据各个参数寄存模块值估算出来写入公共计数器的，一旦经历完所在状态的时间，立即进入下一个状态，完成下一步操作。

水平驱动发生器模块根据主控制器模块状态机输出的8位状态码来判断电子倍增电荷耦合器件当前所处的状态，进而产生一组以像素为转移单位的水平转移驱动信号：在上述5，6，8状态下，根据每一路驱动信号源自身的参数寄存模块配置来产生方波脉冲信号，以控制信号电荷包的水平转移；在其他状态下，根据实际情况或置高，或拉低，不产生方波脉冲信号，以降低***功耗；

垂直驱动发生器模块根据主控制器模块状态机输出的8位状态码来判断电子倍增电荷耦合器件当前所处的状态，产生一组以行为转移单位的垂直转移驱动信号：在上述5，7状态下，根据每一路驱动信号源的参数寄存模块配置来产生方波脉冲信号，以控制信号电荷包的垂直转移；在其他状态下，根据实际情况或置高，或拉低，不产生方波脉冲信号，以降低***功耗；

相关双采样及模数转换驱动发生器模块根据主控制器模块状态机输出的8位状态码来判断电子倍增电荷耦合器件当前所处的状态，产生一组以像素为单位的驱动信号：为后续的CCD预处理电路提供相应的相关双采样脉冲信号和模数转换启动信号，将模拟电压信号转换为数字信号；

图像输出时序发生器模块根据主控制器模块状态机输出的8位状态码来判断电子倍增电荷耦合器件当前所处的状态，并输出帧有效信号FVAL，行有效信号LVAL，像素有效信号PVALID，为经过模数转换后的数字图像添加相应的数据格式，以便后续的CameraLink接口电路将数字图像传输到EMCCD相机以外。

为实现EMCCD相机的2×2像元合并(BIN)模式输出，采用了如图3所示电子倍增电荷耦合器件像元合并模式输出原理及时序图的方法。当像元合并输出模式被激活时，首先读出像元合并寄存模块中的数值2，图3(a)为垂直像素合并示意图，其中a，b为电子倍增电荷耦合器件中倒数第二行相邻两列的电荷包，c，d为电子倍增电荷耦合器件中倒数第一行相邻两列的电荷包，SG为水平求和栅极，箭头表示电荷包的转移方向；图3(b)为水平像素合并示意图，箭头表示电荷包转移方向；图3(c)为2×2像元合并的时序过程，S1，S2为行时钟转移栅极，R1，R2和R3为水平时钟转移栅极，SG为水平求和栅极，RST为复位栅极，分为三个时序阶段：曝光、垂直方向像元合并、水平方向像元合并。在垂直方向像元合并状态下，对应于图3(a)和图3(c)的垂直方向像元合并阶段，首先连续发送两个垂直转移脉冲到行时钟转移栅极S1和S2，将电子倍增电荷耦合器件上倒数两行的像素a，b，c，d合并到对应的水平转移寄存器中形成a+c，b+d两个合并像元，完成垂直方向的像元合并操作；之后再进行水平转移，对应于图3(b)和图3(c)的水平方向像元合并阶段，首先对R1，R2，R3水平驱动栅极发送连续驱动脉冲信号，驱动像元依次进入求和栅极，而求和栅极SG每间隔2个像素时钟发送一次高脉冲进行一次求和操作，复位栅极RST每隔2个像素时钟发送一次高脉冲复位CCD读出放大器，从而完成水平方向的像元合并操作。

以上所述，仅为本发明中的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人在本发明所揭露的技术范围内，可理解想到的变换或替换，都应涵盖在本发明的包含范围之内，因此，本发明的保护范围应该以权利要求书的保护范围为准。

Claims (9)

1.一种用于驱动电荷耦合器件的时序发生装置，其特征在于：主要包括单片机、有源晶体振荡器和现场可编程逻辑门阵列，其中：

有源晶体振荡器与现场可编程逻辑门阵列输入端连接，为现场可编程逻辑门阵列提供时钟信号；

单片机通过数据总线和地址总线对现场可编程逻辑门阵列内部的参数寄存器阵列依次访问，完成装置初始化，根据实际应用要求为现场可编程逻辑门阵列提供所有需要现场设定的参数；

现场可编程逻辑门阵列的输入端与单片机输出端连接，接收单片机输出的现场可编程逻辑门阵列内部各个模块所需要的参数，并根据内部参数寄存器阵列的参数生成并输出水平驱动信号、垂直驱动信号、相关双采样及模数转换驱动信号及图像输出时序信号。

2.根据权利要求1所述用于驱动电荷耦合器件的时序发生装置，其特征在于：现场可编程逻辑门阵列内部包含数据通信接口模块、参数寄存器阵列模块、数字时钟管理器模块、主控制器模块、水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块、图像输出时序发生器模块，其中：

通信接口模块的输入端分别与单片机输出端、参数寄存器阵列的数据端、数字时钟管理模块的输出端连接，协助单片机完成对现场可编程逻辑门阵列内部任一寄存器的访问，实现对现场可编程逻辑门阵列输出的每一路驱动信号源的单独配置；

数字时钟管理器模块的输入端与有源晶体振荡器的输出端连接，对有源晶体振荡器输入的时钟信号进行倍频、锁相，生成高频时钟信号作为主控制器模块、通信接口模块、水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块和图像输出时序发生器模块的主控时钟信号，控制各个模块之间的时序同步；

数字时钟管理器模块的输出端与通信接口模块、主控制器模块、水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块、图像输出时序发生器模块的输入端连接，通信接口模块接收数字时钟管理器模块输出的高频主控时钟信号，对单片机发送过来的数据进行同步译码，并写入参数寄存器阵列内的相应寄存器；主控制器模块、水平驱动信号发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块、图像输出时序发生模块接收数字时钟管理器模块输出的高频主控时钟信号，驱动每一个所述模块产生相应的动作；

主控制器模块的输入端与通信接口模块输出端、参数寄存器阵列模块的输出端连接，接收通信接口模块输出的控制信号和参数寄存器阵列输出的参数数据，控制主控制器模块内部状态机的运转，主控制器模块输出用于控制水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块及图像输出时序发生器模块的控制信号；

水平驱动发生器模块的输入端与主控制器模块的输出端连接，用于接收水平控制信号，并根据控制信号内容生成并输出水平驱动信号；

垂直驱动发生器模块的输入端与主控制器模块的输出端连接，用于接收垂直控制信号，并根据控制信号内容生成并输出垂直驱动信号；

相关双采样及模数转换驱动发生器模块的输入端与主控制器模块的输出端连接，用于接收相关双采样及模数转换控制信号，并根据控制信号内容生成并输出相关双采样及模数转换驱动信号；

图像输出时序发生器模块的输入端与主控制器模块的输出端连接，用于接收图像时序控制信号，并根据控制信号内容生成并输出图像时序驱动信号。

3.根据权利要求2所述用于驱动电荷耦合器件的时序发生装置，其特征在于：参数寄存器阵列模块包括频率参数寄存器、相位参数寄存器、占空比参数寄存器，在现场可编程逻辑门阵列内部对每一路输出的驱动信号源分别设有频率参数寄存器、相位参数寄存器、占空比参数寄存器，并设有被驱动电荷耦合器件的总体参数寄存器包括：总行数参数寄存器、有效行数参数寄存器、总列数参数寄存器、有效列数参数寄存器、曝光时间参数寄存器、同步模式参数寄存器、输出模式参数寄存器，像元合并参数寄存器。

4.根据权利要求3所述用于驱动电荷耦合器件的时序发生装置，其特征在于：使用单片机对输出的每一路驱动电荷耦合器件栅极的驱动信号源进行相应的参数寄存器初始设置，实现对该驱动信号源特性的完整控制。

5.根据权利要求2所述用于驱动电荷耦合器件的时序发生装置，其特征在于：主控制器模块对电荷耦合器件成像过程中的快速擦除、曝光、电荷包垂直转移准备、电荷包垂直转移、水平无效电荷清空、电荷包水平转移、电荷包信号放大、电荷包读出的过程设计状态机，控制水平驱动发生器模块、垂直驱动发生器模块、相关双采样及模数转换驱动发生器模块及图像输出时序发生器模块在电荷耦合器件不同工作状态下产生相应的驱动信号。

6.根据权利要求2所述用于驱动电荷耦合器件的时序发生装置，其特征在于：水平驱动发生器模块在主控制器模块控制下产生一组电荷包水平转移所需要的时序，不发生转移时关闭水平驱动发生器模块。

7.根据权利要求2所述用于驱动电荷耦合器件的时序发生装置，其特征在于：垂直驱动发生器模块在主控制器模块控制下产生一组电荷包垂直转移所需要的时序，不发生转移时关闭垂直驱动发生器模块。

8.根据权利要求2所述用于驱动电荷耦合器件的时序发生装置，其特征在于：相关双采样及模数转换驱动发生器模块在主控制器模块控制下完成对电荷耦合器件的前端预处理读出放大电路的模拟信号进行相关双采样处理，消除复位噪声，并控制相关双采样及模数转换驱动发生模块将以模拟信号表示的图像转换为数字图像。

9.根据权利要求2所述用于驱动电荷耦合器件的时序发生装置，其特征在于：图像输出时序发生器模块配合模数转换后生成的数字图像提供时序信号，以便CameraLink接口电路将数字图像传输到该装置外部。

Images