CN103888148B

CN103888148B - 一种动态阈值比特翻转的ldpc码硬判决译码方法

Info

Publication number: CN103888148B
Application number: CN201410105530.2A
Authority: CN
Inventors: 高美洲; 李峰; 张洪柳; 刘大铕
Original assignee: Shandong Sinochip Semiconductors Co Ltd
Current assignee: Shandong Sinochip Semiconductors Co Ltd
Priority date: 2014-03-20
Filing date: 2014-03-20
Publication date: 2016-10-26
Anticipated expiration: 2034-03-20
Also published as: CN103888148A; WO2015139160A1

Abstract

本发明公开了一种动态阈值比特翻转的LDPC码硬判决译码方法，确定一个初始的翻转阈值T，采用动态阈值，也就是动态的翻转阈值，将翻转阈值变为动态阈值可以减少误翻转的概率，也减少了解码的迭代次数，使LDPC码的比特翻转译码更高效；同时也提高了LDPC码的纠错能力，本发明比标准的比特翻转法的纠错能力有所增强。

Description

一种动态阈值比特翻转的LDPC码硬判决译码方法

技术领域

本发明涉及一种LDPC(Low Density Parity Check，低密度奇偶校验码)硬判决译码器的比特翻转构造方法。

背景技术

在各种需要进行信号传输的应用中，常会采用纠错码(ECC，Error CorrectingCode)，能使信号传输错误时，在接收端得以更正错误而获得正确的信号。

纠错码可以应用于许多***中，在通信***中，信号传输时可能会受到信道效应及信道噪声的干扰，从而造成闪存存储装置中所存储的数据已经不正确。闪存存储装置中所存储的数据是经过纠错码装置编码后的数据，对于闪存存储控制装置来说，纠错码是必需的一个功能单元。

随着存储器的工艺越来越先进，存储器单元体积越来越小，并且存储单元所存储的数据也逐渐在增加，造成闪存存储器在读取过程中产生的错误概率不断升高。因此，闪存存储器控制装置的纠错码纠错能力是决定存储控制器装置是否合格的重要因素。然而，在闪存存储控制装置中采用较强的纠错码需要较高的运算量及较长运算时间，从而增加闪存存储器控制装置的应用受到很大的限制。

LDPC码是Robert Gallager于1962年在博士论文中提出的一种具有稀疏校验矩阵的分组纠错码。几乎适用于所有的信道，它的性能逼近香农限，且描述和实现简单，译码简单且可实行并行操作，适合硬件实现。

LDPC码具有巨大的应用潜力，在深空通信、光纤通信、卫星通信、卫星数字视频、数字水印、磁/光/全息存储、移动和固定无线通信、电缆调制/解调和数字用户中得到广泛应用。

根据闪存存储装置的工艺越来越先进，闪存存储器控制装置中的纠错码的纠错能力也需要增强。在目前闪存存储器控制装置中，主要的纠错码是BCH码，随着错误概率的增高，BCH码的对空间要求及运算能力也逐渐增高；随着闪存存储工艺的提高，BCH码的纠错能力已经逐渐不适合闪存工艺的发展，所以需要纠错能力更强的纠错码。选择LDPC码来代替BCH码是比较恰当的。

LDPC码的硬判决译码器中比特翻转门限阈值T的设定，对LDPC码的硬判决译码起着至关重要的作用，它影响着LDPC码的纠错能力、以及它的译码速率。

如果比特翻转门限阈值T设定的过大会增加译码的迭代次数，从而影响译码速率。

如果比特翻转门限阈值T设定的过小会造成误翻转这样就增加译码的迭代次数，从而影响译码速率。

对于非规则的校验矩阵来说，选取固定的比特翻转门限阈值T，那样会造成很大误翻转概率从而大大增加了译码的迭代次数，在严重的情况下导致译码失败。

当序列Z中码元的错误率达到一定值，使用固定的比特翻转门限阈值T进行译码，无论译码器迭代次数多大都不会成功进行译码。

发明内容

基于动态阈值，本发明的目的在于提供一种动态阈值比特翻转的LDPC码硬判决译码方法，提高译码速率和纠错能力。

本发明采用以下技术方案：

一种动态阈值比特翻转的LDPC码硬判决译码方法，确定一个初始的翻转阈值T，包括以下步骤：

1)读取码字序列，根据码字序列计算校正子；

2)判断校正子是否为零，若为零，则停止迭代，输出码字序列；否则进入步骤3)；

3)对码字序列中每一码字的每一个码元比特，计算该码元比特参与的不满足校验方程的个数；

4)计算翻转阈值：随着迭代次数的增多，翻转阈值T递减，得到当前的翻转阈值；

5)如果不满足的校验方程的个数大于当前翻转阈值，相应的码元比特进行翻转，并计算翻转后对应的码字序列的校正子；

6)重复步骤1)、2)、3)、4)和5)，直至译码成功，或者达到最大迭代次数时，输出译码失败。

上述动态阈值比特翻转的LDPC码硬判决译码方法，当前的翻转阈值T：

T＝j(b-c·d)/a；

式中：d表示当前为第几次迭代，j为码元比特所对应的当前列列重，a、b、c为经验正常数。

上述动态阈值比特翻转的LDPC码硬判决译码方法，确定一个初始的翻转阈值T，迭代中翻转的步骤如下：

a)根据硬判决序列Z＝[z₀，z₁，…，z_N-1]计算校正子S＝[s₀，s₁，…，s_M-1]：

s_{m} = Σ_{n = 0}^{N - 1} H_{m n} {z_{n}}^{T} \mod 2, m = 0, 1, ..., M - 1;

其中H_mn检验矩阵，如果校正子S＝0，停止迭代，输出硬判决序列Z并显示译码成功，否则进入b)；

b)对每一个码元比特z_n，计算其参与的不满足的校验方程的个数f_n：

f_{n} = Σ_{m = 0}^{M - 1} s_{m} H_{m n}, n = 0, 1, ..., N - 1

如果f_n＞T，则翻转z_n，得到新的硬判决序列Z；

c)重复a)和b)直至译码成功，或者达到最大迭代次数并显示译码失败；

硬判决序列为步骤5)翻转后得到的码字序列；

其中M表示检验矩阵的行数，N表示检验矩阵的列数。

依据本发明，采用动态阈值，也就是动态的翻转阈值，将翻转阈值变为动态阈值可以减少误翻转的概率，也减少了解码的迭代次数，使LDPC码的比特翻转译码更高效；同时也提高了LDPC码的纠错能力，本发明比标准的比特翻转法的纠错能力有所增强。

附图说明

图1为闪存存储器存储控制装置的原理框图。

图2为LDPC码元比特翻转译码流程图。

具体实施方式

LDPC码是线性分组码的一种，它具有线性分组码所有的特性。LDPC码可以分为规则(regular-LDPC)和非规则(irregular-LDPC)两大类假设校验矩阵H₀为m×n阶矩阵，规则LDPC码可以记做(n，j，k)，其中n为码长，j为校验矩阵每列的重量(即列中1的个数，简称列重(column weight)，k为校验矩阵每行的重量(即行中1的个数，简称行重(row weight))，且一般有j>2，k>j而非规则LDPC码的校验矩阵每行每列的1的个数是不完全相同的。

LDPC码的迭代译码方法大致可分为两种：一种是硬判决方法，一种是软判决方法。硬判决比特翻转方法在迭代过程中传递的是二进制硬信息，而软判决方法在迭代过程中传递的是与概率相关的实数软信息。硬判决方法操作简单，易于硬件实现，但是纠错性能一般；软判决方法性能较好，但实现复杂度较高。本方案主要针对硬判决译码器进行改进并提高其纠错能能力。LDPC码的硬判决比特翻转译码方法的具体过程如下介绍。

比特翻转方法在每轮迭代中，首先根据上一轮的硬判决序列计算校正子的值。如果所有的校正子均为0，则停止迭代，并显示译码成功，否则计算每一个比特参与的校正子为1的校验方程的个数，将参与不满足校验方程个数大于某个预先设定门限阈值T的比特翻转，得到一个新的硬判决序列，然后进入下一轮迭代，直至译码成功或者达到最大迭代次数并显示译码失败。适当地选择门限阈值T的大小，可达到最佳的译码性能。

硬判决序列是译码器接收的需要译码的序列经过比特翻转方法翻转之后的序列。

图1为闪存存储控制器装置的一个实施例简化后的功能框图。闪存存储控制器中包含LDPC码解码器。闪存存储控制器主要负责数据的读写和数据的存储及其它功能。

闪存存储控制器从主机获得数据经过LDPC码解码器进行编码运算而产生的数据存储到闪存存储器中。如果主机想要获得闪存存储器中的数据需要闪存存储控制器来从闪存存储器中读取出来，经过LDPC码解码器进行解码运算而产生数据输入给主机。

图2为动态阈值(文中动态阈值、翻转阈值、动态翻转阈值以及比特翻转门限阈值表示同一个阈值在不同使用环境下的名称，本领域的技术人员容易理解)比特翻转的LDPC码译码方法流程图。通过闪存存储控制器从闪存存储器获得码字序列，LDPC码译码器读取该码字序列。从图2可知LDPC码的整个译码过程。确定一个初始的翻转阈值T，从而它的过程如下：

(1)读取码字序列后，根据码字序列计算校正子；

(2)判断校正子S是否为零，如果为零则停止迭代，输出码字序列并显示译码成功，否则进入(3)；

(3)对每一个码字序列中的每一个码字的每一个码元比特，计算其参与的不满足的校验方程的个数；

(4)采用递减的方式确定新的翻转阈值；

(5)如果不满足的校验方程个数大于新的翻转阈值，相应的码字进行翻转；

(6)重复(1)、(2)、(3)、(4)和(5)直至译码成功，或者达到最大迭代次数并显示译码失败。

码元：在数字通信中常常用时间间隔相同的符号来表示一个二进制数字，这样的时间间隔内的信号称为(二进制)码元。而这个间隔被称为码元长度。而码字(code word)则是由若干码元组成的。

关于所使用术语为本领域的常用术语，对其不进行详细解释，如校正子，按照通信原理的一般解释即可，即线性分组(n，k)码的伴随式，如果该码的纠错能力为t，那么重量小于或者等于t的所有错误模式都有唯一的校正子(伴随式)与之对应。

关于翻转阈值，采用给定的算式进行递减，计算量比较小，但代表性不好，不能有效代表译码的当前状况。

在LDPC码的比特翻转译码的方法基础上，提出的一种动态阈值比特翻转的LDPC码译码方法。原理在于，LDPC码在进行比特翻转译码时，它的翻转阈值是个固定值，在译码过程中容易造成错误的翻转，从而增加了译码器的迭代次数使译码时间过长。为了更有效的利用LDPC码的比特翻转译码，本案提出了一种动态阈值比特翻转的LDPC码的硬判决译码方法。具体流程如图2所示。

本方案提出的一种动态阈值比特翻转的LDPC码的硬判决译码方法可以有效的避免上述的问题。本专利的译码方法可减少译码的迭代次数，从而增加了译码速率；也可以提高纠错能力，能纠出序列Z中更多的错误。

动态阈值的公式：T＝j(b-c·d)/a。其中T为阈值，d为第几次迭代，j为列重，a、b、c为经验正常数(常数与闪存存储器的工艺及需要纠的错误有关)。

其中a、b、c为经验常数，为常量，在公式中不影响动态阈值“动态”特性，且如初始阈值即可认为是常规条件下的固定阈值，本领域的技术人员据此确定的固定阈值，通过与列重和迭代次数的相关性得到与迭代次数和列重直接相关的动态阈值，因而能够有效地降低计算量，提高译码效率。由于经验常熟对“动态”没有影响，因此，在此不再赘述。

动态阈值T与校验矩阵的列重j、译码器是第几次迭代的次数、经验常数息息相关。校验矩阵的列重是动态阈值的极限值，译码器迭代次数越大动态阈值T变化空间越小，经验常数由闪存存储器工艺与序列Z需要纠正的错误决定。每一次译码器的迭代，序列Z中的码元会根据每个码元的动态阈值进行判断来决定是否进行翻转，每次进行多个码元进行翻转。

校正子是校验矩阵H_mn与序列Z转置乘积的结果见下式s_m。

比特翻转方法具体步骤如下：

(a)根据硬判决序列Z＝[z₀，z₁，…，z_N-1]计算校正子S＝[s₀，s₁，…，s_M-1]：

s_{m} = Σ_{n = 0}^{N - 1} H_{m n} {z_{n}}^{T} \mod 2, m = 0, 1, ..., M - 1

其中H_mn检验矩阵，如果校正子S＝0，停止迭代，输出硬判决序列Z并显示译码成功，否则进入(b)。

(b)对每一个码元比特z_n，计算其参与的不满足的校验方程的个数f_n：

f_{n} = Σ_{m = 0}^{M - 1} s_{m} H_{m n}, n = 0, 1, ..., N - 1

如果f_n＞T，则翻转z_n，得到新的硬判决序列Z。

(c)重复(a)和(b)直至译码成功，或者达到最大迭代次数并显示译码失败；

其中M表示检验矩阵的行数，N表示检验矩阵的列数。

可以看出，比特翻转方法是简单的硬判决方法，仅需要逻辑运算，实现非常简单。

Claims

1.一种动态阈值比特翻转的LDPC码硬判决译码方法，确定一个初始的翻转阈值T，其特征在于，包括以下步骤：

1）读取码字序列，根据码字序列计算校正子；

2）判断校正子是否为零，若为零，则停止迭代，输出码字序列；否则进入步骤3）；

3）对码字序列中每一码字的每一个码元比特，计算该码元比特参与的不满足校验方程的个数；

4）计算翻转阈值：随着迭代次数的增多，翻转阈值T递减，得到当前的翻转阈值；

5）如果不满足的校验方程的个数大于当前翻转阈值，相应的码元比特进行翻转，并计算翻转后对应的码字序列的校正子；

6）重复步骤1）、2）、3）、4）和5），直至译码成功，或者达到最大迭代次数时，输出译码失败。

2.根据权利要求1所述的动态阈值比特翻转的LDPC码硬判决译码方法，其特征在于，当前的翻转阈值T：

；

3.根据权利要求1或2所述的动态阈值比特翻转的LDPC码硬判决译码方法，确定一个初始的翻转阈值T，其特征在于，迭代中翻转的步骤如下：

a）根据硬判决序列计算校正子：

；

其中检验矩阵，如果校正子，停止迭代，输出硬判决序列Z并显示译码成功，否则进入b）；

b）对每一个码元比特，计算其参与的不满足的校验方程的个数：

如果，则翻转，得到新的硬判决序列Z；

c）重复a）和b）直至译码成功，或者达到最大迭代次数并显示译码失败；

硬判决序列为步骤5）翻转后得到的码字序列；

其中M表示检验矩阵的行数，N表示检验矩阵的列数。