CN103884949B - 削减板级物理测试点的测试方法 - Google Patents

削减板级物理测试点的测试方法 Download PDF

Info

Publication number
CN103884949B
CN103884949B CN201410152611.8A CN201410152611A CN103884949B CN 103884949 B CN103884949 B CN 103884949B CN 201410152611 A CN201410152611 A CN 201410152611A CN 103884949 B CN103884949 B CN 103884949B
Authority
CN
China
Prior art keywords
testing
physical
test
circuit board
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410152611.8A
Other languages
English (en)
Other versions
CN103884949A (zh
Inventor
赵�怡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Centec Communications Co Ltd
Original Assignee
Centec Networks Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Centec Networks Suzhou Co Ltd filed Critical Centec Networks Suzhou Co Ltd
Priority to CN201410152611.8A priority Critical patent/CN103884949B/zh
Priority claimed from CN201010587165.5A external-priority patent/CN102540046B/zh
Publication of CN103884949A publication Critical patent/CN103884949A/zh
Application granted granted Critical
Publication of CN103884949B publication Critical patent/CN103884949B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明揭示了一种削减板级物理测试点的测试方法，其包括如下步骤：提供待测电路板，所述待测电路板上安装有若干电子元器件及对应的若干物理测试点；若干电子元器件包括分别通过两个电容而相互连接的两个边界扫描器件；对待测电路板上的物理测试点进行筛选，筛选出可以被削减的上述电子元器件中以差分线相连的电容与边界扫描器件之间的物理测试点；运用在线测试对未被削减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被削减的物理测试点进行测试。通过对待测电路板上部分物理测试点进行优化和削减，把这部分削减的物理测试点所能测到的电路通过成本较低的边界扫描测试来完成，从而降低整个测试成本和时间。

Description

削减板级物理测试点的测试方法
本申请为申请号201010587165.5、申请日2010年12月14日、发明名称“削减板级物理测试点的测试方法”的分案申请
技术领域
本发明涉及一种削减板级物理测试点的测试方法，属于集成电路板级生产测试领域。
背景技术
在线测试(In-Circuit Test，ICT)被广泛应用于电子制造企业，它的作用主要是通过夹具，以PCB上的测试点为接口，对PCB上的电子元器件进行电气测试，以诊断电子元器件是否完好。
边界扫描测试(Boundary Scan Test)是另一种测试方法，其定义了TAP(Test Access Port，测试访问端口)的5个管脚：TDI(Test Data Input，测试数据输入)、TDO(Test Data Output，测试数据输出)、TCK(测试时钟)、TMS(测试模式选择)及TRST(测试复位，可选)，其中，TMS用来加载控制信息；另外，边界扫描测试还定义了TAP控制器所支持的几种测试模式，主要有外测试(EXTEST)、运行测试(RUNTEST)及内测试(INTEST)。使用时，将多个扫描器件的扫描链通过它们的TAP连在一起，就能够形成一个连续的边界寄存器链，在TDI加载测试信号就可以控制和测试所有相连的管脚。边界扫描测试的虚拟引脚能够代替ICT夹具对器件每个管脚的物理接触。
由于传统的在线测试要求每一个电路节点至少有一个测试点，随着电路规模越来越大，所需的测试点越来越多，所以对应夹具制作复杂度也越来越高，测试时间越来越长，测试成本越来越高。
因此，有必要对现有的测试方法进行改良，提供一种兼具效率与成本的测试方法。
发明内容
本发明所要解决的技术问题在于提供一种测试成本低、测试时间短的削减板级物理测试点的测试方法。
为解决上述技术问题，本发明采用如下技术方案：一种削减板级物理测试点的测试方法，其特征在于，该方法包括如下步骤：
S1，提供待测电路板，所述待测电路板上安装有若干电子元器件及对应的若干物理测试点；若干电子元器件包括分别通过两个电容而相互连接的两个边界扫描器件；
S2，对待测电路板上的物理测试点进行筛选，筛选出可以被削减的上述电子元器件中以差分线相连的电容与边界扫描器件之间的物理测试点；
S3，运用在线测试对未被削减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被削减的物理测试点进行测试。
相较于现有技术，本发明通过对待测电路板上部分物理测试点进行优化和削减，把这部分削减的物理测试点所能测到的电路通过成本较低的边界扫描测试来完成，从而降低整个测试成本和时间。
附图说明
图1是本发明测试方法中可以被削减的物理测试点，其中，边界扫描器件-电容-边界扫描器件间(以差分线相连)的测试点都可以被削减。
具体实施方式
利用本发明测试方法检测的待测电路板(未图示)上安装有若干电子元器件，例如边界扫描器件、存储器器件、电阻及电容等，并在待测电路板上形成若干对应该等电子元器件的物理测试点。这些电子元器件通过待测电路板上的导电路径(参图1中的连接线)对应连接在一起，使电路板具有特定的功能。
本发明削减板级物理测试点的测试方法，包括如下步骤：
S1，提供待测电路板，所述待测电路板上安装有若干电子元器件及物理测试点；
S2，对待测电路板上的物理测试点进行筛选，以挑出若干可以被削减的物理测试点；
S3，运用在线测试对未被削减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被削减的物理测试点进行测试。
请参图1所示，本发明削减板级物理测试点的测试方法中可以被削减的物理测试点用TPR表示，具体说明如下。
上述若干电子元器件包括待测电路板(未图示)上安装的两个边界扫描器件(分别为BSD1及BSD2)及位于这两个边界扫描器件(BSD1、BSD2)之间的两个电容(分别为C1及C2)，其中，以差分线相连的电容(C1、C2)与边界扫描器件(BSD1、BSD2)之间的物理测试点均可以被削减，即，以差分线相连的边界扫描器件(BSD1)-电容(C1、C2)-边界扫描器件(BSD2)间的物理测试点都可以被削减。把这部分物理测试点所能测到的电路通过成本较低的边界扫描测试来完成。
相较于现有技术，本发明通过在线测试对待测电路板上电子元器件进行测试，另外，对待测电路板上部分物理测试点进行优化和削减，把这部分削减的物理测试点所能测到的电路通过成本较低的边界扫描测试来完成，从而降低整个测试成本和时间。
综上所述，以上仅为本发明的较佳实施例而已，不应以此限制本发明的范围，即凡是依本发明权利要求书及发明说明书内容所作的简单的等效变化与修饰，皆应仍属本发明专利涵盖的范围内。

Claims (1)

1.一种削减板级物理测试点的测试方法，其特征在于，该方法包括如下步骤：
S1，提供待测电路板，所述待测电路板上安装有若干电子元器件及对应的若干物理测试点；若干电子元器件包括分别通过两个电容而相互连接的两个边界扫描器件；
S2，对待测电路板上的物理测试点进行筛选，筛选出可以被削减的上述电子元器件中以差分线相连的电容与边界扫描器件之间的物理测试点；
S3，运用在线测试对未被削减的物理测试点进行测试，另外，辅助利用边界扫描测试对可以被削减的物理测试点进行测试。
CN201410152611.8A 2010-12-14 2010-12-14 削减板级物理测试点的测试方法 Active CN103884949B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410152611.8A CN103884949B (zh) 2010-12-14 2010-12-14 削减板级物理测试点的测试方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410152611.8A CN103884949B (zh) 2010-12-14 2010-12-14 削减板级物理测试点的测试方法
CN201010587165.5A CN102540046B (zh) 2010-12-14 2010-12-14 削减板级物理测试点的测试方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201010587165.5A Division CN102540046B (zh) 2010-12-14 2010-12-14 削减板级物理测试点的测试方法

Publications (2)

Publication Number Publication Date
CN103884949A CN103884949A (zh) 2014-06-25
CN103884949B true CN103884949B (zh) 2016-08-24

Family

ID=50953951

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410152611.8A Active CN103884949B (zh) 2010-12-14 2010-12-14 削减板级物理测试点的测试方法

Country Status (1)

Country Link
CN (1) CN103884949B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453593A (zh) * 2002-04-23 2003-11-05 华为技术有限公司 一种非边界扫描器件逻辑簇故障测试方法
CN1619325A (zh) * 2003-11-19 2005-05-25 华为技术有限公司 一种边界扫描测试控制器及边界扫描测试方法
CN1965242A (zh) * 2004-06-08 2007-05-16 西门子公司 用于测试集成电路的测试方法和测试装置
CN101398465A (zh) * 2007-09-28 2009-04-01 德律科技股份有限公司 电子元件的检测***及其方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7478281B2 (en) * 2005-06-06 2009-01-13 Denniston William B System and methods for functional testing of embedded processor-based systems
US20070032999A1 (en) * 2005-08-05 2007-02-08 Lucent Technologies Inc. System and method for emulating hardware failures and method of testing system software incorporating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453593A (zh) * 2002-04-23 2003-11-05 华为技术有限公司 一种非边界扫描器件逻辑簇故障测试方法
CN1619325A (zh) * 2003-11-19 2005-05-25 华为技术有限公司 一种边界扫描测试控制器及边界扫描测试方法
CN1965242A (zh) * 2004-06-08 2007-05-16 西门子公司 用于测试集成电路的测试方法和测试装置
CN101398465A (zh) * 2007-09-28 2009-04-01 德律科技股份有限公司 电子元件的检测***及其方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
边界扫描技术在PCB可测性设计中的应用;王建业等;《空军工程大学学报（自然科学版）》;20031031;第4卷(第5期);第60-63页 *
面向电路板级的边界扫描技术的应用;梁佐庆等;《国外电子测量技术》;20030922;第22卷(第S1期);第40-42页 *

Also Published As

Publication number Publication date
CN103884949A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN103630824B (zh) 芯片同测***
KR101384714B1 (ko) 반도체 검사장치
CN103048499B (zh) 探针卡划分方案
CN103267940B (zh) 多模块平行测试***
CN112164359B (zh) 一种显示装置及其检测方法
CA2592901C (en) Semi-generic in-circuit test fixture
CN104049203A (zh) 具有边界扫描测试功能的管脚和包括该管脚的集成电路
CN202256409U (zh) 一种探针卡和使用它的多芯片测试***
US20110179325A1 (en) System for boundary scan register chain compression
CN103884949B (zh) 削减板级物理测试点的测试方法
CN103091627B (zh) 一种可配置的边界扫描寄存器链电路
KR100791050B1 (ko) 핀 드라이버를 구비한 연성회로기판의 검사 시스템 및 검사방법
CN102565664B (zh) 一种测试覆盖率的评估方法
CN102540046B (zh) 削减板级物理测试点的测试方法
US8154301B2 (en) Method of testing substrate
CN204314428U (zh) 功能测试fct测试工装和测试***
CN201535784U (zh) 一种老化测试基板
CN101398465B (zh) 电子元件的检测***及其方法
CN102540047B (zh) 一种测试覆盖率的评估方法
KR20090031663A (ko) 기판 검사 방법 및 기판 검사 장치
CN102760497A (zh) 含有jtag接口的芯片
KR20090075515A (ko) 프로브 카드 및 이를 포함하는 테스트 장비
CN109387774A (zh) 一种适用于边界扫描测试的通用电路板
CN109766292A (zh) 一种jtag接口功能复用电路
US8044675B2 (en) Testing apparatus with high efficiency and high accuracy

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160623

Address after: Xinghan street Suzhou Industrial Park in Suzhou city in Jiangsu province 215021 B No. 5 Building 4 floor 13/16 unit

Applicant after: Centec Networks (Suzhou) Inc.

Address before: Xinghan Street Industrial Park of Suzhou city in Jiangsu province 215000 B No. 5 Building 4 Building 16 unit

Applicant before: Suzhou Industrial Park ICP Technologies Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215000 unit 13 / 16, 4th floor, building B, No.5 Xinghan street, Suzhou Industrial Park, Jiangsu Province

Patentee after: Suzhou Shengke Communication Co.,Ltd.

Address before: 215021 unit 13 / 16, floor 4, building B, No. 5, Xinghan street, Suzhou Industrial Park, Suzhou, Jiangsu

Patentee before: CENTEC NETWORKS (SU ZHOU) Co.,Ltd.

CP03 Change of name, title or address