CN103873409A

CN103873409A - 一种产生π/4-DQPSK调制信号的调制器、信号发生器及方法

Info

Publication number: CN103873409A
Application number: CN201210537368.2A
Authority: CN
Inventors: 丁新宇; 王悦; 王铁军; 李维森
Original assignee: Rigol Technologies Inc
Current assignee: Rigol Technologies Inc
Priority date: 2012-12-12
Filing date: 2012-12-12
Publication date: 2014-06-18
Anticipated expiration: 2032-12-12
Also published as: CN103873409B

Abstract

本发明提供了一种产生π/4-DQPSK调制信号的调制器、信号发生器及方法，通过控制器将基带信号发送给调制模块之后，调制模块直接生成ΔP进而计算得到Pk直接控制M位载波相位码的高3位，采用DDS技术直接生成数字化π/4-DQPSK调制信号，再经过数模转换生成最终形式的调制信号，创造性的发明了一种产生数字化π/4-DQPSK调制信号的方法，该方法不必采用乘法器，比现有的产生模拟化的π/4-DQPSK调制信号的方法结构简单，硬件资源少，且节约了***资源。

Description

一种产生π/4-DQPSK调制信号的调制器、信号发生器及方法

技术领域

本发明涉及数字信号处理领域，特别涉及一种产生π/4-DQPSK调制信号的调制器、信号发生器及方法。

背景技术

在无线信道情况下，不能直接传输数字基带信号，需要借助连续波调制技术实现频率搬移，将数字基带信号变换成适合信道传输的数字频带信号，用载波调制方式进行传输。调制使信号特性与信道特性相匹配，从而更有效更可靠的传输信息。π/4-DQPSK(π/4shift Differential Quadrature Phase Shift Keying,π/4移向四相相对相移键控)是QPSK的修正形式，是一种线性窄带数字调制技术。1962年由贝尔实验室的贝克尔（Baker）首先提出π/4-DQPSK，这种改进的调制方式将载波相位变换限制在±π/4、±3π/4。由于载波中不存在±π的相位变化，因而大大减少了包络波动，降低了***性能对信号非线性的敏感度。

π/4-DQPSK调制解调算法可以用软件或者硬件来实现。在硬件实现中，使用专用集成电路（ASIC）和可编程逻辑器件（FPGA和CPLD）是两种常用的方式。FPGA的二维逻辑阵列模块式基于查找表（LUT，Look-Up-Table）结构的，其中包含的LUT和触发器的数量非常多，如果设计一个复杂的时序逻辑，那么使用FPGA就是一个很好的选择，在对基带信号的处理和整个***的控制中，FPGA不但能大大缩减电路的体积，提高电路的稳定性，而且先进的开发工具使整个***的设计调试周期大大缩短，因而，现有技术中通常采用FPGA芯片作为实现π/4-DQPSK调制解调的主处理器。

图1给出了表示π／4-DQPSK调制信号相位状态转移的星座图。如图1，其中有8个相位，分别为4个标有“●”符号的相位（黑点），以及4个标有“○”符号的相位（白点），两个相位之间的连线表示可能的相位跳变。π／4-DQPSK的相位转移遵循黑点、白点相位交替转移的顺序，至于相位转移时要选取哪一个相位，要看源相位和目的相位，总之使它的相位路径变化最小。举例说来，如果从黑点相位（1，0）相移180°到黑点相位（-1，0），则会先从黑点相位（1，0）相移135°到白点相位再从

相移45°到黑点相位（-1，0）。所以π／4-DQPSK可能出现的最大相位跳变为±135°,不会出现±π的跳变，因此π/4-DQPSK具有频谱特性好、频谱利用率高、抗多普勒频移、可非相关解调等突出优点。

如图2所示，现有技术中产生π／4-DQPSK调制信号的过程如下：

输入的串行二进制基带信号bk先通过串/并转换电路分成速率减半的两路：Xk和Yk，按照图1所示的星座图，差分相位编码模块将Xk和Yk映射为I_k和Q_k；两个滤波模块滤除I_k和Q_k中的高频分量，分别输出I′k和Q′k，以便适合信道传输；滤波后的两路信号分别与数控振荡器（NCO）输出的两路正交载波cosωct、sinωct相乘，完成频谱搬移；通过加法器，两路乘积再相加，就产生了离散形式的π／4-DQPSK调制信号{Sk}。

这类调制器有如下不足：

电路中需要两个乘法器，乘法器会占用FPGA内的乘法器资源，且拥有乘法器的FPGA价格也相对较高；乘法器***功耗大，影响FPGA的时序性能，限制载波频率的提高；

需要两个滤波器，滤波器也会耗用大量的FPGA资源；

若采用直接数字式频率合成技术（DDS），则可编程逻辑模块、内部存储器用到的都会很多。

因而，特别需要一种相对结构简单、成本低、功耗低的调制方法及相应的调制器和信号发生器。

发明内容

本发明的主要目的在于解决现有技术中存在的问题，提供一种产生π/4-DQPSK调制信号的调制器、信号发生器及方法，通过控制DDS合成过程中的相位，从而达到信号调制的目的，使调制过程不再需要乘法器，不再需要复杂的结构，降低了成本，降低了功耗，节约了硬件成本和资源。

本发明的目的是通过下述技术方案予以实现的：

本发明提供了一种产生π/4-DQPSK调制信号的方法，包括：

将基带信号进行串/并转换，得到并行码流I_k、Q_k；其中，I_k、Q_k表示k时刻并行码流的码字；

根据所述并行码流I_k、Q_k计算相对应的调制相位字增量ΔP；

根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k；

生成载波相位码；

将所述调制相位字P_k与载波相位码相加，生成调制信号读地址；

根据所述调制信号读地址读取相应载波波形信息，从而生成π/4-DQPSK调制信号。

通过本发明实施例，可以根据基带信号串/并转换后的I_k、Q_k码,直接生成调制相位字增量ΔP,进而生成π/4-DQPSK调制信号，整个生成过程不必通过乘法器完成，节省了硬件资源，简化了调制信号的产生过程，降低了成本，节约了资源。

本发明另一实施例提供了一种产生π/4-DQPSK调制信号的调制器，包括：

串/并转换模块，用于将基带信号进行串/并转换，得到并行码流I_k、Q_k；其中，I_k、Q_k表示k时刻并行码流的码字；

相位编码模块，用于根据所述并行码流I_k、Q_k计算相对应的调制相位字增量ΔP；

调制相位字计算模块，用于根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k；

载波相位码生成模块，用于生成载波相位码；

调制加法器，用于将所述调制相位字P_k与载波相位码相加，生成调制信号读地址；

载波波形存储器，用于存储载波波形信息；该载波波形存储器根据所述调制信号读地址读取相应载波波形信息，从而生成π/4-DQPSK调制信号。

通过本发明实施例，通过相位编码模块，直接将基带信号生成的I_k和Q_k编码为ΔP，并通过调制加法器，将P_k直接加到载波相位码中,从而生成π/4-DQPSK调制信号，整个生成过程不必通过乘法器完成，节省了硬件资源，简化了调制信号的产生过程，降低了成本，节约了资源。

本发明另一实施例提供了一种产生π/4-DQPSK调制信号的方法，其特征在于，包括：

中央处理单元读取非易失存储器中的初始载波波表和待调制文件并通过人机交互接口获取调制参数，将该初始载波波表、待调制文件和调制参数发送至控制单元；其中，所述调制参数包括：载波频率控制字和基带频率控制字；

所述控制单元将该初始载波波表写入调制波模块内的载波波形存储器；

所述控制单元将该待调制文件写入该控制单元内的调制文件存储器；

所述控制单元将所述载波频率控制字发送到所述调制模块；

所述控制单元根据所述基带频率控制字读取所述调制文件存储器中的待调制文件，并将该待调制文件转换成基带信号，发送至所述调制模块；

所述调制模块将该基带信号进行串/并转换，得到并行码流I_k、Q_k；其中，I_k、Q_k表示k时刻并行码流的码字；

所述调制模块根据所述并行码流I_k、Q_k计算相对应的调制相位字增量ΔP；

所述调制模块根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k；

所述调制模块将所述载波频率控制字进行累加生成载波相位码；

所述调制模块将所述调制相位字P_k与载波相位码相加，生成调制信号读地址；

所述调制模块根据所述调制信号读地址读取相应载波波形信息，从而生成π/4-DQPSK调制信号；

数模转换器将所述π/4-DQPSK调制信号转换成π/4-DQPSK模拟调制信号并输出。

通过本发明实施例，控制器将基带信号发送给调制模块之后，调制模块生成ΔP进而直接控制相位字，生成数字化π/4-DQPSK调制信号，再经过数模转换生成最终形式的调制信号，创造性的发明了一种产生数字化π/4-DQPSK调制信号的方法，该方法不必采用乘法器，比现有的产生模拟化的π/4-DQPSK调制信号的方法结构简单，硬件资源少，且节约了***资源。

本发明另一实施例提供了一种产生π/4-DQPSK调制信号的信号发生器，其特征在于，包括：

非易失存储器，用于存储初始载波波表和待调制文件；

人机交互接口，用于获取调制参数；

中央处理单元，用于读取非易失存储器中的初始载波波表和待调制文件；通过人机交互接口获取调制参数；将该初始载波波表、待调制文件和调制参数发送至控制单元；其中，所述调制参数包括：载波频率控制字和基带频率控制字；

控制单元；该控制单元用于将该初始载波波表写入调制波模块内的载波波形存储器；将所述载波频率控制字发送到所述调制模块；根据所述基带频率控制字读取所述待调制文件，并将该待调制文件转换成基带信号，发送至所述调制模块；还包括调制文件存储器，用于存储所述待调制文件；

调制模块，包括：串/并转换模块、相位编码模块、调制相位字计算模块、载波相位码生成模块、调制加法器和载波波形存储器；

所述串/并转换模块，用于将基带信号进行串/并转换，得到并行码流I_k、Q_k；其中，I_k、Q_k表示k时刻并行码流的码字；

所述相位编码模块，用于根据所述并行码流I_k、Q_k计算相对应的调制相位字增量ΔP；

所述调制相位字计算模块，用于根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k；

所述载波相位码生成模块，用于生成载波相位码；

所述调制加法器，用于将所述调制相位字P_k与载波相位码相加，生成调制信号读地址；

所述载波波形存储器，用于存储载波波形信息；该载波波形存储器根据所述调制信号读地址读取相应载波波形信息，从而生成π/4-DQPSK调制信号。

数模转换器，用于将所述π/4-DQPSK调制信号转换成π/4-DQPSK模拟调制信号并输出。

通过本发明实施例，控制器将基带信号发送给调制模块之后，调制模块生成ΔP进而直接控制相位码，生成数字化π/4-DQPSK调制信号，再经过数模转换生成最终形式的调制信号，创造性的发明了一种产生数字化π/4-DQPSK调制信号的方法，该方法不必采用乘法器，比现有的产生模拟化的π/4-DQPSK调制信号的方法结构简单，硬件资源少，且节约了***资源。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1是π／4-DQPSK调制信号相位状态转移的星座图；

图2是产生π／4-DQPSK调制信号的方法的流程图；

图3是一种产生π／4-DQPSK调制信号的方法的流程图；

图4是一种产生π／4-DQPSK调制信号的调制器的结构图；

图5是调制相位字计算模块的工作流程图；

图6是载波相位码生成模块的工作流程图；

图7是一种产生π／4-DQPSK调制信号的方法的流程图；

图8是一种产生π／4-DQPSK调制信号的信号发生器的结构图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施方式和附图，对本发明做进一步详细说明。在此，本发明的示意性实施方式及其说明用于解释本发明，但并不作为对本发明的限定。

实施例一：

如图3所示，本发明实施例一提供一种产生π/4-DQPSK调制信号的方法，包括：

步骤301，将基带信号进行串/并转换，得到并行码流I_k、Q_k；

其中，I_k、Q_k表示k时刻并行码流的码字；其中，I_k、Q_k各为1比特宽度，合起来是2比特宽度，因此称为并行码流。

步骤302，根据所述并行码流I_k、Q_k计算相对应的调制相位字增量ΔP；

步骤303，根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k；

步骤304，生成载波相位码；

步骤305，将所述调制相位字P_k与载波相位码相加，生成调制信号读地址；

步骤306，根据所述调制信号读地址读取相应载波波形信息，从而生成π/4-DQPSK调制信号。

本发明实施例一提供了一种直接产生数字化的π/4-DQPSK调制信号的方法，通过基带信号串/并转换后的I_k、Q_k码直接生成调制相位字增量ΔP,对DDS过程中的相位码进行控制，进而生成π/4-DQPSK调制信号，生成过程不再需要乘法器，节省了硬件资源，简化了调制信号的产生过程，降低了成本，节约了资源。

实施例二：

上述实施例一中，步骤302计算ΔP的过程通过以下具体实例进行说明：

π/4-DQPSK调制时，K-1时刻的载波传输信号记为S_k-1:

S_k-1=Acos(w_ct-θ_k-1)；其中，θ_k-1为绝对载波相位，

K时刻的载波传输信号S_k:

S_k=Acos(w_ct-(θ_k-1+Δθ))；其中，Δθ是载波相移，将S_k展开，得到：

S_k=I_kcos(w_ct)+Q_ksin(w_ct)；

其中，

I_k＝I_k-1cosΔθ-Q_k-1sinΔθ；公式（1）

Q_k=Q_k-1cosΔθ-I_k-1sinΔθ；公式（2）

记，θ_k＝θ_k-1+Δθ；采用Gray编码的双比特（I_kQ_k）与载波相移的关系：

I_k	Q_k	Δθ
			0	0	45°
0	1	135°
			1	0	-135°
1	1	45°

且根据上述公式（1）和公式（2）可知，I_k和Q_k不仅和输入数据有关，而且与前一时刻I_k-1和Q_k-1有关。

设初始I₀=1，Q₀=0，θ₀＝0(k=0)。当k=1时，可能的输入有00,01,10,11四种情况，如果输入为“00”，则Δθ=π/4，对应的相位输出θ₁=π/4，同理可以得到输入为“01”，“10”，“11”时对应的输出相位分别为：{3π/4，5π/4，7π/4}，即，k=1时刻，可能输出的相位有4种情况：{π/4，3π/4，5π/4，7π/4}。当k=2时刻，根据k=1时刻的推导过程，可以知道k=2时刻的可能输出相位是{π/2，π，3π/2，0}，当k=3时，发现该时刻信号输出的相位的可能值又回到了k=1时刻的情况。

根据上述分析可知，每一时刻，相移都为π/4的整倍数，且共有8个相位，据此，本方案中用P表示8个相位的调制相位字，即P={1、2、3、4、5、6、7、0}；

用Δp来表示每次调制时的调制相位字增量，通过以下公式：

Δp=Δθ/（π/4），其中-135°和-45°分别按照225°和315°计算；

可以得到Δp与Δθ的对应关系，可以用下表表示：

{I_k,Q_k}	Δθ	ΔP
			{0，0}	45°	001
{0，1}	135°	011
			{1，0}	-135°	101
{1，1}	-45°	111

结合上述情况，k=1时刻，可能输出的相位有4种情况：{π/4，3π/4，5π/4，7π/4}，则Δp对应的取值分别为{1、3、5、7}，对应的，P_k的取值为{1、3、5、7}，P_k+1的取值为{2、4、6、0}。

其中，P_k为k时刻的调制相位字。

本发明实施例二，通过分析直接得到了ΔP与Δθ的对应关系，因而可以通过对输入的基带信号进行转换和计算，直接得到调制相位字增量，进而控制相位字，生成调制信号。通过该方案可以直接控制载波相位，不再需要传统调制信号产生过程中的乘法器，大大简化了产生的过程，且可直接产生数字化的调制信号。

实施例三：

上述实施例一中，步骤305生成调制信号读地址的过程通过以下具体实例进行说明：

直接频率合成DDS是从相位概念出发直接合成所需要波形的一种新的频率合成技术，建立在采样定理基础上，DDS芯片主要包括***时钟源、相位累加器和波形存储器，其原理如下：

首先对需要产生的波形进行采样，将采样值数字化后存入存储器作为查找表，然后通过查表读取数据，在经过D/A转换器转换为模拟量，将保存的波形重新合成出来。***的参考时钟源通常是一个具有高稳定性的晶体振荡器，为各组成部分提供同步时钟。相位累加器在每个参考时钟脉冲输入时，累加一次频率字，其输出相应增加一个步长的相位增量。由于相位累加器的输出连接在波形存储器的地址线上，因此其输出的改变相当于查表。这样就可以通过查表把存储在波形存储器内的波形采样值查找出来，输出到D/A转换器，经D/A转换器转换成模拟量输出。

在每个***时钟的上升沿，相位累加器对频率控制字K的二进制基带信号进行累加运算，累加结果为N位载波相位码。波形存储器中储存了一个完整周期的、总共2M个载波幅度信息。波形存储器直接用N位载波相位码中的高M位作为读地址（通常N远大于M），并输出载波波形数据。上述每个M位相码都对应着波形存储器内的载波的一个相位点。

在本实施例中，P_k为k时刻的调制相位字，该调制相位字为三位码，将该三位调制相位字与M位载波相位码中的高三位相加，该M位载波相位码中的其余位不变。相加后的载波相位码记为读地址addr。

该载波相位码addr为M位，其中高三位已经发生变化，而低M-3位没有变化。

上述N位载波相位码中的低N-M位与本方案无关。

本市实施例通过采用了DDS技术，与相位调制字的计算过程想结合，可以通过数字方式直接生成调制信号，不再需要乘法器，节约了硬件资源，提高了合成效率。

实施例四：

如图4所示，本实施例提供一种产生π/4-DQPSK调制信号的调制器，包括：串/并转换模块401、相位编码模块402、调制相位字计算模块403、载波相位码生成模块404、调制加法器405和载波波形存储器406；

串/并转换模块401，用于将基带信号进行串/并转换，得到并行码流I_k、Q_k；

相位编码模块402，用于根据所述并行码流I_k、Q_k计算相对应的调制相位字增量ΔP；

该相位编码模块依据下表计算查找与所述并行码流I_k、Q_k相对应的调制相位字增量ΔP；

{I_k,Q_k}	Δθ	ΔP
			{0，0}	45°	001

{0，1}	135°	011
			{1，0}	-135°	101
{1，1}	-45°	111

其中，Δθ为π/4-DQPSK调制方式下，并行码流I_k、Q_k对应的载波相移；ΔP为并行码流I_k、Q_k相对应的调制相位字增量。

调制相位字计算模块403，用于根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k；

如图5，包括：延迟器501和相位加法器502；

所述延迟器，用于延迟相位加法器的输出信号，并将延迟后的信号输入相位加法器；

所述相位加法器，用于依据计算式P_k=P_k-1+ΔP计算调制相位字P_k；其中，P_k为k时刻的调制相位字，P_k-1为k-1时刻的调制相位字，ΔP为所述调制相位字增量。

载波相位码生成模块404，用于生成载波相位码；

如图6所示，由相位累加器对K进行累加，生成N位相码，但最终仅输出高M位相码。相位累加器在每个参考时钟脉冲输入时（即时钟上升沿），累加一次频率字，其输出相应增加一个步长的相位增量。

相位累加器的输出通过调制加法器连接在波形存储器的地址线上。

调制加法器405，用于将所述调制相位字P_k与载波相位码相加，生成调制信号读地址；

调制加法器将所述调制相位字P_k与载波相位码中相对应的高位相加，生成调制信号读地址addr。

载波波形存储器406，用于存储载波波形信息；该载波波形存储器根据所述调制信号读地址读取相应载波波形信息，从而生成π/4-DQPSK调制信号。

该方案通过控制器将基带信号发送给调制模块之后，调制模块直接生成ΔP进而计算得到P_k直接控制M位载波相位码的高3位，采用DDS技术直接生成数字化π/4-DQPSK调制信号，再经过数模转换生成最终形式的调制信号，创造性的发明了一种产生数字化π/4-DQPSK调制信号的方法，该方法不必采用乘法器，比现有的产生模拟化的π/4-DQPSK调制信号的方法结构简单，硬件资源少，且节约了***资源。

实施例五，

如图7所示，本发明实施例提供一种产生π/4-DQPSK调制信号的方法，包括：

步骤701，中央处理单元读取非易失存储器中的初始载波波表和待调制文件并通过人机交互接口获取调制参数，将该初始载波波表、待调制文件和调制参数发送至控制单元；

其中，所述调制参数包括：载波频率控制字和基带频率控制字；

步骤702，控制单元将该初始载波波表写入调制波模块内的载波波形存储器；

步骤703，控制单元将该待调制文件写入该控制单元内的调制文件存储器；

步骤704，控制单元将所述载波频率控制字发送到所述调制模块；

步骤705，控制单元根据基带频率控制字读取调制文件存储器中的待调制文件，并将该待调制文件转换成基带信号，发送至调制模块；

步骤706，调制模块将该基带信号进行串/并转换，得到并行码流I_k、Q_k；

其中，I_k、Q_k表示k时刻并行码流的码字；I_k、Q_k各为1比特宽度，合起来是2比特宽度，因此称为并行码流。

步骤707，调制模块计算并行码流I_k、Q_k相对应的调制相位字增量ΔP；

具体为：

依据下表计算查找与所述并行码流I_k、Q_k相对应的调制相位字增量ΔP；

步骤708，调制模块根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k；

延迟相位加法器的输出信号，并将延迟后的信号输入相位加法器；

所述相位加法器依据计算式P_k=P_k-1+ΔP计算调制相位字P_k；其中，P_k为k时刻的调制相位字，P_k-1为k-1时刻的调制相位字，ΔP为所述调制相位字增量。

步骤709，调制模块将所述载波频率控制字进行累加生成载波相位码。

相位累加器对载波频率控制字K进行累加计算，生成N位相位码，去前M位作为输出的载波相位码。其中，载波波形存储器中存储的载波幅度信息为2M。

步骤710，调制模块将所述调制相位字P_k与载波相位码相加，生成调制信号读地址；

具体为：

将所述调制相位字P_k与载波相位码中相对应的高位相加，生成调制信号读地址addr。

步骤711，调制模块根据所述调制信号读地址读取相应载波波形信息，从而生成π/4-DQPSK调制信号；

步骤712，数模转换器将所述π/4-DQPSK调制信号转换成π/4-DQPSK模拟调制信号并输出。

通过本发明实施例六，控制单元将待调制文件转化成串行基带信号，调制模块直接通过该基带信号计算得到调制相位字P_k，进而采用DDS方法直接生成π/4-DQPSK调制信号，再通过数模转换后输出，减少了传统的模拟调制信号生成过程中的乘法器，进而创造性的发明了一种产生数字化π/4-DQPSK调制信号的方法，比现有的产生模拟化的π/4-DQPSK调制信号的方法结构简单，硬件资源少，且节约了***资源。

实施例六：

如图8，本发明实施例提供一种产生π/4-DQPSK调制信号的信号发生器，包括：

非易失存储器801，用于存储初始载波波表和待调制文件；

人机交互接口802，用于获取调制参数；

中央处理单元803，用于读取非易失存储器中的初始载波波表和待调制文件；通过人机交互接口获取调制参数；将该初始载波波表、待调制文件和调制参数发送至控制单元；其中，所述调制参数包括：载波频率控制字和基带频率控制字；

控制单元804；该控制单元用于将该初始载波波表写入调制波模块806内的载波波形存储器8066；将所述载波频率控制字发送到所述调制模块；将待调制文件写入调制文件存储器805和根据所述基带频率控制字读取所述调制文件存储器805中的待调制文件，并将该待调制文件转换成基带信号，发送至调制模块806；还包括调制文件存储器，用于存储所述待调制文件；

调制文件存储器805，用于存储待调制文件。

调制模块806，包括：串/并转换模块8061、相位编码模块8062、调制相位字计算模块8063、载波相位码生成模块8064、调制加法器8065和载波波形存储器8066；

所述串/并转换模块8061，用于将基带信号进行串/并转换，得到并行码流I_k、Q_k；其中，I_k、Q_k表示k时刻并行码流的码字；I_k、Q_k各为1比特宽度，合起来是2比特宽度，因此称为并行码流。

所述相位编码模块8062，用于根据所述并行码流I_k、Q_k计算相对应的调制相位字增量ΔP；

相位编码模块依据下表计算查找与所述并行码流I_k、Q_k相对应的调制相位字增量ΔP；

所述调制相位字计算模块8063，用于根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k；

调制相位字计算模块，包括：延迟器和相位加法器；

所述载波相位码生成模块8064，用于生成载波相位码；

由相位累加器对K进行累加，生成N位相码，但最终仅输出高M位相码。相位累加器在每个参考时钟脉冲输入时（即时钟上升沿），累加一次频率字，其输出相应增加一个步长的相位增量。

所述调制加法器8065，用于将所述调制相位字P_k与载波相位码相加，生成调制信号读地址；

所述载波波形存储器8066，用于存储载波波形信息；该载波波形存储器根据所述调制信号读地址读取相应载波波形信息，从而生成π/4-DQPSK调制信号。

数模转换器807，用于将所述π/4-DQPSK调制信号转换成π/4-DQPSK模拟调制信号并输出。

结合本文中所公开的实施例描述的方法或算法的步骤可以用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器（RAM）、内存、只读存储器（ROM）、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上该仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种产生π/4-DQPSK调制信号的方法，其特征在于，包括：

根据所述并行码流I_k、Q_k计算相对应的调制相位字增量ΔP；

根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k；

生成载波相位码；

2.如权利要求1所述产生π/4-DQPSK调制信号的方法，其特征在于，所述根据所述并行码流I_k、Q_k计算相对应的调制相位字增量ΔP具体为：

其中，Δθ为并行码流I_k、Q_k对应的载波相移；ΔP为并行码流I_k、Q_k相对应的调制相位字增量。

3.如权利要求1所述产生π/4-DQPSK调制信号的方法，其特征在于，所述根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k具体包括：

4.如权利要求1所述产生π/4-DQPSK调制信号的方法，其特征在于，所述将所述调制相位字P_k与载波相位码相加，生成调制信号读地址具体为：

将所述调制相位字P_k与载波相位码中相对应的高位相加，生成调制信号读地址。

5.一种产生π/4-DQPSK调制信号的调制器，其特征在于，包括：串/并转换模块、相位编码模块、调制相位字计算模块、载波相位码生成模块、调制加法器和载波波形存储器；

所述载波相位码生成模块，用于生成载波相位码；

6.如权利要求5所述产生π/4-DQPSK调制信号的调制器，其特征在于：所述相位编码模块依据下表计算查找与所述并行码流I_k、Q_k相对应的调制相位字增量ΔP；

7.如权利要求5所述产生π/4-DQPSK调制信号的调制器，其特征在于：所述调制相位字计算模块，包括：延迟器和相位加法器；

8.如权利要求5所述产生π/4-DQPSK调制信号的调制器，其特征在于：所述调制加法器将所述调制相位字P_k与载波相位码中相对应的高位相加，生成调制信号读地址。

9.一种产生π/4-DQPSK调制信号的方法，其特征在于，包括：

所述控制单元将该待调制文件写入调制文件存储器；

所述控制单元将所述载波频率控制字发送到所述调制模块；

10.如权利要求9所述产生π/4-DQPSK调制信号的方法，其特征在于，所述根据所述并行码流I_k、Q_k计算相对应的调制相位字增量ΔP具体为：

11.如权利要求9所述产生π/4-DQPSK调制信号的方法，其特征在于，所述根据所述调制相位字增量ΔP计算该k时刻的调制相位字P_k具体包括：

12.如权利要求9所述产生π/4-DQPSK调制信号的方法，其特征在于，所述将所述调制相位字P_k与载波相位码相加，生成调制信号读地址具体为：

13.一种产生π/4-DQPSK调制信号的信号发生器，其特征在于，包括：

非易失存储器，用于存储初始载波波表和待调制文件；

人机交互接口，用于获取调制参数；

控制单元；该控制单元用于将该初始载波波表写入调制波模块内的载波波形存储器；将所述载波频率控制字发送到所述调制模块；将所述待调制文件写入调制文件存储器和根据所述基带频率控制字读取所述待调制文件，并将该待调制文件转换成基带信号，发送至所述调制模块；还包括调制文件存储器，用于存储所述待调制文件；

所述载波相位码生成模块，用于生成载波相位码；

所述载波波形存储器，用于存储载波波形信息；该载波波形存储器根据所述调制信号读地址读取相应载波波形信息，从而生成π/4-DQPSK调制信号；

14.如权利要求13所述产生π/4-DQPSK调制信号的信号发生器，其特征在于：所述相位编码模块依据下表计算查找与所述并行码流I_k、Q_k相对应的调制相位字增量ΔP；

15.如权利要求13所述产生π/4-DQPSK调制信号的信号发生器，其特征在于：所述调制相位字计算模块，包括：延迟器和相位加法器；

16.如权利要求13所述产生π/4-DQPSK调制信号的信号发生器，其特征在于：所述调制加法器将所述调制相位字P_k与载波相位码中相对应的高位相加，生成调制信号读地址。