CN103873105B - 高动态微弱ds/fh混合扩频信号捕获*** - Google Patents

Abstract

本发明提出的一种高动态微弱DS/FH混合扩频信号捕获***，旨在提供一种消耗资源较少，结构简单，能够节约硬件资源的捕获***。并通过下述技术方案予以实现：在捕获分***中，数字前端单元将来自射频分***的零中频信号输入多普勒开槽单元进行多普勒预补偿；时间单元（8）驱动扩跳伪码发生器（9）将扩跳伪码输入到复合码产生单元（10）产生复合码；控制单元（11）将多普勒开槽单元多普勒补偿后的信号和复合码存入存储单元（5）；控制单元驱动并行相关单元（6）从存储单元取出数据进行并行相关计算；判决单元（7）将并行相关计算的结果做最大值比较处理，将得到的正确码相位反馈给时间单元（8）驱动扩跳伪码发生器（9）产生正确相位的直扩伪码和跳频伪码。

Description

高动态微弱DS/FH混合扩频信号捕获***

技术领域

本发明是关于无线通信技术领域，适用于DS/FH混合扩频***高动态（12km/s相对速度）和微弱信号（-40dB带内信噪比）环境中的混合扩频信号捕获***结构。

技术背景

与直接序列扩频（DSSS）和跳频扩频（FHSS）相比，DS/FH混合扩频具有更强的抗干扰和低截获性能。现有DS/FH混合扩频信号捕获方法可以概括为以下几种：

（1）串行捕获法包括：

等待同步法：接收机固定本地频率，利用滑动相关法进行直扩码相位的搜索，直到找到正确码相位；

快速扫描法：接收机按照与发射机一样的图案跳频，但跳速是发射机的H倍（H＞1）。利用滑动相关法进行直扩码相位的搜索，直到找到正确码相位；

粗捕获—精捕获法：接收机利用“能量检测法”实现跳频伪码粗同步；在此基础上完成直扩伪码粗同步，并利用该粗同步信息修正跳频同步位置。

（2）并行捕获法：多条支路同时捕获。每条支路均包含一个下变频模块和一个并行相关模块，任一支路找到正确相关峰，即完成信号捕获。

（3）混合捕获法：首先将本地扩频伪码和跳频载波进行复数乘法，形成本地扩跳频信号波形，再将此波形与接收信号进行相关运算。

传统的串行、并行捕获法仅适用于信噪比较高，且多普勒频移不大的环境，其典型特征是：

●相关运算需要的积分驻留时间不超过一跳；

●跳频图案比较简单，或存在特殊的图案或伪码字段用于同步引导。

混合捕获法产生本地跳频波形，实际上是将扩频、跳频的二维搜索转为一维搜索，从而可以利用DSSS信号捕获的思路处理DS/FH扩频信号，例如采用大规模并行相关器以优化捕获时间。然而，应用于微弱信号环境时，由于混合捕获法是基于本地复现的跳频波形进行相关运算，在传统并行相关器的结构中会消耗大量乘法器，且并行度越大，乘法器资源消耗越多。

另一方面，对于存在较大多普勒频移的高动态环境，传统的捕获方法是以一定粒度对载波和码多普勒频移进行细分（又称开多普勒槽），利用码多普勒与载波多普勒间存在的比例关系，对不同槽的接收信号和本地伪码分别进行处理，如图6所示，但是该方法应用到DS/FH扩频***时存在如下缺点：

不同跳频频点具有不同的载波多普勒，传统开槽方法需要对每一跳进行不同的频偏补偿，计算繁琐。

为了优化捕获时间。高动态捕获常采用多个槽并行工作。由于本地波形不再是1bit伪随机码，产生多路本地扩跳频信号会导致大规模资源消耗。

发明内容

为了解决上述技术问题，本发明的目的是提供一种消耗资源较少，实现结构简单，能够节约硬件资源的高动态微弱DS/FH混合扩频信号的捕获线***。

本发明的上述目的可以通过以下措施来达到，一种高动态微弱DS/FH混合扩频信号捕获***，包括射频分***、捕获分***以及环路和解调分***，其特征在于：在捕获分***中，设有按搜索多普勒频率范围划分为K个频率槽的多普勒开槽单元4，多普勒开槽单元4把数字前端单元3得到的零中频信号复制K路，以每个槽的中心频率分别对每一路信号进行多普勒预补偿；并联在多普勒开槽单元4、并行相关单元6与判决单元7的控制单元11将多普勒开槽单元4多普勒补偿后的信号和复合码存入存储单元5，驱动并行相关单元6从存储单元5取出数据进行并行相关计算；判决单元7将并行相关计算的结果做最大值比较处理，将得的到正确码相位反馈给时间单元8驱动扩跳伪码发生器9，将扩跳伪码输入到复合码产生单元10产生复合码；扩跳伪码发生器9同时把产生的正确相位的直扩伪码和跳频伪码传输至环路和解调分***12。

本发明相对于现有技术具有以下的有益效果：

本发明将***需要搜索的多普勒频率范围划分成多个频率槽，通过多普勒开槽单元以每个槽的中心频率对基带信号进行载波多普勒和码多普勒的预补偿；利用复合码产生单元将跳频伪码和直扩伪码构造成I、Q各1比特的扩跳复合码，使并行相关单元中对基带信号和复合码的乘法运算简化成异或运算；通过判决单元处理并行相关的结果完成捕获功能。利用本发明提出的多普勒开槽方法和基于1bit复合伪码的并行相关器结构，能够实现高动态微弱DS/FH混合扩频信号的快速捕获，相对于传统DS/FH捕获技术，在硬件资源消耗方面具有明显的优势。

本发明在数字前端单元采用“***/扣除”方法码多普勒补偿，不仅完成了码多普勒补偿，同时还完成了接收信号每一跳的不同频偏补偿，解决了传统开槽方法应用于DS/FH扩频时，需要对每一跳进行不同的频偏补偿，计算繁琐的问题。

附图说明

图1是本发明高动态微弱DS/FH混合扩频信号捕获***原理示意图。

图2是图1多普勒开槽单元结构示意图。

图3是图1复合码产生单元结构示意图。

图4是图1基于1bitDS/FH复合伪码的并行相关单元结构示意图。

图5是图1相关运算中1bitDS/FH复合伪码滑动方式示意图。

图6是传统多普勒开槽方法结构示意图。

图中：1天线，2射频分***，3数字前端单元，4多普勒开槽单元，5存储单元，6并行相关单元，7判决单元，8时间单元，9扩跳伪码发生器，10复合码产生单元，11控制单元，12环路和解调分***,13上层软件。

具体实施方式

下面结合附图和实施例对发明进一步说明。

在图1中，DS/FH混合扩频信号捕获***，包括与天线1相连的射频分***2、环路和解调分***12、上层软件13和捕获分***。捕获分***由数字前端单元3、多普勒开槽单元4、存储单元5、并行相关单元6、判决单元7、时间单元8、扩跳伪码发生器9、复合码产生单元10和控制单元11，其中控制单元11依次并联多普勒开槽单元4、并行相关单元6和判决单元7，判决单元7通过时间单元8依次连接时间单元8、扩跳伪码发生器9和复合码产生单元10构成并联回路，扩跳伪码发生器9通过环路和解调分***12相连数字前端单元3，数字前端单元3与多普勒开槽单元4相连。

在捕获分***中，数字前端单元3将来自射频分***2的零中频信号输入多普勒开槽单元4进行多普勒预补偿；时间单元8驱动扩跳伪码发生器9将扩跳伪码输入到复合码产生单元10产生复合码；控制单元11将多普勒开槽单元4多普勒补偿后的信号和复合码存入存储单元5；并联在多普勒开槽单元4、并行相关单元6与判决单元7的控制单元11驱动并行相关单元6从存储单元5取出数据进行并行相关计算；判决单元7将并行相关计算的结果做最大值比较处理，将得的到正确码相位反馈给时间单元8驱动扩跳伪码发生器9产生正确相位的直扩伪码和跳频伪码，把直扩伪码和跳频伪码传输至环路和解调分***。其中：

数字前端处理：天线1通过射频分***2将中频信号经过数字前端单元3处理后，得到采样率满足奈奎斯特采样定律零中频信号；

多普勒预补偿：在捕获分***中，设有将DS/FH混合扩频信号捕获***需要搜索的多普勒频率范围划分成K个频率槽的多普勒开槽单元4。多普勒开槽单元4把数字前端单元3得到的零中频信号复制K路，以每个槽的中心频率分别对每一路信号进行多普勒预补偿。频率槽的划分根据捕获灵敏度要求，和平台运动产生的多普勒频率及其变化率进行具体设置；

复合码产生：复合码产生是将跳频伪码通过查找表映射成频率控制字，利用频率控制字产生两路相位相差90°的正弦波，分别与直扩伪码复乘后取符号位得到I、Q各1bit复合码。时间单元8得到先验码相位时间通知扩跳伪码发生器9产生对应时间的直扩伪码和跳频伪码，送入复合码产生单元10产生1bit扩跳复合码；

数据存储：控制单元11将多普勒补偿后的每一路信号与产生的复合码输入存储单元5，存储的数据量根据相关增益的具体需要进行设置；

并行相关：控制单元11取出存储单元5中的信号进行抽头延迟，抽头延迟为aT_c，其中0＜a≤0.5，T_c为直扩码码片时间，将每一路抽头与取出的复合码进行并行相关运算，得到一次跳频驻留时间T_hop内每个抽头延迟线的相关结果；

复合码滑动：一次并行相关运算完成后，控制单元11控制存储单元5中补偿后信号的读取地址归零，复合码读取地址变为原首地址累加L(L＝T_hop/T_s)的地址长度进行复合码滑动，其中T_s是采样点周期。重复将多普勒补偿后的每一路信号与产生的复合码输入存储单元5，直到搜索完所有可能的码相位；复合码滑动是使每次进行相干积分的复合码首地址处于一跳的起始位置，以保证相干积分的起止时间不跨过频率跳变点。

判决处理：控制单元11将并行相关单元6输出的相关结果输入到判决单元7，经过最大值比较处理得到时间对准时积分峰值的码相位；

重置出码：判决单元7将得到的复合码滑动码相位对时间单元8进行校正，然后驱动扩跳伪码发生器9产生正确相位的直扩伪码和跳频伪码。

多普勒预补偿是数字前端单元3对零中频信号进行多普勒补偿，包括载波多普勒补偿和伪码多普勒补偿其中载波多普勒补偿可以采用直接数字式频率合成器DDS数字频率合成的方法产生需要的正交载波；码多普勒补偿采用下述“***/扣除”法：当载波多普勒为正频率时，每间隔N个采样点进行一次采样点***；当载波多普勒为负频率时，每间隔N个采样点进行一次采样点扣除。其中N＝f_RF/Δf_k，f_RF为射频中心频率，Δf_k为第k个载波多普勒频率槽的中心频率。上述“***/扣除”方法，不仅完成了码多普勒补偿，同时还完成了接收信号每一跳的不同频偏补偿，解决了传统开槽方法应用于DS/FH扩频时，需要对每一跳进行不同的频偏补偿，计算繁琐的问题。

所述的复合码产生是将跳频伪码通过查找表映射成频率控制字，利用频率控制字产生两路相位相差90°的正弦波，分别与直扩伪码复乘后取符号位得到1bit复合码。

所述的并行相关运算是采用相干积分和非相干积分结合的方式：首先将同频的复合码与每一路抽头信号在一跳的时间内进行相干积分，再将该积分结果进行非相干积分。其中相干积分时间不能超过一跳。

所述的相干积分首先将补偿后的基带复信号r_i+r_qj和复合码c_i+c_qj进行复数乘法运算：

(r_i+r_qj)×(c_i+c_qj)＝r_ic_i-r_qc_q+(r_ic_q+r_qc_i)j

由于c_i和c_q是1bit位宽，因此可以简化该复数乘法运算：

$(r_i+r_{q}j)\×(c_i+c_{q}j)=r_i\⊕c_i-r_q\⊕c_q+(r_i\⊕c_q+r_q\⊕c_i)j$

相干积分中的复数乘法运算是利用异或逻辑和加法器完成的。即可利用异或逻辑和加法器完成复数乘法运算，使每一条支路相关运算占用的资源大量减少。

所述的复合码滑动是使每次进行相干积分的复合码首地址处于一跳的起始位置，以保证相干积分的起止时间不跨过频率跳变点。

实施例：设射频中心频率f_RF为1GHz，跳频速率为R_FH=10000hop/s，跳频带宽为200MHz，直扩伪码速率为5MHz，伪码周期为L_DSSS=200000，相应跳频周期为L_FH=400。平台相对运动速率最大为12km/s，经过数字前端单元3处理后信号采样率为200Msa/s。考虑微弱信号场景，设跳频带宽内信噪比为-40dB，此时DS/FH扩频信号已完全淹没在背景噪声中。

由f_RF和平台相对运动速率可计算最大多普勒频偏为±40kHz，考虑到载波多普勒引起的相干积分损失可接受，将载波多普勒划分成10个频率槽，各频率槽的中心频率Δf_k分别为±4kHz、±12kHz、±20kHz、±28kHz和±36kHz；为满足处理增益，选择非相干积分的次数为L_ncoh=150，从资源和捕获时间的平衡度，选择相关器并行度为1000。

在图2给出多普勒补偿过程中，多普勒开槽单元4将得到的零中频信号复制10路，分别对每一路信号进行不同的多普勒补偿。多普勒补偿包括载波多普勒补偿和码多普勒补偿。通过DDS产生需要的正弦波进行载波补偿；利用基于双口RAM的***/扣除模块对信号进行采样点调整，完成码多普勒和不同跳频点的载波多普勒频偏补偿：

RAM的写入地址不断自加1将信号采样点从RAM的入口逐个存入；存入一部分数据后，RAM的读取地址不断自加1取出信号采样点；当载波多普勒为正频率时，每输出N个采样点，RAM的读取地址不自加一次，即每次输出的第N个采样点重复一次；当载波多普勒为负频率时，每输出N个采样点，RAM的读取地址自加2，即每次都不输出第N个采样点。其中N＝f_RF/Δf_k。

在图3给出复合码产生过程中：扩跳伪码发生器9产生对应时间的直扩伪码和跳频伪码，由复合码产生单元10将跳频伪码通过查找表映射成频率控制字，利用频率控制字产生两路相位相差90°的正弦波，与直扩伪码复乘后取符号位得到1bit复合码。存储单元5将补偿后的每一路接收信号与产生的复合码进行缓存，因为本实施例在相干积分时间内处理的采样点数L_coh=20000，非相干积分次数L_ncoh=150，设接收信号I、Q分别用3bit表示，需要存储信号采样点6L_cohL_ncoh＝18Mbit；需要存储本地复合码2L_FHL_coh＝16Mbit，其中因子2表示I、Q各1bit。

在图4给出了1000路并行相关器的处理过程中：并行相关单元6取出多普勒补偿后的接收信号进行1/2T_c=20个采样点的抽头延迟，然后将每一路抽头与取出的复合码进行并行相关，得到1000路相关结果。

图5给出了复合码滑动过程：一次并行相关步骤完成后，控制单元11控制存储单元5中补偿后信号的读取地址归零，复合码读取地址变为原首地址累加L_coh的地址长度，重复上述并行相关过程，直到完成L_FH=400次复合码滑动。

判决单元7接收每次得到的相关结果，经过最大值比较处理得到时间对准时积分峰值的码相位。利用码相位对时间单元8进行校正，驱动扩跳伪码发生器9产生正确相位的直扩伪码和跳频伪码。

下面估算捕获时间：

以1/2T_c搜索的相位总数为2L_DSSS＝400000，积分驻留时间为L_ncohR_FH＝15ms，忽略数据存取时间，考虑1000的相关器并行度和10路多普勒开槽，捕获总时间约为2L_ncohL_DSSS(1000R_FH)＝6秒。

可见，利用本发明提出的多普勒开槽方法和基于1bit复合伪码的相关器结构，以可接受的硬件资源开销，给出了高动态12km/s相对速度和微弱信号-40dB带内信噪比环境中，DS/FH混合扩频信号快速捕获的可行方案，相对于传统DS/FH捕获技术，在硬件资源消耗方面具有明显的优势。

用户通过电脑中的软件程序，即上层软件13向捕获分***中的主控单元11发送启动捕获的指令，当主控单元11完成指令解析后控制捕获分***进行信号的捕获处理。

以上对本发明实施例进行了详细介绍，本文中应用了具体实施方式对本发明进行了阐述，以上实施例的说明中，信噪比，频偏，码长，相关器并行度以及捕获时间的计算，只是用于帮助理解本发明的方法及设备；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书实施例的内容不应理解为对本发明的限制。

Claims (6)

1.一种高动态微弱DS/FH混合扩频信号捕获***，包括射频分***、捕获分***以及环路和解调分***，其特征在于：在捕获分***中，设有按搜索多普勒频率范围划分为K个频率槽的多普勒开槽单元(4)，多普勒开槽单元(4)把数字前端单元(3)得到的零中频信号复制K路，以每个槽的中心频率分别对每一路信号进行多普勒预补偿；多普勒预补偿是数字前端单元(3)对零中频信号进行多普勒补偿，包括载波多普勒补偿和伪码多普勒补偿,其中，载波多普勒补偿采用直接数字式频率合成器DDS数字频率合成的方法产生需要的正交载波；码多普勒补偿采用下述“***/扣除”法：当载波多普勒为正频率时，每间隔N个采样点进行一次采样点***；当载波多普勒为负频率时，每间隔N个采样点进行一次采样点扣除，其中N＝f_RF/Δf_k，f_RF为射频中心频率，Δf_k为第k个载波多普勒频率槽的中心频率；并联在多普勒开槽单元(4)、并行相关单元(6)与判决单元(7)的控制单元(11)将多普勒开槽单元(4)多普勒补偿后的信号和复合码存入存储单元(5)，驱动并行相关单元(6)从存储单元(5)取出数据进行并行相关计算，判决单元(7)将并行相关计算的结果做最大值比较处理，将得到的正确码相位反馈给时间单元(8)，时间单元(8)驱动扩跳伪码发生器(9)将扩跳伪码输入到复合码产生单元(10)产生复合码，同时把产生的正确相位直扩伪码和跳频伪码传输至环路和解调分***(12),复合码产生单元(10)通过查找表将跳频伪码映射成频率控制字，利用频率控制字产生两路相位相差90°的正弦波，分别与直扩伪码复乘后取符号位得到I、Q各1bit复合码c_i和c_q；并行相关运算采用时间不能超过一跳的相干积分结合非相干积分的方式，相干积分是将补偿后的基带复信号r_i+r_qj和复合码c_i+c_qj进行复数乘法运算的，复数乘法运算是利用异或逻辑和加法器完成的，相干积分采用用异或逻辑和加法器完成相干积分，并采用如下公式对补偿后的基带复信号r_i+r_qj和复合码c_i+c_qj进行复数乘法运算：

$(r_i+r_{q}j)\×(c_i+c_{q}j)=r_i\⊕c_i-r_q\⊕c_q+(r_i\⊕c_q+r_q\⊕c_i)j,$ 其中，c_i和c_q是1bit位宽的复合码。

2.根据权利要求1所述的高动态微弱DS/FH混合扩频信号捕获***，其特征是：捕获分***由数字前端单元(3)、多普勒开槽单元(4)、存储单元(5)、并行相关单元(6)、判决单元(7)、时间单元(8)、扩跳伪码发生器(9)、复合码产生单元(10)和控制单元(11)组成，其中控制单元(11)依次并联多普勒开槽单元(4)、并行相关单元(6)和判决单元(7)，判决单元(7)通过时间单元(8)依次连接时间单元(8)、扩跳伪码发生器(9)和复合码产生单元(10)构成并联回路，扩跳伪码发生器(9)通过环路和解调分***(12)相连数字前端单元(3)，数字前端单元(3)与多普勒开槽单元(4)相连。

3.根据权利要求1所述的高动态微弱DS/FH混合扩频信号捕获***，其特征是：并行相关单元(6)完成一次并行相关运算后，控制单元(11)将存储单元(5)中补偿后信号的读取地址归零，把复合码读取地址变为原首地址累加L＝T_hop/T_s的地址长度进行复合码滑动，其中，T_s是采样点周期，T_hop是一次跳频驻留时间。

4.根据权利要求1所述的高动态微弱DS/FH混合扩频信号捕获***，其特征是：复合码滑动是使每次进行相干积分的复合码首地址处于一跳的起始位置，以保证相干积分的起止时间不跨过频率跳变点。

5.根据权利要求1所述的高动态微弱DS/FH混合扩频信号捕获***，其特征是：控制单元(11)取出存储单元(5)中的信号进行抽头延迟，抽头延迟为aT_c，其中0＜a≤0.5，T_c为直扩码码片时间，将每一路抽头与取出的复合码进行并行相关运算，得到一次跳频驻留时间T_hop内每个抽头延迟线的相关结果。

6.根据权利要求1所述的高动态微弱DS/FH混合扩频信号捕获***，其特征是：所述的并行相关运算是采用相干积分和非相干积分结合的方式：首先将同频的复合码与每一路抽头信号在一跳的时间内进行相干积分，再将该积分结果进行非相干积分。