CN103872110B - 逆导型igbt的背面结构及其制备方法 - Google Patents
逆导型igbt的背面结构及其制备方法 Download PDFInfo
- Publication number
- CN103872110B CN103872110B CN201210526482.5A CN201210526482A CN103872110B CN 103872110 B CN103872110 B CN 103872110B CN 201210526482 A CN201210526482 A CN 201210526482A CN 103872110 B CN103872110 B CN 103872110B
- Authority
- CN
- China
- Prior art keywords
- drift region
- cushion
- region
- insulating barrier
- metal layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 238000002347 injection Methods 0.000 claims abstract description 33
- 239000007924 injection Substances 0.000 claims abstract description 33
- 239000012535 impurity Substances 0.000 claims description 28
- 238000001259 photo etching Methods 0.000 claims description 26
- 238000000137 annealing Methods 0.000 claims description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 239000004411 aluminium Substances 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims description 2
- 229910052796 boron Inorganic materials 0.000 claims description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims 1
- 229910052733 gallium Inorganic materials 0.000 claims 1
- 229910052738 indium Inorganic materials 0.000 claims 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims 1
- 230000003139 buffering effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000005404 monopole Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种逆导型IGBT的背面结构，包括：漂移区、第一N+缓冲层、绝缘层、P+集电区、N+短路区及集电极金属层；所述P+集电区与所述N+短路区中间通过所述漂移区分隔开；所述N+短路区的耗尽部分通过所述绝缘层与所述集电极金属层连接，其他部分直接与所述集电极金属层连接。本发明提供的一种逆导型IGBT的背面结构及其制备方法，通过在P+集电区和N+短路区之间加入一段低掺杂的N‑区域的漂移区，这样能使P+集电区更大程度的正偏，从而能避免回跳现象的产生，另外此结构还可以增加P+集电区有效导通面积，增加空穴的注入总量，降低了导通压降，从而降低功耗。
Description
技术领域
本发明涉及功率半导体器件技术领域，特别涉及逆导型IGBT的背面结构及其制备方法。
背景技术
逆导型IGBT是一种新型的功率器件，它具有众多优点的同时也引入了一些缺点，如回跳现象。
通过对比可以发现逆导型IGBT的大部分结构与传统的IGBT结构相似。最大的区别是，逆导型IGBT的集电极不是连续的P+区，而是间断地引入一些N+短路区。
逆导型IGBT的P-基区、N-漂移区、N+缓冲层及N+短路区构成了一个PIN二极管。逆导型IGBT等效于一个IGBT与一个PIN二极管反并联，只不过在同一芯片上实现了。当IGBT在承受反压时，这个PIN二极管导通，这也正是称其为逆导型IGBT的原因。在关断期间，逆导型IGBT为漂移区过剩载流子提供了一条有效的抽走通道，大大缩短了逆导型IGBT的关断时间。
逆导型IGBT的思想节省了芯片面积、封装、测试费用，降低了器件成本。此外，它还具有低的损耗、良好的SOA特性、正的温度系数，以及良好的软关断特性、短路特性以及良好的功率循环特性。
然而，逆导型IGBT在拥有诸多优点的同时，也带来了些问题。最主要的是回跳现象。产生回跳现象的原理不难解释。在逆导型IGBT导通初期，器件是单极导通的，可以说是工作在VDMOS模式。电子从沟道注入N-漂移区，几乎垂直流向集电极，当流入缓冲层后，电子流汇集到集电极短路区后流出器件。从图中可以看到，在P+区上方，电子是横向流到N+短路区的。这样从P+区边缘到P+区中央电势逐渐下降，而这个电势与P+区的电势决定了集电结是否开启。起初电子电流密度小，如图1a所示，所产生的压降不足以使集电结开启。集电结两侧电势处处小于其内建电势（Vmg<Vmf<…<Vma<0.7V），此时没有空穴注入，也即没有发生电导调制，故导通压降很大。随着VCE增加，电子电流密度增加，集电结正向偏压增加。如图1b图所示，直到集电结部分导通（Vmg<…Vmd<0.7V<Vmc<…<Vma），部分P+区开始注入空穴，电导调制开始，导通压降大幅下降，此时器件进入了IGBT模式，这就看到了上述的回跳现象。
现有技术中还公开了一种逆导型IGBT，正向导通时候的电流分布如图2所示，虽然可以有效消除回跳现象，但是由于P+集电极区域1与N+短路区域2直接相邻，导致部分P+集电极区域1未能导通，使P+集电极区域1的空穴注入效率降低，这样会间接浪费芯片的利用率，增加制造成本。
发明内容
本发明所要解决的技术问题是提供一种能抑制器件回跳现象的逆导型IGBT的背面结构及其制备方法。
为解决上述技术问题，本发明的一个方面提供了一种逆导型IGBT的背面结构，包括：漂移区、第一N+缓冲层、绝缘层、P+集电区、N+短路区及集电极金属层；
所述P+集电区设置在所述漂移区底部一侧，所述N+短路区设置在所述漂移区底部另一侧，所述P+集电区与所述N+短路区中间通过所述漂移区分隔开；
所述P+集电区通过所述第一N+缓冲层与所述漂移区连接；
所述漂移区及第一N+缓冲层均通过所述绝缘层与所述集电极金属层连接；
所述P+集电区与所述集电极金属层连接；
所述N+短路区的耗尽部分通过所述绝缘层与所述集电极金属层连接，其他部分直接与所述集电极金属层连接。
进一步地，所述的逆导型IGBT的背面结构，还包括：
第二N+缓冲层，所述N+短路区通过所述第二N+缓冲层与所述漂移区连接，所述第二N+缓冲层通过所述绝缘层与所述集电极金属层连接。
本发明的另一个方面，提供一种逆导型IGBT的背面结构的制备方法，包括：将芯片背面减薄后，在漂移区底面制备绝缘层；
将所述漂移区底面通过光刻，再进行N型杂质注入后退火，形成N+缓冲层；
将所述漂移区底面一侧通过光刻，再进行P型杂质注入后退火，形成P+集电区；
将所述漂移区底面另一侧通过光刻，再进行N型杂质注入、退火后，形成N+短路区，所述P+集电区与所述N+短路区之间通过所述漂移区分隔开；
将所述P+集电区、N+短路区及绝缘层底面金属化形成集电极金属层。
进一步地，所述将漂移区底面通过光刻，再进行N型杂质注入后退火，形成N+缓冲层包括：
将所述漂移区整个底面通过光刻，再进行N型杂质注入、退火后，在所述绝缘层的一侧形成第一N+缓冲层，在所述绝缘层的另一侧形成第二N+缓冲层，使所述P+集电区通过所述第一N+缓冲层与所述漂移区连接，使所述N+短路区通过所述第二N+缓冲层与所述漂移区连接。
进一步地，所述将漂移区底面通过光刻，再进行N型杂质注入后退火，形成N+缓冲层包括：
将所述漂移区底面局部通过光刻，再进行N型杂质注入、退火后，在所述绝缘层的一侧形成第一N+缓冲层，使所述P+集电区通过所述第一N+缓冲层与所述漂移区连接，使所述N+短路区直接与所述漂移区连接。
进一步地，所述在漂移区底面制备绝缘层是直接将漂移区进行氧化或在漂移区背面淀积一层SiO2后再进行光刻，获得绝缘层。
进一步地，所述漂移区及缓冲层均通过所述绝缘层与所述集电极金属层连接；
所述P+集电区与所述集电极金属层连接；
所述N+短路区的耗尽部分通过所述绝缘层与所述集电极金属层连接，其他部分直接与所述集电极金属层连接。
进一步地，在形成所述缓冲层时，注入的N型杂质包括磷、砷或氢。
进一步地，在形成所述P+集电区时，注入的P型杂质包括磷、砷或氢。
进一步地，在形成所述N+短路区时，注入的N型杂质包括硼或铝。
本发明提供的一种逆导型IGBT的背面结构及其制备方法，通过在P+集电区和N+短路区之间加入一段低掺杂的N-区域的漂移区，这样能使P+集电区更大程度的正偏，从而能避免回跳现象的产生，另外此结构还可以增加P+集电区有效导通面积，增加空穴的注入总量，降低了导通压降，从而降低功耗。
附图说明
图1a及图1b为现有逆导型IGBT的回跳现象产生原理图；
图2为现有逆导型IGBT正向导通时的电流分布图；
图3为本发明实施例一提供的一种逆导型IGBT的背面结构的结构示意图；
图4为本发明实施例二中制备绝缘层的结构示意图；
图5为本发明实施例二中制备N+缓冲层的结构示意图；
图6为本发明实施例二中制备P+集电区的结构示意图；
图7为本发明实施例二中制备N+短路区的结构示意图；
图8为本发明实施例二中制备集电极金属层的结构示意图；
图9为图8所示结构的等效电路图。
具体实施方式
实施例一：
如图3所示，本实施例提供的一种逆导型IGBT的背面结构包括：漂移区100、第一N+缓冲层101、P+集电区102、N+短路区103、绝缘层104及集电极金属层105。P+集电区102设置在漂移区100底部一侧，N+短路区103设置在漂移区100底部另一侧，P+集电区102与N+短路区103中间通过漂移区100分隔开，漂移区100为低掺杂的N-区域。P+集电区102通过第一N+缓冲层101与漂移区100连接。漂移区100及第一N+缓冲层101均通过绝缘层104与集电极金属层105连接。P+集电区102与集电极金属层105连接；N+短路区103的耗尽部分通过绝缘层104与集电极金属层105连接，其他部分直接与集电极金属层105连接。
本实施例提供的制备上述逆导型IGBT的背面结构的方法，包括以下几个步骤：
步骤S1：将芯片背面减薄后，在漂移区100底面制备绝缘层104。具体是在漂移区100底面制备绝缘层104是直接将漂移区100进行氧化或在漂移区100背面淀积一层SiO2后再进行光刻，获得绝缘层104。
步骤S2：将漂移区100底面通过光刻，再进行N型杂质注入后退火，形成N+缓冲层；具体是将漂移区底面局部通过光刻，再进行N型杂质注入、退火后，在绝缘层的一侧形成第一N+缓冲层101。
步骤S3：将漂移区100底面一侧通过光刻，再进行P型杂质注入后退火，形成P+集电区102，且P+集电区102通过第一N+缓冲层101与漂移区100连接。
步骤S4：将漂移区100底面另一侧通过光刻，再进行N型杂质注入、退火后，形成N+短路区103，使P+集电区102与N+短路区103中间通过漂移区100分隔开，且N+短路区103直接与漂移区100连接。
步骤S5：将P+集电区102、N+短路区103及绝缘层104底面金属化形成集电极金属层105。漂移区100及第一N+缓冲层101均通过绝缘层104与集电极金属层105连接；P+集电区102与集电极金属层105连接；N+短路区103的耗尽部分通过绝缘层104与集电极金属层105连接，其他部分直接与集电极金属层105连接。
实施例二：
如图8所示，本实施例提供的一种逆导型IGBT的背面结构包括：漂移区200、第一N+缓冲层201、第二N+缓冲层206、P+集电区202、N+短路区203、绝缘层204及集电极金属层205。P+集电区202设置在漂移区200底部一侧，N+短路区203设置在漂移区200底部另一侧，P+集电区202与N+短路区203中间通过漂移区200分隔开，漂移区200为低掺杂的N-区域。P+集电区202通过第一N+缓冲层201与漂移区200连接。漂移区200、第一N+缓冲层201及第二N+缓冲层206均通过绝缘层204与集电极金属层205连接。P+集电区202与集电极金属层205连接。N+短路区203通过第二N+缓冲层206与漂移区200连接。N+短路区203的耗尽部分通过绝缘层204与集电极金属层205连接，其他部分直接与集电极金属层205连接。
本实施例提供的制备上述逆导型IGBT的背面结构的方法，包括以下几个步骤：
步骤S1：如图4所示，将芯片背面减薄后，在漂移区200底面制备绝缘层204。具体是在漂移区200底面制备绝缘层204是直接将漂移区200进行氧化或在漂移区200背面淀积一层SiO2后再进行光刻，获得绝缘层204。
步骤S2：如图5所示，将漂移区200底面通过光刻，再进行N型杂质注入后退火，形成N+缓冲层；具体是将漂移区底面全部通过光刻，再进行N型杂质注入、退火后，在绝缘层的一侧形成第一N+缓冲层201，在绝缘层的另一侧形成第二N+缓冲层206。
步骤S3：如图6所示，将漂移区200底面一侧通过光刻，再进行P型杂质注入后退火，形成P+集电区202，且P+集电区202通过第一N+缓冲层201与漂移区200连接。
步骤S4：如图7所示，将漂移区200底面另一侧通过光刻，再进行N型杂质注入、退火后，形成N+短路区203，使P+集电区202与N+短路区203中间通过漂移区200分隔开，且N+短路区通过第二N+缓冲层206与漂移区200连接。
步骤S5：如图8所示，将P+集电区202、N+短路区203及绝缘层204底面金属化形成集电极金属层205。漂移区200及第一N+缓冲层201均通过绝缘层204与集电极金属层205连接；P+集电区202与集电极金属层205连接；N+短路区203的耗尽部分通过绝缘层204与集电极金属层205连接，其他部分直接与集电极金属层205连接。
上述结构的等效电路图如图9所示，本电路由R1及R2组成，其中R1为P+集电区上方缓冲层的分布电阻，R2为P+集电区与N+短路区中间漂移区的分布电阻。与图2相比，本发明的结构多了一个R2电阻，由于掺杂浓度很低，所以R2的阻值很大。当电流流过R2后会产生较大的压降，从而使P+集电区正偏，一方面可以抑制回跳现象，另一方面可以减小无效的P+集电区面积，增加空穴注入，从而降低了导通压降和损耗。
本发明提供的逆导型IGBT的背面结构及其制备方法，通过在P+集电区与N+短路区中间放置一段漂移区，P+集电区需要用N+缓冲层包裹，N+短路区可以有N+缓冲层，也可不设置N+缓冲层。为了防止N+短路区穿通，在其下方制作了一层厚度的绝缘层。绝缘层的宽度一方面要把N+缓冲层与集电极金属层隔离，另一方面保证在正向阻断时N+短路区的耗尽部分不能与集电极金属层接触。通过对结构的改进，不仅有效抑制了器件的回跳现象，还能提高空穴注入的面积，降低导通电压及器件损耗。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种逆导型IGBT的背面结构，其特征在于，包括：
漂移区、第一N+缓冲层、绝缘层、P+集电区、N+短路区及集电极金属层；
所述P+集电区设置在所述漂移区底部一侧，所述N+短路区设置在所述漂移区底部另一侧，所述P+集电区与所述N+短路区中间通过所述漂移区分隔开；
所述P+集电区通过所述第一N+缓冲层与所述漂移区连接；
所述漂移区及第一N+缓冲层均通过所述绝缘层与所述集电极金属层连接；
所述P+集电区与所述集电极金属层连接；
所述N+短路区的耗尽部分通过所述绝缘层与所述集电极金属层连接，其他部分直接与所述集电极金属层连接。
2.如权利要求1所述的逆导型IGBT的背面结构，其特征在于，还包括：
第二N+缓冲层，所述N+短路区通过所述第二N+缓冲层与所述漂移区连接，所述第二N+缓冲层通过所述绝缘层与所述集电极金属层连接。
3.一种逆导型IGBT的背面结构的制备方法，其特征在于，包括：
将芯片背面减薄后，在漂移区底面制备绝缘层；
将所述漂移区底面通过光刻，再进行N型杂质注入后退火，形成N+缓冲层；
将所述漂移区底面一侧通过光刻，再进行P型杂质注入后退火，形成P+集电区；
将所述漂移区底面另一侧通过光刻，再进行N型杂质注入、退火后，形成N+短路区，所述P+集电区与所述N+短路区之间通过所述漂移区分隔开；
将所述P+集电区、N+短路区及绝缘层底面金属化形成集电极金属层；
所述P+集电区用所述N+缓冲层包裹；
所述绝缘层的宽度一方面使N+缓冲层与集电极金属层隔离，另一方面在正向阻断时使所述N+短路区的耗尽部分不与所述集电极金属层接触。
4.如权利要求3所述的逆导型IGBT的背面结构的制备方法，其特征在于，将所述漂移区底面通过光刻，再进行N型杂质注入后退火，形成N+缓冲层包括：
将所述漂移区整个底面通过光刻，再进行N型杂质注入、退火后，在所述绝缘层的一侧形成第一N+缓冲层，在所述绝缘层的另一侧形成第二N+缓冲层，使所述P+集电区通过所述第一N+缓冲层与所述漂移区连接，使所述N+短路区通过所述第二N+缓冲层与所述漂移区连接。
5.如权利要求3所述的逆导型IGBT的背面结构的制备方法，其特征在于，将所述漂移区底面通过光刻，再进行N型杂质注入后退火，形成N+缓冲层包括：
将所述漂移区底面局部通过光刻，再进行N型杂质注入、退火后，在所述绝缘层的一侧形成第一N+缓冲层，使所述P+集电区通过所述第一N+缓冲层与所述漂移区连接，使所述N+短路区直接与所述漂移区连接。
6.如权利要求4或5所述的逆导型IGBT的背面结构的制备方法，其特征在于：
所述在漂移区底面制备绝缘层是直接将漂移区进行氧化或在漂移区背面淀积一层SiO2后再进行光刻，获得绝缘层。
7.如权利要求6所述的逆导型IGBT的背面结构的制备方法，其特征在于：
所述漂移区及缓冲层均通过所述绝缘层与所述集电极金属层连接；
所述P+集电区与所述集电极金属层连接；
所述N+短路区的耗尽部分通过所述绝缘层与所述集电极金属层连接，其他部分直接与所述集电极金属层连接。
8.如权利要求6所述的逆导型IGBT的背面结构的制备方法，其特征在于：
在形成所述缓冲层时，注入的N型杂质包括磷、砷或氢。
9.如权利要求6所述的逆导型IGBT的背面结构的制备方法，其特征在于：
在形成所述P+集电区时，注入的P型杂质包括硼、铝、镓或铟。
10.如权利要求6所述的逆导型IGBT的背面结构的制备方法，其特征在于：
在形成所述N+短路区时，注入的N型杂质包括磷、砷或氢。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210526482.5A CN103872110B (zh) | 2012-12-07 | 2012-12-07 | 逆导型igbt的背面结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210526482.5A CN103872110B (zh) | 2012-12-07 | 2012-12-07 | 逆导型igbt的背面结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103872110A CN103872110A (zh) | 2014-06-18 |
| CN103872110B true CN103872110B (zh) | 2018-03-30 |
Family
ID=50910464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210526482.5A Active CN103872110B (zh) | 2012-12-07 | 2012-12-07 | 逆导型igbt的背面结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103872110B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104979378B (zh) * | 2014-04-03 | 2020-01-31 | 上海联星电子有限公司 | 半导体器件的集电极结构及ti-igbt |
| CN117558751A (zh) * | 2022-08-04 | 2024-02-13 | 无锡华润上华科技有限公司 | 场截止型绝缘栅双极晶体管及其制造方法 |
| CN116825835B (zh) * | 2023-07-25 | 2024-05-14 | 四川奥库科技有限公司 | 一种逆导型igbt器件的背面结构及制造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127365A (zh) * | 2006-08-18 | 2008-02-20 | 三垦电气株式会社 | 绝缘栅型双极晶体管 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010098189A (ja) * | 2008-10-17 | 2010-04-30 | Toshiba Corp | 半導体装置 |
| KR20100085508A (ko) * | 2009-01-21 | 2010-07-29 | 용 서 구 | 전계 분산 효과를 갖는 수직 게이트형 바이폴라 트렌지스터 |
-
2012
- 2012-12-07 CN CN201210526482.5A patent/CN103872110B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101127365A (zh) * | 2006-08-18 | 2008-02-20 | 三垦电气株式会社 | 绝缘栅型双极晶体管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103872110A (zh) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN205542793U (zh) | 级联开关结构 | |
| CN103383958B (zh) | 一种rc-igbt器件及其制作方法 | |
| CN103441148B (zh) | 一种集成肖特基二极管的槽栅vdmos器件 | |
| CN103887331B (zh) | 高压igbt器件的vld终端及其制备方法 | |
| CN107256864B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN104752511B (zh) | 场效应半导体器件及其制造 | |
| CN105870179B (zh) | 一种沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN105679816B (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN102683403A (zh) | 一种沟槽栅电荷存储型igbt | |
| CN105870180B (zh) | 双***沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN103489910B (zh) | 一种功率半导体器件及其制造方法 | |
| CN105789290A (zh) | 一种沟槽栅igbt器件及其制造方法 | |
| CN105742346A (zh) | 双***沟槽栅电荷存储型rc-igbt及其制造方法 | |
| CN107425068B (zh) | 一种碳化硅Trench MOS器件及其制作方法 | |
| CN104393034A (zh) | 一种mos栅控晶闸管及其制造方法 | |
| CN105993076B (zh) | 一种双向mos型器件及其制造方法 | |
| CN103872110B (zh) | 逆导型igbt的背面结构及其制备方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN106298970A (zh) | 一种高压快速软恢复二极管及其制造方法 | |
| CN103594504A (zh) | 具有半超结结构的igbt | |
| CN208608203U (zh) | 一种高浪涌电流能力碳化硅二极管 | |
| CN110473872A (zh) | 一种带有多数载流子二极管的碳化硅mos器件 | |
| CN206134681U (zh) | 高速的沟槽mos器件 | |
| CN106816463A (zh) | 一种终端结构、半导体器件及其制备方法 | |
| CN105702720B (zh) | 一种绝缘栅双极型晶体管的关断性能提升方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |