CN103870652B - 一种3d集成电路的tsv自动***方法 - Google Patents
一种3d集成电路的tsv自动***方法 Download PDFInfo
- Publication number
- CN103870652B CN103870652B CN201410111904.1A CN201410111904A CN103870652B CN 103870652 B CN103870652 B CN 103870652B CN 201410111904 A CN201410111904 A CN 201410111904A CN 103870652 B CN103870652 B CN 103870652B
- Authority
- CN
- China
- Prior art keywords
- tsv
- standard block
- standard
- integrated circuit
- coordinate system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明涉及一种3D集成电路的TSV自动***方法,属于电路设计领域;首先建立3D集成电路版图的直角坐标系,对已经初步定位的TSV和标准单元进行坐标和尺寸的提取,并按照纵坐标进行分类;然后分别对每一行的标准单元进行移动并***TSV;在必要的情况下,需要在移动标准单元的同时移动TSV,来保证标准单元移动后TSV与同一行标准单元的相对位置的改变比移动之前尽量小;第一种是将3D集成电路每一层芯片键合起来以后再制作TSV,这要求每层TSV位置都一样,当TSV位置初步确定后,***TSV时不能移动TSV。第二种是在每层芯片器件制作前制作TSV,此时TSV的位置可以移动,就可以使用移动TSV的TSV***方法。
Description
技术领域
本发明涉及一种3D集成电路的自动布局方法,属于电路设计领域,尤其涉及一种3D集成电路的TSV自动***方法。
背景技术
集成电路产业自从摩尔定律提出以来,已经遵循这种趋势发展超过半个世纪。其主要内容是:集成电路芯片上所集成的集体管的数目,每隔18个月就翻一倍;微处理器的性能每隔18个月提高一倍,或价格下降一半。摩尔定律是简单评估半导体技术进展的经验法则,其重要的意义在于长期而言,集成电路制造工艺是以一直线的方式向前推展,使得集成电路产品能持续降低成本,提升性能,增加功能。预计该定律将持续到至少2015年或2020年。然而,2010年国际半导体技术发展路线图的更新增长已经放缓在2013年年底,之后的时间里晶体管数量密度预计只会每三年翻一番。而IBM研究员发现,“摩尔定律”的时代将会退出,因为研究和实验室的成本需求十分高昂,而有财力投资在创建和维护芯片工厂的企业很少。而且制造工艺也越来越接近半导体的物理极限,将会难以再缩小下去。
传统集成电路采用平面工艺,芯片中所有的晶体管全部在同一层,信号几乎只沿二维方向传输。随着晶体管数量的增多,晶体管之间的互连线将会大大增加。随着集成电路规模的增大,互连的功耗也逐渐增大,并超过晶体管的功耗。于是,3D集成电路成为了其解决方法。而且3D集成电路不必通过缩小晶体管尺寸来提高电路性能,所以也延长了摩尔定律的寿命。3D集成电路将多层芯片堆叠起来,通过硅通孔技术(TSV)连接起来。因为信号通过TSV可以竖直传输,所以互连的长度可以大大缩短,从而降低芯片的功耗。此外,3D集成电路还有其它优点,比如:如果将一个规模很大的集成电路拆分成多个小芯片,分别进行独立的测试,并最终堆叠成一个3D集成电路,就可以提高产量并降低生产成本。
为了能够设计3D集成电路,并测试其与2D集成电路性能的差异,就需要2D集成电路进行划分,然后***TSV并将各个部分堆叠起来,最终将原有的2D集成电路转化为3D集成电路。为了能够***TSV,就需要对原有的电路布局进行修改,使其拥有足够的空间放置TSV而不破坏原有的电路元件。所以实现TSV的自动***就成为了3D集成电路实现的首要问题。本发明提出一种TSV自动***的方法,以简单直接的方法解决TSV自动***的问题,而不破坏电路中标准单元的结构,对已初步确定TSV位置的版图中进行标准单元的移动,留出足够的空间并放置TSV,从而实现TSV自动***而不破坏电路单元的结构的目的。
发明内容
本发明的目的在于提供了一种3D集成电路的TSV自动***方法,其通过3D集成电路中标准单元的位置和初步定位的TSV的位置,移动标准单元或(和)TSV,最终实现TSV的自动***,而不破坏单元中电路元件的结构;该3D集成电路的TSV自动******包括输入单元、标准单元移动单元、TSV移动单元、TSV***单元四部分;输入单元用于建立3D集成电路直角坐标系,对初步定位的标准单元的尺寸及坐标和TSV的尺寸及坐标数据进行提取,并按纵坐标对标准单元和TSV进行划分;标准单元移动单元用于依次移动标准单元,为TSV留出位置;TSV移动单元用于在必要的情况下对TSV进行移动,使TSV与同一行标准单元的相对位置较移动前变化尽量小,同时节约版图面积;TSV***单元用于在修改标准单元和TSV位置后,在标准单元阵列中***TSV。
为实现上述目的,本发明采用的技术方法为一种3D集成电路中***TSV的自动布局方法,首先建立3D集成电路版图的直角坐标系,对已经初步定位的TSV和标准单元进行坐标和尺寸的提取,并按照纵坐标进行分类;然后分别对每一行的标准单元进行移动并***TSV;在必要的情况下,需要在移动标准单元的同时移动TSV,来保证标准单元移动后TSV与同一行标准单元的相对位置的改变比移动之前尽量小。具体步骤如下:
S1.利用输入单元建立3D集成电路版图直角坐标系A,在经过初步定位的TSV版图中建立直角坐标系A’,坐标系A和A’沿版图边缘建立。且两坐标系原点重合,其中横轴沿版图的水平方向建立,纵轴沿版图的垂直方向建立。将坐标系A’及其中的TSV投影到坐标系A上,便于后面对标准单元和TSV的分类、排序和移动。
S2.通过输入单元从库中提取标准单元和TSV的坐标和尺寸信息,以S1中建立的直角坐标系A和A’为准,按照标准单元在纵轴上的坐标划分出不同的行,将标准单元和TSV按照这些行进行分类。对于每一行,以标准单元的横坐标从左到右进行排序,同时对TSV按照TSV的横坐标从左到右进行排序。
S3.如果不需要对TSV进行移动,只需使用标准单元移动单元:首先对第一行进行操作,按照一定的算法,将第一行所有标准单元从左向右依次与最左边的TSV进行位置上的比较,直到找到第一个与这个TSV发生重叠的单元。然后利用标准单元移动单元将该单元及其右侧的所有单元进行右移,使其与这个TSV恰好不发生重叠。之后按照从左向右第二个TSV的位置对本行所有的标准单元进行上述操作。以此类推,直至根据本行所有TSV位置而移动标准单元的过程都结束,即在不移动TSV的情况下,本行所有TSV与所有标准单元都不发生重叠。最后将每一行都进行上述操作,完成对一层电路的布局修改。
S4.如果需要对TSV进行移动,则需共同使用标准单元移动单元和TSV移动单元:跳过S3。首先对第一行进行操作,将第一行所有标准单元从左向右依次与最左边的TSV进行位置上的比较,直到找到第一个与这个TSV发生重叠的单元。利用TSV移动单元将这个TSV右移,使其与该单元不发生重叠。然后利用标准单元移动单元将该TSV右侧的所有标准单元右移,使这些标准单元不与这个TSV发生重叠,同时利用TSV移动单元将这个TSV右侧所有的TSV也右移相同的距离。之后按照从左向右第二个TSV的位置对本行所有的标准单元和右侧TSV进行上述操作。以此类推,直至根据本行所有TSV位置而移动标准单元和TSV的过程都结束,即在本行所有TSV与所有标准单元都不发生重叠的同时,TSV与标准单元的相对位置较移动前变化较小。最后将每一行都进行上述操作,完成对一层电路的布局修改。
S5.利用TSV***单元将移动后的标准单元或(和)TSV的坐标和尺寸输出在同一文件中,完成一层的TSV***。
S6.将3D集成电路其它的层进行上述S1~S5的操作,完成整个3D集成电路的TSV***。
为实现上述步骤,该3D集成电路中的TSV自动******各个单元的功能如下。
输入单元的功能如下:建立3D集成电路版图直角坐标系A,在经过初步定位的TSV版图中建立直角坐标系A’,坐标系A和A’沿版图边缘建立,且两坐标系原点重合,其中横轴沿版图的水平方向建立,纵轴沿版图的垂直方向建立。将坐标系A’及其中的TSV投影到坐标系A上。然后从库文件中提取标准单元和TSV的坐标和尺寸,并按照其纵坐标划分出不同的行,将标准单元和TSV按行分类并从左向右排序。
标准单元移动单元用于依次移动标准单元,为TSV***留出位置。例如对某一行的操作:在坐标系A中确定该行最左侧TSV的位置,然后将与其重叠的标准单元和这个单元右侧的所有单元右移,在坐标系A中留出足够的空间放置该TSV;之后找到从左向右的第二个TSV,做上述相同的操作,直到这一行所有TSV的位置都参与标准单元的移动。
TSV移动单元用于在必要的情况下对一个或多个TSV进行移动,减小TSV与标准单元的相对位置较移动前的变化,达到节约版图面积的目的。例如对某一行的操作:当发现从左向右第一个与标准单元重合的TSV时,首先利用TSV移动单元向右移动TSV,避开与该TSV重合的从左向右的第一个标准单元。然后使用标准单元移动单元右移该TSV右侧所有的单元,使这些单元不与这个TSV发生重叠,同时利用TSV移动单元将这个TSV右侧所有的TSV也右移相同的距离。之后按照从左向右第二个TSV的位置对本行所有的标准单元和右侧TSV进行上述操作。以此类推,直至根据本行所有TSV位置而移动标准单元和TSV的过程都结束,即在本行所有TSV与所有标准单元都不发生重叠的同时,TSV与同一行标准单元的相对位置较移动前变化较小。
TSV***单元用于在修改标准单元和TSV位置后,在标准单元阵列中***TSV。将修改后的属于同一层的标准单元和TSV的坐标尺寸提取出来,存入同一个库文件中,实现一层的TSV***。然后对每一层做上述操作,完成整个3D集成电路的TSV***。
其中坐标系A和A’坐标轴的刻度与实际的版图的大小相符,并精确到纳米级。
本发明可以获得如下有益效果:本发明适用于两种工艺。第一种是将3D集成电路每一层芯片键合起来以后再制作TSV(via-lastTSV),这要求每层TSV的位置都一样,当TSV位置初步确定后,***TSV时不能移动TSV。可以使用不移动TSV的TSV***方法实现。第二种是在每层芯片的器件制作前制作TSV(via-firstTSV),此时TSV的位置可以移动,就可以使用移动TSV的TSV***方法。
附图说明
图1为3D集成电路芯片中某两层的剖面结构示意图;
图2对某一层版图***TSV的流程图;
图3为不移动TSV的情况下,3D集成电路版图中某一层中某一行的某个TSV的***过程示意图;
图4为移动TSV的情况下,3D集成电路版图中某一层中某一行的某两个TSV的***过程示意图;
图5为未***TSV的3D集成电路某一层的版图及其直角坐标系;
图6为初步定位的TSV版图及其直角坐标系;
图7为在不移动TSV的情况下,对图4的版图***TSV的示意图;
图8为在移动TSV的情况下,对图4的版图***TSV的示意图。
图9为TSV俯视示意图的图例。
图10为TSV版图的直角坐标系的图例
图中:1、via-firstTSV,2、via-lastTSV,3、标准单元,4、金属互连线,5、金属层,6、衬底,7、上层芯片,8、下层芯片,9和13、TSV俯视示意图,10和14、标准单元俯视示意图,11、标准单元版图的直角坐标系,12、TSV版图的直角坐标系。
具体实施方式
以下结合附图对本发明作进一步说明。
如图1所示为3D集成电路芯片某两层的剖面结构示意图,该3D集成电路芯片包括via-firstTSV1、via-lastTSV2、标准单元3、金属互连线4、金属层5、衬底6、上层芯片7和下层芯片8;本发明包括四个单元,分别为输入单元、标准单元移动单元、TSV移动单元、TSV***单元;本发明中的3D集成电路时一种三维芯片结构,3D集成电路的每一层都是二维芯片,并由TSV在竖直方向上连接起来;上层芯片7和下层芯片8代表3D集成电路中两层的大体结构;芯片中的标准单元3是集成电路实现对信号处理和传输的基本组成部分,并通过金属互连线4实现标准单元3之间的信号传输;芯片中的上层芯片7和下层芯片8相连接需要通过via-firstTSV1或via-lastTSV2,这两种TSV都是穿透芯片的硅通孔,via-firstTSV只穿透芯片的器件层和金属层的最顶层和最底层,via-lastTSV2穿透全部芯片。
以下是本发明的具体实施步骤。
输入单元包括标准单元3和TSV所在的标准单元版图的直角坐标系11,也包括TSV、标准单元的坐标及尺寸;其功能用于建立直角坐标系,将TSV和标准单元按照纵坐标分类、按横坐标沿正方向的顺序排序即从左向右的顺序。
S1利用输入单元建立3D集成电路版图直角坐标系A(如图5所示),在经过初步定位的TSV版图中建立直角坐标系A’(如图6所示),坐标系A和A’沿版图边缘建立。且两坐标系原点重合,其中横轴沿版图的水平方向建立,纵轴沿版图的垂直方向建立。将坐标系A’及其中的TSV投影到坐标系A上,便于后面对标准单元和TSV的分类、排序和移动。
S2通过输入单元从库中提取标准单元和TSV的坐标和尺寸信息,以S1中建立的直角坐标系A和A’为准,按照标准单元在纵轴上的坐标划分出不同的行,将标准单元和TSV按照这些行进行分类。对于每一行,以标准单元沿横坐标轴正方向的排序,同时对TSV按照TSV的横坐标轴正方向排序。
如图3所示为在不移动TSV的情况下,在任意一行***一个TSV的过程,此时***的TSV都是via-lastTSV2。标准单元移动单元包括via-firstTSV1、via-lastTSV2、标准单元3和标准单元版图的直角坐标系11,其功能用于移动标准单元为TSV留出足够的空间。
S3对3D集成电路的第一层的第一行进行操作,首先沿横坐标轴正方向逐个扫描标准单元,当发现第一个与TSV重合的标准单元时(也就是与从左向右第一个TSV重合时),将该标准单元及其右侧所有单元同时右移,使该标准单元左侧边界与该TSV右侧边界重合(如图3的②到③的过程);之后从该标准单元开始继续从左向右扫描标准单元,直到找到第一个与从左向右第二个TSV重叠的标准单元,将该标准单元及其右侧所有标准单元右移,使该标准单元左侧边界与该TSV右侧边界重合;依次类推,直到这一行的所有TSV和标准单元都被处理完,再按照上述操作处理其它行,直到整个层都被处理完成。图7就是按照这种方法处理后的一层的版图的示意图。
如图4所示为在移动TSV的情况下,在某一行连续***两个TSV的过程。TSV移动单元包括via-firstTSV1、标准单元3和直角坐标系11,其功能用于在标准单元移动过程中移动TSV,达到缩小TSV与同一行标准单元相对位置变化和节省面积的目的。
S4跳过S3,对3D集成电路的第一层的第一行进行操作,首先从左向右逐个扫描标准单元,当发现第一个与TSV重合的标准单元时(也就是与从左向右第一个TSV重合时),不移动与该TSV发生重叠的第一个标准单元,而是利用标准单元移动单元将该TSV右移,使该TSV的左侧边界与该标准单元的右侧边界重合(如图4的②到③的过程);之后利用标准单元移动单元和TSV移动单元,右移该标准单元右侧相邻的标准单元以及其右侧的所有单元和TSV,使其与该TSV不发生重叠(如图4的③到④的过程);然后继续向右扫描标准单元,直到发现下一个与TSV重合的标准单元,按照上述操作进行处理;依次类推,直到这一行的所有TSV和标准单元都被处理完,再按照上述操作处理其它行,直到整个层都被处理完成。图8就是按照这种方法处理后的一层的版图的示意图。
TSV***单元包括via-firstTSV1、via-lastTSV2、标准单元3和直角坐标系11,其功能用于实现在修改标准单元和TSV位置后,对TSV的***。
S5利用TSV***单元将修改位置后的标准单元和TSV的坐标和尺寸提取出来,分别输出到各自层中的同一个坐标文件和尺寸文件中,实现TSV的***。
S6将3D集成电路其它的层进行上述S1~S5的操作,完成整个3D集成电路的TSV***。
本发明方法首先对3D集成电路的第一层建立标准单元版图的直角坐标系11、TSV版图的直角坐标系12。将TSV版图的直角坐标系12投影到标准单元版图的直角坐标系11上,实现将初步定位的TSV投影到标准单元3的版图中;然后两种情况,对标准单元3的位置进行修改,如有必要也修改TSV的位置,直到对于所有TSV都有足够的空间***到标准单元3的版图中;重复上述操作处理其它层;最后将修改位置后的TSV和标准单元3的坐标和尺寸提取出来,输出到每一层各自的坐标和尺寸文件中,实现TSV的自动***,完成整个3D集成电路的布局过程。
Claims (6)
1.一种3D集成电路的TSV自动***方法,其特征在于:实现该方法的3D集成电路芯片包括via-first TSV(1)、via-last TSV(2)、标准单元(3)、金属互连线(4)、金属层(5)、衬底(6)、上层芯片(7)和下层芯片(8);3D集成电路是一种三维芯片结构,3D集成电路的每一层都是二维芯片,并由TSV在竖直方向上连接起来;上层芯片(7)和下层芯片(8)代表3D集成电路中两层的大体结构;芯片中的标准单元(3)是集成电路实现对信号处理和传输的基本组成部分,并通过金属互连线(4)实现标准单元(3)之间的信号传输;芯片中的上层芯片(7)和下层芯片(8)相连接需要通过via-first TSV(1)或via-last TSV(2),这两种TSV都是穿透芯片的硅通孔,via-first TSV只穿透芯片的器件层和金属层的最顶层和最底层,via-lastTSV(2)穿透全部芯片;
该3D集成电路的TSV自动***方法包括以下步骤:
S1利用输入单元建立3D集成电路版图直角坐标系A,在经过初步定位的TSV版图中建立直角坐标系A’,坐标系A和A’沿版图边缘建立;且两坐标系原点重合,其中横轴沿版图的水平方向建立,纵轴沿版图的垂直方向建立;将坐标系A’及其中的TSV投影到坐标系A上,便于后面对标准单元和TSV的分类、排序和移动;
输入单元包括标准单元(3),还包括TSV所在的标准单元版图的直角坐标系(11),也包括TSV、标准单元的坐标及尺寸;其功能用于建立直角坐标系,将TSV和标准单元按照纵坐标分类、按横坐标沿正方向的顺序排序;
S2通过输入单元从库中提取标准单元和TSV的坐标和尺寸信息,以S1中建立的直角坐标系A和A’为准,按照标准单元在纵轴上的坐标划分出不同的行,将标准单元和TSV按照这些行进行分类;对于每一行,以标准单元沿横坐标轴正方向排序,同时对TSV按照TSV的横坐标轴正方向排序;
在不移动TSV的情况下,在任意一行***一个TSV的过程,执行步骤S3;此时***的TSV都是via-last TSV(2);标准单元移动单元包括via-first TSV(1)、via-last TSV(2)、标准单元(3)和标准单元版图的直角坐标系(11),其功能用于移动标准单元为TSV留出足够的空间;
S3对3D集成电路的第一层的第一行进行操作,首先沿横坐标轴正方向逐个扫描标准单元,当发现第一个与TSV重合的标准单元时,将该标准单元及其右侧所有标准单元同时右移,使该标准单元左侧边界与该TSV右侧边界重合;之后从该标准单元开始继续从左向右扫描标准单元,直到找到第一个与从左向右第二个TSV重叠的标准单元,将所述第一个与从左向右第二个TSV重叠的标准单元及其右侧所有标准单元右移,使所述第一个与从左向右第二个TSV重叠的标准单元左侧边界与所述从左向右第二个TSV右侧边界重合;依次类推,直到这一行的所有TSV和标准单元都被处理完,再按照上述操作处理其它行,直到整个层都被处理完成;
在移动TSV的情况下,在某一行连续***两个TSV的过程,执行步骤S4;TSV移动单元包括via-first TSV(1)、标准单元(3)和直角坐标系(11),其功能用于在标准单元移动过程中移动TSV,达到缩小TSV与同一行标准单元相对位置变化和节省面积的目的;
S4对3D集成电路的第一层的第一行进行操作,首先从左向右逐个扫描标准单元,当发现第一个与从左向右第一个TSV重合的标准单元时,不移动与该TSV发生重叠的第一个标准单元,而是利用标准单元移动单元将该TSV右移,使该TSV的左侧边界与该标准单元的右侧边界重合;之后利用标准单元移动单元和TSV移动单元,右移该标准单元右侧相邻的标准单元以及其右侧的所有标准单元和TSV,使其与该TSV不发生重叠;然后继续向右扫描标准单元,直到发现下一个与TSV重合的标准单元,按照上述操作进行处理;依次类推,直到这一行的所有TSV和标准单元都被处理完,再按照上述操作处理其它行,直到整个层都被处理完成;
TSV***单元包括via-first TSV(1)、via-last TSV(2)、标准单元(3)和直角坐标系(11),其功能用于实现在修改标准单元和TSV位置后,对TSV的***;
S5利用TSV***单元将修改位置后的标准单元和TSV的坐标和尺寸提取出来,分别输出到各自层中的同一个坐标文件和尺寸文件中,实现TSV的***;
S6将3D集成电路其它的层进行上述S1~S5的操作,完成整个3D集成电路的TSV***;
所述方法首先对3D集成电路的第一层建立标准单元版图的直角坐标系(11)、TSV版图的直角坐标系(12);将TSV版图的直角坐标系(12)投影到标准单元版图的直角坐标系(11)上,实现将初步定位的TSV投影到标准单元(3)的版图中;然后分两种情况,对标准单元(3)的位置进行修改,如有必要也修改TSV的位置,直到对于所有TSV都有足够的空间***到标准单元(3)的版图中;重复上述操作处理其它层;最后将修改位置后的TSV和标准单元(3)的坐标和尺寸提取出来,输出到每一层各自的坐标和尺寸文件中,实现TSV的自动***,完成整个3D集成电路的布局过程。
2.根据权利要求1所述的一种3D集成电路的TSV自动***方法,其特征在于:标准单元移动单元用于依次移动标准单元,为TSV***留出位置。
3.根据权利要求1所述的一种3D集成电路的TSV自动***方法,其特征在于:TSV移动单元用于对一个或多个TSV进行移动,减小TSV与标准单元的相对位置较移动前的变化,达到节约版图面积的目的。
4.根据权利要求1所述的一种3D集成电路的TSV自动***方法,其特征在于:TSV***单元用于在修改标准单元和TSV位置后,在标准单元阵列中***TSV;将修改后的属于同一层的标准单元和TSV的坐标尺寸提取出来,存入同一个库文件中,实现一层的TSV***;然后对每一层做上述操作,完成整个3D集成电路的TSV***;其中坐标系A和A’坐标轴的刻度与实际的版图的大小相符,并精确到纳米级。
5.根据权利要求1或2所述的一种3D集成电路的TSV自动***方法,其特征在于:所述步骤S3中对某一行的操作,在坐标系A中确定该行最左侧TSV的位置,然后将与其重叠的标准单元和这个单元右侧的所有标准单元右移,在坐标系A中留出足够的空间放置该TSV;之后找到从左向右的第二个TSV,做上述相同的操作,直到这一行所有TSV的位置都参与标准单元的移动。
6.根据权利要求1或3所述的一种3D集成电路的TSV自动***方法,其特征在于:所述步骤S4中对某一行的操作,当发现从左向右第一个与标准单元重合的TSV时,首先利用TSV移动单元向右移动TSV,避开与该TSV重合的从左向右的第一个标准单元;然后使用标准单元移动单元右移该TSV右侧所有的标准单元,使这些单元不与这个TSV发生重叠,同时利用TSV移动单元将这个TSV右侧所有的TSV也右移相同的距离;之后按照从左向右第二个TSV的位置对本行所有的标准单元和右侧TSV进行上述操作;以此类推,直至根据本行所有TSV位置而移动标准单元和TSV的过程都结束,即在本行所有TSV与所有标准单元都不发生重叠的同时,TSV与同一行标准单元的相对位置较移动前变化较小。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410111904.1A CN103870652B (zh) | 2014-03-24 | 2014-03-24 | 一种3d集成电路的tsv自动***方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410111904.1A CN103870652B (zh) | 2014-03-24 | 2014-03-24 | 一种3d集成电路的tsv自动***方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103870652A CN103870652A (zh) | 2014-06-18 |
CN103870652B true CN103870652B (zh) | 2017-01-25 |
Family
ID=50909179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410111904.1A Expired - Fee Related CN103870652B (zh) | 2014-03-24 | 2014-03-24 | 一种3d集成电路的tsv自动***方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103870652B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109376464B (zh) * | 2018-11-16 | 2023-03-10 | 西安电子科技大学 | 三维集成电路中的热通孔***方法 |
CN111710644B (zh) * | 2020-05-20 | 2022-01-04 | 西南科技大学 | 一种基于硅通孔的三维集成电路布局方法 |
CN112364598B (zh) * | 2020-11-10 | 2024-06-25 | 西安紫光国芯半导体有限公司 | 三维芯片、三维芯片集成验证方法、验证装置、电子设备 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102663204A (zh) * | 2012-04-25 | 2012-09-12 | 北京工业大学 | 3d集成电路自动布局中tsv位置的距离优化方法 |
CN102682163A (zh) * | 2012-04-25 | 2012-09-19 | 北京工业大学 | 3d集成电路自动布局中tsv位置的网格优化方法 |
-
2014
- 2014-03-24 CN CN201410111904.1A patent/CN103870652B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102663204A (zh) * | 2012-04-25 | 2012-09-12 | 北京工业大学 | 3d集成电路自动布局中tsv位置的距离优化方法 |
CN102682163A (zh) * | 2012-04-25 | 2012-09-19 | 北京工业大学 | 3d集成电路自动布局中tsv位置的网格优化方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103870652A (zh) | 2014-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101461054B (zh) | 用于提高的倒装芯片封装可靠性的管芯级金属密度梯度 | |
CN108511008A (zh) | 层叠式半导体器件 | |
US8522186B2 (en) | Method and apparatus of an integrated circuit | |
CN102270504B (zh) | 堆叠半导体存储器件、存储器***及修复硅通孔缺陷的方法 | |
US20100257495A1 (en) | 3D-IC Verification Method | |
US11600539B2 (en) | Defect detection structure of a semiconductor die, semiconductor device including the same and method of detecting defects in semiconductor die | |
CN103870652B (zh) | 一种3d集成电路的tsv自动***方法 | |
CN107863122A (zh) | 三维存储器控制电路 | |
CN105762135A (zh) | 具有不同厚度的堆叠金属层 | |
CN101261945A (zh) | 半导体结构的制造方法 | |
CN108538829A (zh) | 半导体装置及其制造方法 | |
CN103003940A (zh) | 具有半导体装置和结构的*** | |
TW202315048A (zh) | 製造3d半導體晶圓的方法 | |
US9355205B2 (en) | Method and apparatus of a three dimensional integrated circuit | |
US20160372170A1 (en) | Apparatuses and methods for chip identification in a memory package | |
US9893018B2 (en) | Alignment mark for semiconductor device | |
CN102663204B (zh) | 3d集成电路自动布局中tsv位置的距离优化方法 | |
CN103324773B (zh) | 3D集成电路中TSV的Trench沟道布局方法 | |
TWI422009B (zh) | 多晶片堆疊結構 | |
CN103280445B (zh) | 包裹式存储器和用于制造该包裹式存储器的制造方法 | |
US9904751B2 (en) | Computer-implemented method of designing a modularized stacked integrated circuit | |
US10379600B2 (en) | Method of modifying a power mesh | |
CN105468821B (zh) | 利用最小包围圆的tsv自动定位方法 | |
CN203910786U (zh) | 一种半导体测试结构 | |
CN105718702B (zh) | 一种Def库与3D集成电路bookshelf库转换的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170125 Termination date: 20210324 |
|
CF01 | Termination of patent right due to non-payment of annual fee |