CN103869242A - 一种智能变电站继电保护装置整组同步试验*** - Google Patents

Abstract

本发明公开了一种智能变电站继电保护装置整组同步试验***，包括变电站GPS对时***、光纤配线架、电流合并单元或电压合并单元、智能终端设备及同步时钟扩展装置。全站同步时钟扩展装置包括依次连接的IRIG-B码接收模块、单片机、FPGA、输出模块，所述IRIG-B码接收模块、单片机、FPGA均与逻辑控制电路连接。本发明具有接线简单、同步信号稳定、试验结果可反映现场实际情况等优点，可满足智能变电站内整组试验的要求，大幅提高了智能变电站整组试验的效率。

Description

一种智能变电站继电保护装置整组同步试验***

技术领域

本发明涉及电力***智能变电站中继电保护装置整组试验技术领域，特别是一种智能变电站继电保护装置整组同步试验***。 

背景技术

现场继电保护装置整组试验是考核继电保护性能和回路接线正确性的最重要的关键项目，对智能变电站而言，继电保护回路由导线连接变成了虚端子配置，传统的回路查线失去作用。另外，由于各合并单元对数据转换的延时不同，需要测量各合并单元延时，并根据测量结果整定各合并单元的等待延时，从而达到各合并单元数据同步的目的。延时测量误差及等待延时整定错误将造成电压、电流量间相位误差增大，因此对智能变电站而言，继电保护整组同步试验更加重要。 

传统变电站中，继电保护装置的电压、电流量是通过二次电缆将电压互感器、电流互感器的电压、电流量引入，电压、电流由保护装置自身的A/D转换单元通过集中采样完成模拟量到数字量的转化，各间隔模拟量之间具有天然同步性。在智能变电站中，增加了分散安装于就地的电压、电流合并单元，各间隔合并单元完成电压、电流模拟量到数字量的转化，并通过光纤送到继电保护装置。这种分布式采样丧失了数据的天然同步性。由于合并单元安装于一次设备附近的控制柜中，导致合并单元与保护装置、各个合并单元之间空间距离可达数百米之远。这使得继电保护装置的整组同步试验变得异常困难和麻烦。 

目前智能变电站继电保护整组同步试验常用的方法有两种，一种是试验导线直接连接法，其是将继电保护测试仪电压电流通道用导线直接引入继电保护装置进行保护试验。由于在智能变电站中，继电保护装置所取得的电压、电流量来自各自合并单元，试验时，继电保护测试仪必须放置于某个电流合并单元就地，用导线将继电保护测试仪的电压、电流加到其他合并单元的电压、电流量输入端。通常导线的单根长度可达几十米至几百米，且至少需要四根。现场一般没有这么长的试验导线，而且导线太长会造成二次负担过大，在较大电流情况下会超出继电保护测试仪的输出容量，不便于现场采用。另外，该方法仅适用于站内继电保护装置整组试验，对于分布于两个变电站的线路全线速断保护（如线路光纤差动保护、线路高频保护等）的整组试验不适用；另一种是GPS同步试验法，即采用两台或多台继电保护测试仪同步触发的方式进行继电保护整组同步试验。目前多数继电保护测试仪都提供了GPS同步试验功能。具体试验方法是： 

（1）将继电保护测试仪配置的GPS接收装置（含天线）接到保护测试仪上；

（2）确定GPS接收器接收卫星信号正常；

（3）在GPS接收装置设定同步触发时刻；

（4）利用继电保护测试仪的状态序列试验程序，设定试验参数；

（5）在设定的同步触发时刻开始同步试验。

采用继电保护测试仪自带GPS接收装置的GPS同步试验法，需要同一个厂家和型号的多台继电保护测试仪配合。而且由于天线较长，存在天线接线繁琐的问题。同时，由于合并单元可能分布于室外或室内，造成GPS接收装置接收信号不稳定，使试验无法顺利进行。另外，继电保护测试仪和被测试设备没有采用同一个时钟源进行对时，自身存在对时误差，由此会带来测试结果的误差。 

发明内容

本发明所要解决的技术问题是，针对现有技术不足，提供一种智能变电站继电保护装置整组同步试验***，利用全站同步时钟扩展装置扩展变电站内的GPS时钟同步信号，实现各保护装置及测试仪器之间的时钟同步，满足智能变电站内整组同步试验的要求，大幅提高智能变电站整组试验的效率。 

为解决上述技术问题，本发明所采用的技术方案是：一种智能变电站继电保护装置整组同步试验***，包括变电站GPS对时***、光纤配线架、N个继电保护测试仪，N个合并单元、N个智能终端设备，还包括N个全站同步时钟扩展装置；所述变电站GPS对时***通过光纤配线架与所述N个全站同步时钟扩展装置连接；其中N个全站同步时钟扩展装置各与一个继电保护测试仪连接，该N个继电保护测试仪各与一个所述合并单元、一个所述智能终端设备连接。 

所述全站同步时钟扩展装置包括依次连接的IRIG-B码接收模块、单片机、FPGA、输出模块，所述IRIG-B码接收模块、单片机、FPGA均与逻辑控制电路连接。 

本发明的合并单元为电压合并单元或电流合并单元。 

与现有技术相比，本发明所具有的有益效果为：本发明通过将变电站GPS对时***发出的至合并单元的时钟同步信号改接至全站同步时钟扩展装置，再由该全站同步时钟扩展装置的同步触发输出口统一将同步信号输送至继电保护测试仪及合并单元的同步信号接收口，实现了各保护装置及测试仪器之间的时钟同步，具有接线简单、同步信号稳定、试验结果可反映现场实际情况等优点，可满足智能变电站内整组试验的要求，大幅提高了智能变电站整组试验的效率。 

附图说明

图1为本发明一实施例结构示意图； 

图2为本发明一实施例全站同步时钟扩展装置的结构框图；

图3为本发明一实施例IRIG-B码电信号接收模块原理图；

图4为本发明一实施例IRIG-B码光纤接收模块原理图；

图5为本发明一实施例逻辑控制电路原理图；

图6为本发明一实施例IRIG-B码电信号输出电路原理图；

图7为本发明一实施例IRIG-B码光信号输出电路原理图；

图8为本发明一实施例TTL电平（DB9接口）分、秒脉冲输出电路原理图；

图9为本发明一实施例TTL电平（凤凰端子接口）分、秒脉冲输出电路原理图；

图10为本发明一实施例光信号分、秒脉冲输出电路原理图。

具体实施方式

如图1所示，本发明一实施例包括变电站GPS对时***、两个GPX421-E型光纤配线架、电流合并单元PCS-221G-I、电压合并单元NSR386B、智能终端PCS-222B-I，还包括第一全站同步时钟扩展装置和第二全站同步时钟扩展装置；所述变电站GPS对时***通过两个光纤配线架分别与第一全站同步时钟扩展装置、第二全站同步时钟扩展装置连接；所述第一全站同步时钟扩展装置与第一继电保护测试仪、所述电流合并单元连接，所述第一继电保护测试仪与所述电流合并单元、智能终端设备连接，所述第二全站同步时钟扩展装置与第二继电保护测试仪、所述电压合并单元连接，所述第二继电保护测试仪与所述电压合并单元连接；所述电流合并单元、智能终端、电压合并单元均接入继电保护装置。 

如图2，本发明中实现智能变电站继电保护装置整组同步试验方法的全站同步时钟扩展装置包括依次相连的IRIG-B码接收模块、光电耦合电路（TLP115）、缓冲门（74LVC1G125）组成）、单片机（TI公司的MSP430F149）、FPGA（Altera公司的EP3C10E144C8）和输出模块（由光电耦合电路（TLP115）、TTL驱动芯片（SN74LVC4245PW）组成）。该装置还包括逻辑控制电路（由单片机I/O口控制的一组高速可控缓冲门（74LVC1G125）组成）。 

如图3、图4所示，IRIG-B码接收电路由TTL接收电路，RS422接收电路和光纤接收电路组成；TTL接收电路由74LVC1G125缓冲和光耦隔离组成，输入端对电源反接二极管1N4007限幅，信号经过光耦TLP113隔离后转换为3.3VTTL电平，接入逻辑控制电路；RS422接收电路经过MAX3081将差分信号转换为TTL电平，再经过光耦TLP113隔离转换为3.3VTTL电平，接入逻辑控制电路，R32（100Ω）对RS422信号链路进行阻抗匹配，增强抗干扰能力，瞬态抑制二极管（SMBJ12CA）防止冲击电路；光IRIG-B码接收电路由HFBR-24X2和74LVC1G240组成，HFBR-24X2接收波长为820nm的光信号，输出与发射端相反的电信号，经过74LVC1G240将电信号取反还原，由单片机（MSP430F149）控制光耦NEC2701，作为使能控制74LVC1G240通断，进而控制光IRIG-B码信号进入逻辑控制电路，电容C74滤除高频干扰信号。 

如图5所示，逻辑控制电路是由单片机（MSP430F149）I/O口控制的一组高速可控缓冲门（74LVC1G125）组成。单片机（MSP430F149）通过控制74LVC1G125的通断来选择输入信号，经过U19（74LVC1G125）和U17（74LVC1G125）的IRIG-B码信号TIME_DATA进入单片机（MSP430F149）的I/O中断口，单片机（MSP430F149）利用定时中断解析IRIG-B码信号；经过U20（74LVC1G125）选择的脉冲信号进入FPGA作为输出秒脉冲的初始信号和输出IRIG-B码的起始标志。 

在选择输入信号为GPS信号时，单片机（MSP430F149）通过串口中断的形式接收并解析报文，解析后生成BCD码格式的时间报文，一边通过串口输出给被测试设备，一边通过数据总线传给FPGA，FPGA根据时间信息再生成IRIG-B时间码，通过输出模块传给被测试设备，另一方面，在将时间报文发送给单片机（MSP430F149）时，GPS接收模块（LEA-6T）还向逻辑控制电路发出一个秒脉冲，逻辑控制电路在单片机（MSP430F149）的控制下，将该秒脉冲传给FPGA，FPGA再将该秒脉冲转换成规定格式的同步脉冲信号，通过输出模块输出至被测试设备，完成GPS对时。这样以不经过软件处理的秒脉冲作为输出的同步脉冲，利用逻辑电路快速响应的特性，可保证输入时间与输出时间的高同步性，减少触发延时。 

在选择IRIG-B码信号输入时，经过IRIG-B码输入电路和逻辑控制电路的信号送至单片机（MSP430F149），单片机（MSP430F149）接收IRIG-B码信号，利用定时器解析B码信息，并触发向FPGA发送时间数据，FPGA再通过输出模块将IRIG-B码时间报文传给被测试设备；同时，IRIG-B码接收模块将IRIG-B时间基准信号转换为统一的电平，在单片机（MSP430F149）的控制下，逻辑控制电路截选B码的起始脉冲作为触发秒脉冲，由FPGA将该触发秒脉冲转换成规定格式的同步脉冲信号,通过输出模块输出至被测试设备，实现IRIG-B码对时同步。同样，由于逻辑电路响应速度快，保证了输入时间与输出时间的高同步性，减少触发延时。 

如图6、图7所示，IRIG-B码输出模块由TTL输出电路、RS422输出电路、光纤输出电路组成；FPGA将单片机（MSP430F149）传来的时间数据转换为串行IRIG-B码信号，逻辑控制电路得到的秒脉冲信号作为每秒IRIG-B码的起始信号，由FPGA生成的IRIG-B码信号经过光耦（TLP113）输出TTL信号，隔离后的TTL信号再经过一级转换芯片（MAX3081）输出RS422信号，隔离后的TTL信号同时经过HFBR-14x2输出光IRIG-B码信号。 

如图8、图9、图10所示，分、秒脉冲信号由FPGA生成后经过隔离驱动芯片U2（SN74LVC4245PW）或者经过光耦U9、U10（TLP113）输出TTL信号，光耦U9、U10隔离后的脉冲信号再经过HFBR-14x2输出光脉冲信号。 

利用本发明的智能变电站继电保护装置整组同步试验***进行同步试验的步骤如下： 

1） 将全站同步时钟扩展装置的同步触发输出接到型号为PL31的继电保护测试仪的同步信号接收端口上；

2） 在合并单元柜中的光纤配线架上将变电站GPS对时***输出口至合并单元（电流合并单元、电压合并单元）的尾纤取下，用另一根尾纤将同步信号接到全站同步时钟扩展装置的光纤输入口；

3） 在合并单元的同步时钟输入口上将尾纤取下，用另一根尾纤将全站同步时钟扩展装置的光纤输出口接到合并单元的同步时钟输入口上；

4） 检查全站同步时钟扩展装置接收同步信号是否正常，若正常，执行以下步骤；

5） 利用继电保护测试仪的状态序列试验程序，设定试验参数；

6） 在全站同步时钟扩展装置上设定同步触发时刻，开始继电保护装置的整组同步试验。 

Claims (5)

1.一种智能变电站继电保护装置整组同步试验***，包括变电站GPS对时***、光纤配线架、N个继电保护测试仪，N个合并单元、N个智能终端设备，其特征在于，还包括N个全站同步时钟扩展装置；所述变电站GPS对时***通过光纤配线架与所述N个全站同步时钟扩展装置连接；其中N个全站同步时钟扩展装置各与一个继电保护测试仪连接，该N个继电保护测试仪各与一个所述合并单元、一个所述智能终端设备连接。

2.根据权利要求1所述的智能变电站继电保护装置整组同步试验***，其特征在于，所述全站同步时钟扩展装置包括依次连接的IRIG-B码接收模块、单片机、FPGA、输出模块，所述IRIG-B码接收模块、单片机、FPGA均与逻辑控制电路连接。

3.根据权利要求2所述的智能变电站继电保护装置整组同步试验***，其特征在于，所述IRIG-B码接收模块包括TTL接收电路、RS422接收电路和光纤接收电路，所述TTL接收电路包括缓冲器和与所述缓冲器连接的第一光耦隔离芯片，所述第一光耦隔离芯片接入所述逻辑控制电路；所述RS422接收电路包括MAX3081芯片和与所述MAX3081芯片连接的第二光耦隔离芯片，所述第二光耦隔离芯片接入所述逻辑控制电路；所述光纤接收电路包括HFBR-24X2芯片与所述HFBR-24X2芯片连接的74LVC1G240芯片，所述74LVC1G240芯片的一个输出端与第一光耦连接，所述74LVC1G240芯片的另一个输出端与所述逻辑控制电路连接。

4.根据权利要求3所述的智能变电站继电保护装置整组同步试验***，其特征在于，所述逻辑控制电路包括四个高速可控缓冲门，第一、第二高速可控缓冲门串联，第二高速可控缓冲门、第四高速可控缓冲门输出端接入FPGA；第一、第二、第三、第四高速可控缓冲门控制端均接入单片机；所述第一高速可控缓冲门的输出端和第三高速可控缓冲门输出端均与所述单片机连接。

5.根据权利要求4所述的时间同步装置，其特征在于，所述输出模块包括IRIG-B码电信号输出部分、IRIG-B码光信号输出部分、分秒脉冲输出部分；所述IRIG-B码电信号输出部分包括TTL输出电路和RS422输出电路，所述TTL输出电路包括第三光耦，所述RS422输出电路包括一级转换芯片，所述第三光耦一个输入端与所述FPGA连接，所述第三光耦输出端与所述一级转换芯片连接；所述IRIG-B码光信号输出部分包括第一双与门驱动器，所述第一双与门驱动器接有两个光纤接口芯片，所述第一双与门驱动器输入端与所述第三光耦输出端连接；所述分秒脉冲输出部分包括TTL电平DB9接口分秒脉冲输出电路、TTL电平凤凰端子接口分秒脉冲输出电路、光信号分秒脉冲输出电路；所述TTL电平DB9接口分秒脉冲输出电路包括SN74LVC4245PW驱动器和与所述SN74LVC4245PW驱动器连接的DB9连接器，所述SN74LVC4245PW驱动器输入端与所述FPGA连接；所述TTL电平凤凰端子接口分秒脉冲输出电路包括第四光耦、第五光耦，所述第四光耦和第五光耦输入端分别与所述FPGA连接；所述光信号分秒脉冲输出电路包括第二双与门驱动器，所述第二双与门驱动器接有两个光纤接口芯片，所述第二双与门驱动器输入端分别与所述第四光耦、第五光耦输出端连接。

Images