CN103853874B - 具有不同阈值电压的单元布局方法、实现***和形成布局 - Google Patents

Abstract

一种方法包括开发电路原理图，该电路原理图包括多个单元。该方法还包括基于电路原理图生成多个单元的单元布置规则和基于单元布置规则开发多个单元的电路布局图。该方法还包括基于阈值电压对电路布局图的多个单元进行分组和将阈值电压一致的填充物***电路布局图内。本发明还描述了实施该方法的***。本发明还描述了通过该方法形成的布局。本发明还提供了形成具有不同阈值电压的单元的布局的方法、实现***和形成的布局。

Description

具有不同阈值电压的单元布局方法、实现***和形成布局

相关申请的交叉参考

本申请要求于2012年12月6日提交的美国临时专利申请第61/734,357号的优先权，其全部内容结合于此作为参考。

技术领域

本发明一般地涉及半导体技术领域，更具体地来说，涉及电路布局及其形成***和方法。

背景技术

集成电路通常包括具有不同阈值电压的单元。例如，沿着临界速度路径的单元的阈值电压低于沿着非临界速度路径的单元。随着技术节点的减小，由于单元之间的间隔减小，用于形成具有不同阈值电压的单元的光刻和掺杂工艺变得更困难。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种形成布局的方法，所述方法包括：开发电路原理图，所述电路原理图包括多个单元；基于所述电路原理图生成所述多个单元的单元布置规则；基于所述单元布置规则开发所述多个单元的电路布局图；基于阈值电压对所述电路布局图的所述多个单元进行分组；以及将阈值电压一致的填充物***所述电路布局图内。

在该方法中，生成所述单元布置规则包括：分析所述多个单元中的每一个单元的单元宽度和阈值电压；基于单元大小和电路类型对所述多个单元进行分组；以及基于单元大小和阈值电压限定所述多个单元的单元之间的最小面积要求。

在该方法中，分析所述单元宽度包括：将所述多个单元的每一个单元与最小值进行比较。

在该方法中，***所述阈值电压一致的填充物包括：***伪单元、替换单元、解耦单元或开放区域中的至少一种。

在该方法中，***所述阈值电压一致的填充物包括：识别违背最小面积要求的单元；增大被识别单元的宽度；识别违背所述最小面积要求的开放空间；增大邻近被识别开放空间的至少一个单元的宽度；以及用至少一种阈值电压掺杂剂填充剩余的开放空间。

在该方法中，增大所述被识别单元的宽度包括：使所述阈值电压一致的填充物的阈值电压与所述多个单元的相邻单元中的至少一个单元的阈值电压相匹配。

在该方法中，填充所述剩余的开放空间包括：用单一阈值电压掺杂剂填充所述剩余的开放空间。

在该方法中，开发所述电路布局图包括：利用单元库转换所述电路原理图。

根据本发明的另一方面，提供了一种形成布局的***，所述***包括：存储器，被配置为储存数据；以及处理器，与所述存储器连接，所述处理器被配置为：开发包括多个单元的电路原理图；基于所述电路原理图生成所述多个单元的单元布置规则；基于所述单元布置规则开发所述多个单元的电路布局图；基于阈值电压对所述电路布局图的所述多个单元进行分组；以及将阈值电压一致的填充物***所述电路布局图内。

在该***中，所述处理器进一步被配置为：分析所述多个单元中的每一个单元的单元宽度和阈值电压；基于单元大小和电路类型对所述多个单元进行分组；以及基于单元大小和阈值电压限定所述多个单元的单元之间的最小面积要求。

在该***中，所述处理器被配置为：利用所述多个单元的每一个单元与最小值之间的比较来确定所述单元大小。

在该***中，所述处理器进一步被配置为：识别违背最小面积要求的单元；增大被识别单元的宽度；识别违背所述最小面积要求的开放空间；增大邻近被识别开放空间的至少一个单元的宽度；以及用至少一种阈值电压掺杂剂来填充剩余的开放空间。

在该***中，所述处理器被配置为：使所述阈值一致的填充物的阈值电压与所述多个单元的相邻单元中的至少一个单元的阈值电压相匹配。

在该***中，所述处理器被配置为：用单一阈值电压掺杂剂来填充所述剩余的开放空间。

在该***中，所述处理器被配置为：利用单元库将所述电路原理图转换成所述电路布局图。

根据本发明的又一方面，提供了一种电路布局，包括：第一小单元，具有小于最小值的第一宽度，所述第一小单元具有第一阈值电压；第二单元，具有不同于所述第一阈值电压的第二阈值电压，所述第二单元与所述第一小单元间隔大于或等于所述最小值减去所述第一宽度的距离；以及至少一种填充物，设置在所述第一小单元和所述第二单元之间，所述至少一种填充物具有所述第一阈值电压或所述第二阈值电压。

在该电路布局中，所述第二单元是其所具有的第二宽度小于所述最小值的第二小单元，所述距离等于或大于所述最小值的两倍减去所述第一宽度和所述第二宽度，并且所述至少一种填充物包括：第一填充物，邻近所述第一小单元，所述第一填充物具有所述第一阈值电压，并且所述第一填充物和所述第一宽度的总宽度大于或等于所述最小值；以及第二填充物，邻近所述第二小单元，所述第二填充物具有所述第二阈值电压，并且所述第二填充物和所述第二宽度的总宽度大于或等于所述最小值。

在该电路布局中，所述第二单元是其所具有的第二宽度大于或等于所述最小值的大单元，并且所述至少一种填充物包括：第一填充物，邻近所述第一小单元，所述第一填充物具有所述第一阈值电压，并且所述第一填充物和所述第一宽度的总宽度大于或等于所述最小值。

该电路布局还包括：所具有的第二宽度大于或等于最小值的第一大单元，所述第一大单元具有所述第一阈值电压，其中，所述第一大单元和所述第一小单元之间的距离小于所述最小值。

在该电路布局中，所述至少一种填充物包括伪单元、替换单元、解耦单元或开放区域中的至少一种。

附图说明

在附图中通过的实例而不是通过限定示出一个或多个实施例，其中，在通篇描述中，具有相同参考数字标号的元件代表类似的元件。应该强调的是，根据工业中的标准实践，各种部件没有按比例绘制并且仅用于说明的目的。实际上，为了清楚讨论起见，附图中的各种部件的尺寸可以被任意增大或缩小。

图1是根据一个或多个实施例形成包括具有不同阈值电压的单元的布局的方法的流程图。

图2是根据一个或多个实施例生成单元布置规则的方法的流程图。

图3是根据一个或多个实施例向布局内***阈值电压一致的填充物的方法的流程图。

图4A至图4C是根据一个或多个实施例的不同类型的单元的示意图。

图5A和5B是根据一个或多个实施例的通过图1的方法所形成的布局的示意图。

图6A和6B是根据一个或多个实施例的通过图1的方法所形成的布局的示意图。

图7A和7B是根据一个或多个实施例的通过图1的方法所形成的布局的示意图。

图8A和8B是根据一个或多个实施例的通过图1的方法形成的布局的示意图。

图9是根据一个或多个实施例用于实现图1至图3的方法的***的框图。

具体实施方式

为了实施本发明的不同部件，以下公开内容提供了许多不同的实施例或实例。以下描述元件和布置的特定实例以简化本发明。这些仅是实例并不打算限定。

图1是根据一些实施例形成包括具有不同的阈值电压的单元的布局的方法100的流程图。方法100包括步骤102，其中，开发了单独的单元布局。单独的单元布局包括被配置为实施期望功能的单元。单独的单元布局还包括诸如部件大小的尺寸。在一些实施例中，单元或单元的元件具有与其他单元或元件不同的阈值电压。由晶体管栅极和沟道的面积和材料来确定阈值电压。在一些实施例中，所有晶体管的晶体管栅极的高度保持恒定以简化制造工艺。在一些实施例中，晶体管栅极高度在0.5微米(μm)至1.0μm的范围内。在一些实施例中，通过改变晶体管栅极的宽度来改变阈值电压。较低的阈值电压提高了晶体管的转换速度，但是也增加单元或元件内的电流泄露。在一些实施例中，示意性电路图包括具有三种或更多种的不同阈值电压的单元或元件。在一些实施例中，阈值电压之间的压差为至少10毫伏(mV)。在一些实施例中，电路设计者设计该单独的单元布局。

在操作104中，生成单元布置规则。在一些实施例中，对每个新的单独的单元布局都执行单元布置规则。在一些实施例中，对每种类型的单元(例如，逆变器)都执行一次单元布置规则，并且保存该单元布置规则以用于随后的包括相同类型的单元的单元布局。

图2是根据一个或多个实施例生成单元布置规则的方法200的流程图。在操作202中，执行对每个单元的宽度和每个单元的阈值电压的分析。基于单独的单元布局来确定每个单元的宽度和每个单元的阈值电压。将每个单元的宽度与最小值进行比较。在一些实施例中，最小值等于在制造电路期间所使用的光刻工艺能够形成的最小部件。在一些实施例中，最小值在100纳米(nm)至500nm的范围内。如果单元的宽度大于或等于最小值的尺寸，则将该单元标记为大单元。如果单元的宽度小于最小值，则将该单元标记为小单元。

在操作204中，基于单元的尺寸将单元分组。将具有相同的标记(即，小单元或大单元)和具有相同的阈值电压的单元划分为一组。在对单元分组期间，保持各个单元之间的电连接，使得电路按照设计发挥功能。

在操作206中，在单元组之间开发单元布置和间隔规则。在一些实施例中，单元布置和间隔规则包括：使具有等于或大于最小值的不同阈值电压的相邻的小单元和大单元的空间减去小单元的宽度。在一些实施例中，单元布置和间隔规则包括使具有等于或大于两倍最小值的不同阈值电压的两个小单元之间的空间减去两个小单元的宽度。在一些实施例中，单元布置和间隔规则允许具有相同阈值电压的单元之间无空间或具有任何尺寸的空间。在一些实施例中，单元布置和间隔规则允许相邻大单元之间无空间或具有任何尺寸的空间。在一些实施例中，利用自动布置布线(APR)工具执行这些规则。单元宽度和阈值电压在操作202中被确定并且被输入APR工具中以将单独的单元布置为符合布置规则。当出于制造目的调节布局中的单元布置时，APR工具保持电路原理图的各个单元之间的电连接。在一些实施例中，APR工具包括储存单元布置和存储规则的存储容量。

再次参考图1，在操作106中开发电路原理图。电路原理图包括被配置为执行期望的功能的单元和各个单元和部件之间的电连接。在一些实施例中，电路设计者设计该电路原理图。在一些实施例中，利用运行诸如计算机辅助设计(CAD)程序或其他合适的程序的计算机程序的计算机生成电路原理图。

在操作108中，开发电路布局图。电路布局图包括要在晶圆或衬底上形成的单元的位置。电路布局图包括由电路原理图所限定的单元和连接。在一些实施例中，电路布局图包括掩模中的多个开口。在光刻蚀刻或掺杂工艺期间使用掩模以形成由电路原理图所限定的电路。在一些实施例中，利用单元库和APR工具执行电路原理图至电路布局图的转换。在一些实施例中，APR工具利用单元库中储存的信息和操作206的单元布置规则生成电路布局图。在一些实施例中，布局工程师将具有相关功能的某些单元或单元组放置在一起以简化制造工艺。

在操作110中，利用单元布置规则基于每个单元的阈值电压对单元进行分组。在一些实施例中，单元布置规则包括以上关于操作206所述的规则。在一些实施例中，单元布置规则包括附加的或不同的规则。在一些实施例中，布局工程师限定至少一个单元布置规则。在一些实施例中，布局工程师基于顾客或电路设计者所提供的规格限定至少一个单元布置规则。

在操作112中，将阈值电压一致的填充物***电路布局图中。将阈值一致的填充物***电路布局图中以实现用于电路布局图的精确制造的足够尺寸。在一些实施例中，填充物包括没有功能元件的空白空间。在一些实施例中，填充物包括在电路的操作中不使用的伪单元。在一些实施例中，填充物包括可用于替换电路中的缺陷或磨损单元的备用单元。在一些实施例中，填充物包括被配置为改进电路的功率完整性的解耦单元。

图3是根据一个或多个实施例***阈值电压一致的填充物的方法300的流程图。操作302包括识别具有违背最小面积要求的形状的单元。不管在操作108中在形成电路布局图的过程中是否满足操作206的所有布置规则，都需要通过具有相同阈值电压注入类型的填充物来补充具有小注入形状的单元。布置规则保证紧接这些小注入形状的空间对于填充物***足够大，填充物***使这些小注入形状充分扩张以满足最小面积要求。通过分析电路布局图的整个区域来执行操作302以确定哪个单元(如果有的话)违背最小面积要求。

在操作304中，增加违背最小面积要求的单元的宽度。在一些实施例中，操作302包括确定邻近被识别的单元的单元的阈值电压。基于单独的单元布局确定相邻单元的阈值电压。邻近被识别的单元形成阈值一致的填充物，使得填充单元和被识别的单元的组合宽度等于或大于最小值。能够通过光刻工艺形成填充单元和被识别的单元的组合宽度，然而被识别的单元自身小于通过光刻工艺可靠地形成的最小尺寸。

基于操作302的结果确定阈值电压一致的填充物。例如，用具有第一阈值电压的填充物填充上述小单元和大单元之间的距离。

在操作306中，识别电路布局图中违背最小面积要求的开放空间。开放空间是未被单元或阈值电压一致的填充单元占用的空间。具有小于最小值的宽度的开放空间违背最小面积要求。

在操作308中，增加单元尺寸以填充违背最小面积要求的开放空间。在一些实施例中，被增大的单元是功能单元。在一些实施例中，被增大的单元是阈值电压一致的填充单元。利用与操作304相似的方式，增大单元的宽度以填充被识别的开放空间，使得被识别的开放空间和单元的组合宽度大于或等于最小值。

在操作310中，填充剩余开放空间。未违背最小面积要求的开放空间与大单元类似，因为该开放空间的宽度大于通过光刻工艺可靠地形成的最小尺寸。在一些实施例中，用单一类型的阈值电压一致的填充物填充未违背最小面积要求的任何开放空间。在一些实施例中，用两种类型或更多种类型的阈值电压一致的填充物填充未违背最小面积要求的开放空间。将阈值电压一致的填充物添加到电路布局图中以允许精确地制作电路布局图以形成功能电路。在一些实施例中，阈值电压一致的填充物占电路布局图的全部面积的20％至30％。

上述方法描述用于形成包括具有不同阈值电压的单元的布局的操作。本领域的普通技术人员应该意识到，可以以不同的顺序实施所述的操作并且可以增加或省略步骤。在一些实施例中，附加的操作包括时钟树合成、信号布线、平面图设计、它们的组合或其他合适的操作。

现在将通过若干实例说明上述方法的实施。图4A至图4C是根据一个或多个实施例的不同类型的单元的示意图。图4A是小单元410的示意图。小单元410的宽度W₁小于最小值ω。小单元410包括：掺杂有第一类型的掺杂剂(例如，n型掺杂剂)的第一部分412，和具有第二类型的掺杂剂(例如，p型掺杂剂)的第二部分414。不同类型的掺杂剂允许诸如互补金属氧化物半导体(CMOS)晶体管的部件形成在小单元410中。

图4B是大单元420的示意图。大单元420的宽度W₂大于或等于最小值ω。大单元420包括掺杂有第一类型的掺杂剂(例如n型掺杂剂)的第一部分422，和具有第二类型的掺杂剂(例如，p型掺杂剂)的第二部分424。

图4C是不连续单元430的示意图。不连续单元在整个单元宽度内具有不同类的区域。在一个实施例中，不连续单元的一个部分具有比其他部分高的掺杂浓度。在一些实施例中，不连续单元的一个部分具有与不连续单元的其他部分不同的阈值电压。不连续单元430包括具有宽度W₃大于或等于最小值ω的第一区432。第一区432不生成单元间隔问题，因为宽度W₃足够大以允许精确制造。不连续单元430包括宽度W₄小于最小值ω的第二区434。第二区434包括掺杂有第一类型的掺杂剂(例如，n型掺杂剂)的第一部分436，和具有第二类型的掺杂剂(例如，p型掺杂剂)的第二部分438。在执行单元布置和间隔规则期间，作为右手边的小单元处理第二部分434，而作为左手边的大单元进行处理。

由于宽度W₄小于最小值ω的第二区434位于不连续单元的右手边，所以不连续单元430被称为右侧不连续单元。本领域普通技术人员应该意识到，本说明书也适用于左侧不连续单元和在不连续单元的两侧都具有不连续区域的不连续单元。

图5A至图8B用于示出根据一些实施例实施方法100的实例。图5A-图8B描绘了包括与小单元410、大单元420和不连续单元430类似的单元的布局。

图5A是根据一个或多个实施例的布局500的示意图。在图5A中，从左至右，布局500包括具有第一阈值电压的大单元502；具有与第一阈值电压不同的第二阈值电压的小单元504；具有第一阈值电压的小单元506；具有第一阈值电压的大单元508；具有第二阈值电压的小单元510和具有第一阈值电压的小单元512。生成单元布置和间隔规则以在具有不同阈值电压的小单元和大单元之间提供比最小值ω减去该小单元的宽度大的空间S1。生成单元布置和间隔规则以在具有不同阈值电压的小单元之间提供比两倍最小值ω减去该两个小单元的宽度大的空间S2。

将阈值电压一致的填充物***布局500中以将每个阈值电压区的尺寸增大至足以允许精确制造的尺寸。图5B是根据一个或多个实施例的布局500′的示意图。除了布局500′包括阈值电压一致的填充物之外，布局500′与布局500类似。填充物514形成在大单元502和小单元504之间。为了增大小单元504的阈值电压区的尺寸，填充物514具有第二阈值电压。由于小单元和填充物的组合宽度大于或等于最小值ω，所以单元布置和间隔规则结合填充物514的***能够精确制造小单元504。

填充物516和518形成在小单元510和小单元512之间。为了增大小单元510的阈值电压区的尺寸，填充物516具有第二阈值电压。填充物516和小单元510的组合宽度大于或等于最小值ω。为了增大小单元512的阈值电压区的尺寸，填充物518具有第一阈值电压。填充物518和小单元512的组合宽度大于或等于最小值ω。小单元510和小单元512之间的空间是两倍最小值ω以允许具有不同阈值电压的两种填充物***空间内。

由于小单元和大单元具有相同的阈值电压，因此布局500′不包括位于小单元506和大单元508之间的填充物。因为大单元本身具有大于或等于最小值的宽度所以，小单元506和大单元508的组合宽度大于最小值ω。

图6A是根据一个或多个实施例的布局600的示意图。从左至右，布局600包括具有第一区602a(具有第一阈值电压类型)和第二区602b(具有第二阈值电压类型)的不连续单元602；具有第一阈值电压类型的小单元604；具有第一阈值电压类型的大单元606；以及具有第一区608a(具有第一阈值电压类型)和第二区608b(具有第二阈值电压类型)的不连续单元608。类似于小单元地处理第二区602b和第二区608b，因此第二区602b和小单元604之间的空间S3至少为两倍最小值ω减去第二区602b的宽度和小单元604的宽度，而第二区608b和大单元606之间的空间S4大于或等于最小值减去第二区608b的宽度。

将阈值电压一致的填充物***布局600中，以将每个阈值电压区的尺寸增大至足以允许精确制造的尺寸。图6B是根据一个或多个实施例的布局600′的示意图。除了布局600′包括阈值电压一致的填充物之外，布局600′与布局600类似。填充物610和612形成在第二区602b和小单元604之间。为了增大第二区602b的阈值电压区的尺寸，填充物610具有第二阈值电压。填充物610和第二区602b的组合宽度大于或等于最小值ω。为了增大小单元604的阈值电压区的尺寸，填充物612具有第一阈值电压。填充物612和小单元604的组合宽度大于或等于最小值ω。

填充物614形成在大单元606和第二区608b之间。为了增大第二区608b的阈值电压区的尺寸，填充物614具有第二阈值电压。因为第二区和填充物的组合宽度大于或等于最小值ω，所以单元布置和间隔规则结合填充物614的***能够精确制造第二区608b。

图7A是根据一个或多个实施例的布局700的示意图。从左至右，布局700包括具有第一阈值电压的大单元702；具有第一阈值电压的小单元704；具有第二阈值电压的大单元706；和具有第二阈值电压的小单元708。大单元702和小单元704之间的空间S5具有三倍最小值ω的宽度。三倍最小值ω的宽度仅仅是实例，本领域普通技术人员应该意识到，大单元702和小单元704之间的空间的宽度可以大于或小于3ω，或者可以完全被忽略。在一些实施例中，布局工程师限定大单元702和小单元704之间的空间。在一些实施例中，大单元702之间的空间是减小用于可变信号线的路径长度或其他设计问题的结果。

将阈值电压一致的填充物***布局700中以将每个阈值电压区的尺寸增加至足以允许精确制造的尺寸。图7B是根据一个或多个实施例的布局700′的示意图。除了布局700′包括阈值电压一致的填充物之外，布局700′与布局700类似。填充物710形成在大单元702和小单元704之间。为了增大小单元704的阈值电压区的尺寸，填充物710具有第一阈值电压。因为小单元和填充物的组合宽度大于或等于最小值ω，所以单元布置和间隔规则结合填充物710的***能够精确制造小单元704。

图8A是根据一个或多个实施例的布局800的示意图。从左至右，布局800包括：具有第一阈值电压的大单元802；具有第二阈值电压的小单元804；具有第二阈值电压的大单元806；具有第二阈值电压的小单元808。大单元802和小单元804之间的空间S6具有为三倍最小值ω的宽度。三倍最小值ω的宽度仅是实例，本领域普通技术人员将意识到，大单元802和小单元804之间的空间的宽度可以大于或小于3ω。

将阈值电压一致的填充物***布局800中以将每个阈值电压区的尺寸增大至足以允许精确制造的尺寸。图8B是根据一个或多个实施例的布局800′的示意图。除了布局800′包括阈值电压一致的填充物之外，布局800′与布局800类似。填充物810和812形成在大单元802和小单元804之间。填充物810具有第一阈值电压。为了增大小单元804的阈值电压区的尺寸，填充物812具有第二阈值电压。因为小单元和填充物的组合宽度大于或等于最小值ω，所以单元布置和间隔规则结合填充物812的***能够精确制造小单元804。

只要填充物812和单元804的组合宽度大于或等于最小值ω，填充物810可以就用于制造具有第一阈值电压的备用单元(back-up cell)或解耦单元以提高电路的功率完整性。在一些实施例中，填充物810的类型的选择取决于电路的设计并且由布局工程师或电路设计者决定。

为了简明，图5A至图8B中提供的实例仅利用两种阈值电压。本领域普通技术人员应该意识到，两种以上的不同阈值电压在本说明书的范围内。为了简明，图5A至图8B的实例仅涉及一维间隔。本领域普通技术人员应该意识到，布局的每一层包括二维间隔，并且用于一维以上的单元布置和间隔规则以及填充单元的***在本说明书的范围内。

图9是根据一个或多个实施例的可用于实现图1至图3所公开的方法的***900的框图。***900包括硬件处理器902和用计算机程序代码906(即，可执行指令集)编码的(即，存储计算机程序代码906的)非暂时性、计算机可读存储介质904。处理器902通过总线908与计算机可读存储介质904电连接。为了使得***900可用于执行图1至图3所描述的操作的一部分或全部，处理器902被配置为执行在计算机可读存储介质904中编码的计算机程序代码906。

在一些实施例中，处理器902是中央处理器(CPU)、多处理器、分布式处理***、专用集成电路(ASIC)和/或合适的处理单元。

在一些实施例中，计算机可读存储介质904是电子的、磁性的、光学的、电磁的、红外线的和/或半导体***(或装置或设备)。例如，计算机可读存储介质904包括半导体或固态存储器、磁带、可移动计算机磁盘、随机存取存储器(RAM)、只读内存(ROM)、硬磁盘和/或光盘。在一些利用光盘的实施例中，计算机可读存储介质820包括光盘只读存储器(CD-ROM)、光盘-读/写(CD-R/W)和/或数字式激光视盘(DVD)。

在一些实施例中，存储介质904储存被配置为使***900实施图1至图3所描述的方法的计算机程序代码906。在一些实施例中，存储介质904也储存实施方法100、200和/或300所需的信息或在实施方法期间所生成的信息，诸如，单元布置和间隔规则910、单元库912、间隔参数914、预着色信息916、网表文件918、电路原理图920、电路布局图922、填充单元类型924、阈值电压926和/或实施图1至图3的操作的可执行指令集。

在至少一些实施例中，***900包括输入/输出接口928。输入/输出接口928与外部电路连接。

在至少一些实施例中，***900还包括与处理器902连接的网络接口930。网络接口930允许***900与网络932通信，一个或多个其他计算机***与网络932连接。网络接口930包括诸如BLUETOOTH、WIFI、WIMAX、GPRS或WCDMA的无线网络接口；或诸如ETHERNET、USB或IEEE-1394的有线网络接口。在一些实施例中，在一个或多个***中实现图1至图3的方法，并且诸如单元布置和间隔规则、单元库、间隔参数、预着色信息、网表文件、电路原理图、电路布局图、填充单元类型和/或阈值电压的信息通过网络932在不同的***900之间进行交换。

***900被配置为通过I/O 928接收与工艺类型相关的信息。通过总线908将信息传送给处理器902以确定该工艺类型的单元布置和间隔规则。然后，将该单元布置和间隔规则储存在存储器904中作为单元布置和间隔规则910。通过总线908将信息传送给处理器902以确定该工艺类型的单元库。然后，将该单元库储存在存储器904中作为单元库912。通过总线908将信息传送给处理器902以确定该工艺类型的间隔参数。然后，将该间隔参数储存在存储器904中作为最小值914。通过总线908将信息传送给处理器902以确定该工艺类型的预着色信息。然后，将该预着色信息储存在存储器904中作为预着色信息916。通过总线908将信息传送给处理器902以确定该工艺类型的网表文件。然后，将该网表文件储存在存储器904中作为网表文件918。通过总线908将信息传送给处理器902以确定该工艺类型的电路原理图。然后，将该电路原理图储存在存储器904中作为电路原理图920。通过总线908将信息传送给处理器902以确定该工艺类型的电路布局图。然后，该电路布局图储存在存储器904中作为电路布局图922。通过总线908将信息传送给处理器902以确定该工艺类型的填充单元类型。然后，将该填充单元类型储存在存储器904中作为填充单元类型924。通过总线908将信息传送给处理器902以确定该工艺类型的阈值电压。然后，将该阈值电压储存在存储器904中作为阈值电压926。

在一些实施例中，在操作过程中，处理器902基于单元布置和间隔规则910、单元库912、最小值914、预着色信息916、网表文件918和/或电路原理图920生成电路布局图922。

在一些实施例中，在操作过程中，处理器902执行指令集以将电路布局图922与最小值914和阈值电压926进行比较。如果比较结果显示电路布局图922的相邻单元之间的间隔小于最小值914并且该相邻单元具有不同的阈值电压926，则处理器902将来自填充单元类型924的填充物***电路布局图中。

上述方法和***相对于其他方法提供了优点，因为该方法和***提供了一种形成功能电路的方法，该功能电路具有小于通过光刻工艺可靠地形成的尺寸的单元的大小。光刻工艺具有最小注入掩模尺寸，小于该最小注入掩模尺寸不能可靠地形成部件。上述方法和***利用最小面积要求和布置规则使电路中的注入面积的尺寸增大至等于或大于最小注入掩模尺寸。结果，以小于最小注入掩模尺寸的尺寸可靠地形成利用上述方法和***所形成的电路。

本说明书的一个方面涉及一种形成布局的方法。该方法包括开发电路原理图，该电路原理图包括多个单元。该方法还包括基于电路原理图生成用于多个单元的单元布置规则和基于单元布置规则开发用于多个单元的电路布局图。该方法还包括基于阈值电压对电路布局图的多个单元进行分组以及将阈值电压一致的填充物***电路布局图内。

本说明书的另一方面涉及一种形成布局的***。该***包括被配置为储存数据的存储器和与存储器连接的处理器。该处理器被配置为开发包括多个单元的电路原理图和基于电路原理图生成多个单元的单元布置规则。该处理器还被配置为基于单元布置规则开发多个单元的电路布局图和基于阈值电压对电路布局图的多个单元进行分组。该处理器还被配置为将阈值电压一致的填充物***电路布局图内。

本说明书的又一方面涉及一种电路布局。该电路布局包括具有宽度小于最小值的第一小单元，第一小单元具有第一阈值电压。电路布局还包括具有不同于第一阈值电压的第二阈值电压的第二单元，第二单元通过大于或等于最小值的距离与第一小单元分离。该电路布局还包括设置在第一小单元和第二单元之间的至少一种填充物，该至少一种填充物具有第一阈值电压或第二阈值电压。

本领域的普通技术人员很容易地发现，所公开的实施例满足以上列举的一个或多个优点。在阅读以上说明书之后，本领域普通技术人员能够将各种变化、等效替换和各种其他实施例作为本文的宽泛的公开。因此，旨在仅通过所附权利要求及其等效物所包含的定义来限定在此要求的保护范围。

Claims (20)

1.一种形成布局的方法，所述方法包括：

处理器开发电路原理图，所述电路原理图包括多个单元；

基于所述电路原理图生成所述多个单元的单元布置规则；

基于所述单元布置规则开发所述多个单元的电路布局图；

基于所述多个单元的单元阈值电压对所述电路布局图的所述多个单元的一些单元进行分组，使具有相同阈值电压的两个以上的单元分为一组；

识别违背最小面积要求的单元；

识别违背所述最小面积要求的开放空间；以及

将阈值电压一致的填充物***所述电路布局图内的识别出的违背所述最小面积要求的开放空间。

2.根据权利要求1所述的方法，其中，生成所述单元布置规则包括：

分析所述多个单元中的每一个单元的单元宽度和阈值电压；

基于单元大小和电路类型对所述多个单元进行分组；以及

基于单元大小和阈值电压限定所述多个单元的单元之间的最小面积要求。

3.根据权利要求2所述的方法，其中，分析所述单元宽度包括：将所述多个单元的每一个单元与最小值进行比较，其中，所述最小值等于在制造电路期间所使用的光刻工艺能够形成的最小部件。

4.根据权利要求1所述的方法，其中，***所述阈值电压一致的填充物包括：

***伪单元、替换单元、解耦单元或开放区域中的至少一种。

5.根据权利要求1所述的方法，其中，***所述阈值电压一致的填充物包括：

增大被识别单元的宽度；

增大邻近被识别开放空间的至少一个单元的宽度；以及

用至少一种阈值电压掺杂剂填充剩余的开放空间。

6.根据权利要求5所述的方法，其中，增大所述被识别单元的宽度包括：使所述阈值电压一致的填充物的阈值电压与所述多个单元的相邻单元中的至少一个单元的阈值电压相匹配。

7.根据权利要求5所述的方法，其中，填充所述剩余的开放空间包括：用单一阈值电压掺杂剂填充所述剩余的开放空间。

8.根据权利要求1所述的方法，其中，开发所述电路布局图包括：利用单元库转换所述电路原理图。

9.一种形成布局的***，所述***包括：

存储器，被配置为储存数据；以及

处理器，与所述存储器连接，所述处理器被配置为：

开发包括多个单元的电路原理图；

基于所述电路原理图生成所述多个单元的单元布置规则；

基于所述单元布置规则开发所述多个单元的电路布局图；

基于所述多个单元的单元阈值电压对所述电路布局图的所述多个单元的一些单元进行分组，使具有相同阈值电压的两个以上的单元分为一组；

识别违背最小面积要求的单元；

识别违背所述最小面积要求的开放空间；以及

将阈值电压一致的填充物***所述电路布局图内的识别出的违背所述最小面积要求的开放空间。

10.根据权利要求9所述的***，其中，所述处理器进一步被配置为：

分析所述多个单元中的每一个单元的单元宽度和阈值电压；

基于单元大小和电路类型对所述多个单元进行分组；以及

基于单元大小和阈值电压限定所述多个单元的单元之间的最小面积要求。

11.根据权利要求10所述的***，其中，所述处理器被配置为：利用所述多个单元的每一个单元与最小值之间的比较来确定所述单元大小，其中，所述最小值等于在制造电路期间所使用的光刻工艺能够形成的最小部件。

12.根据权利要求9所述的***，其中，所述处理器进一步被配置为：

增大被识别单元的宽度；

增大邻近被识别开放空间的至少一个单元的宽度；以及

用至少一种阈值电压掺杂剂来填充剩余的开放空间。

13.根据权利要求12所述的***，其中，所述处理器被配置为：使所述阈值一致的填充物的阈值电压与所述多个单元的相邻单元中的至少一个单元的阈值电压相匹配。

14.根据权利要求12所述的***，其中，所述处理器被配置为：用单一阈值电压掺杂剂来填充所述剩余的开放空间。

15.根据权利要求14所述的***，其中，所述处理器被配置为：利用单元库将所述电路原理图转换成所述电路布局图。

16.一种电路布局产品，包括：

第一小单元，具有小于最小值的第一宽度，所述第一小单元具有第一阈值电压；

第二单元，具有不同于所述第一阈值电压的第二阈值电压，所述第二单元与所述第一小单元间隔大于或等于所述最小值减去所述第一宽度的距离，其中，所述最小值等于在制造电路期间所使用的光刻工艺能够形成的最小部件；以及

至少一种填充物，设置在所述第一小单元和所述第二单元之间，所述至少一种填充物具有所述第一阈值电压或所述第二阈值电压。

17.根据权利要求16所述的电路布局产品，其中，所述第二单元是其所具有的第二宽度小于所述最小值的第二小单元，所述距离等于或大于所述最小值的两倍减去所述第一宽度和所述第二宽度，并且

所述至少一种填充物包括：

第一填充物，邻近所述第一小单元，所述第一填充物具有所述第一阈值电压，并且所述第一填充物和所述第一宽度的总宽度大于或等于所述最小值；以及

第二填充物，邻近所述第二小单元，所述第二填充物具有所述第二阈值电压，并且所述第二填充物和所述第二宽度的总宽度大于或等于所述最小值。

18.根据权利要求16所述的电路布局产品，其中，所述第二单元是其所具有的第二宽度大于或等于所述最小值的大单元，并且

所述至少一种填充物包括：

第一填充物，邻近所述第一小单元，所述第一填充物具有所述第一阈值电压，并且所述第一填充物和所述第一宽度的总宽度大于或等于所述最小值。

19.根据权利要求16所述的电路布局产品，还包括：所具有的第二宽度大于或等于最小值的第一大单元，所述第一大单元具有所述第一阈值电压，其中，所述第一大单元和所述第一小单元之间的距离小于所述最小值。

20.根据权利要求16所述的电路布局产品，其中，所述至少一种填充物包括伪单元、替换单元、解耦单元或开放区域中的至少一种。