CN103839775A - 选区GeSn层及其形成方法 - Google Patents

选区GeSn层及其形成方法 Download PDF

Info

Publication number
CN103839775A
CN103839775A CN201410064546.3A CN201410064546A CN103839775A CN 103839775 A CN103839775 A CN 103839775A CN 201410064546 A CN201410064546 A CN 201410064546A CN 103839775 A CN103839775 A CN 103839775A
Authority
CN
China
Prior art keywords
layer
gesn
constituency
gesn layer
formation method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410064546.3A
Other languages
English (en)
Inventor
肖磊
王敬
赵梅
梁仁荣
许军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201410064546.3A priority Critical patent/CN103839775A/zh
Priority to US14/350,715 priority patent/US9299566B2/en
Priority to PCT/CN2014/073847 priority patent/WO2015127702A1/en
Publication of CN103839775A publication Critical patent/CN103839775A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks

Abstract

本发明提供一种选区GeSn层及其形成方法。其中该方法包括以下步骤：提供顶部具有Ge层的衬底；在Ge层表面形成掩膜，并在掩膜上形成开口；向Ge层表层注入含有Sn元素的原子、分子、离子或等离子体，以在开口位置形成GeSn层。该方法能够形成厚度较薄、质量较好的选区GeSn层，具有简便易行，成本较低的优点。

Description

选区GeSn层及其形成方法
技术领域
本发明涉及半导体薄膜制造领域，具体涉及一种选区GeSn层及其形成方法。
背景技术
随着微电子技术的发展，器件尺寸的不断缩小，Si材料较低的迁移率已成为制约器件性能的主要因素。为了不断提升器件的性能，必须采用更高迁移率的沟道材料。目前研究的主要技术方案为：采用Ge材料做PMOSFET器件的沟道材料，III-V化合物半导体材料为NMOSFET器件的沟道材料。Ge具有四倍于Si的空穴迁移率，随着研究的不断深入，Ge沟道MOSFET中的技术难点逐一被攻克。与Ge相兼容的Ge1－xSnx合金（GeSn）是一种IV族半导体材料，具有良好的电学特性。首先，应变GeSn材料具有比Ge更高的空穴迁移率，具有应用于PMOSFET器件沟道的前景；其次，当以Ge材料为沟道时，在源漏中填充GeSn合金，可以在Ge沟道中引入单轴压应变，大幅度提升Ge沟道的性能，当沟道长度在纳米尺度时，其性能提升尤为明显；第三，理论计算结果表明，当x>0.11时，应变Ge1－xSnx合金将成为一种直接带隙的半导体，这使得GeSn合金逐渐成为Si基集成光电子学中的一个新的研究热点。并且，GeSn合金与硅的互补金属氧化物半导体(CMOS)工艺具有良好的兼容性。
在生长GeSn材料时，通常采用的方法为分子束外延（MBE）。其中，现有的MBE工艺生长GeSn材料的过程为：将Sn固体金属作为Sn源材料置入真空腔的Sn固体源炉中；将衬底置入分子束外延源炉的真空腔的加热器上，对真空腔抽真空，对衬底加热；对Sn固体金属加热，使Sn固体金属熔化，蒸发产生Sn的原子，打开挡板，使Sn原子到达衬底表面；向分子束外延源炉的真空腔内通入含有Ge的化合物气体，使Ge原子淀积到衬底表面，完成GeSn合金的外延生长。该方法可得到晶体质量较好的GeSn薄膜，但设备昂贵，生长过程较为费时，成本高，在大规模生产中将受到一定限制。
也有人采用化学气相淀积（CVD）工艺生长GeSn薄膜，但工艺不稳定，制得的GeSn薄膜质量较差，热稳定性不佳，Sn易分凝，成本也较高。
发明内容
本发明的目的在于至少解决上述技术缺陷之一，特别是提供一种简单易行且成本低的选区GeSn层及其形成方法。
为实现上述目的，本发明第一方面实施例的选区GeSn层的形成方法可以包括以下步骤：提供顶部具有Ge层的衬底；在所述Ge层表面形成掩膜，并在所述掩膜上形成开口；向所述Ge层表层注入含有Sn元素的原子、分子、离子或等离子体，以在开口位置形成GeSn层。
根据本发明实施例的选区GeSn层的形成方法可以得到厚度较薄、质量较好的GeSn层，具有简单易行、成本低的优点。
在本发明的一个实施例中，所述注入的方法包括离子注入。
在本发明的一个实施例中，所述离子注入包括等离子体源离子注入和等离子体浸没离子注入。
在本发明的一个实施例中，所述注入的方法包括磁控溅射。
在本发明的一个实施例中，在利用所述磁控溅射注入的过程中，在所述衬底上加载负偏压。
在本发明的一个实施例中，还包括，去除所述磁控溅射在所述GeSn层之上形成的Sn薄膜。
在本发明的一个实施例中，利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn薄膜。
在本发明的一个实施例中，所述注入的过程中对所述衬底加热，加热温度为100-600℃。
在本发明的一个实施例中，还包括，在所述注入之后，对所述GeSn层退火，退火温度为100-600℃。
在本发明的一个实施例中，所述GeSn层为应变GeSn层。
在本发明的一个实施例中，所述应变GeSn层的厚度为0.5-100nm。
在本发明的一个实施例中，所述应变GeSn层中Sn的原子百分含量小于20%。
在本发明的一个实施例中，所述顶部具有Ge层的衬底包括：纯Ge衬底、绝缘体上Ge衬底、具有Ge表面的Si衬底。
为实现上述目的，本发明第二方面实施例的选区GeSn层，采用上文公开的方法形成。
本发明实施例的选区GeSn层具有厚度较薄、质量较好、成本较低的优点。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1是本发明实施例的选区GeSn层的形成方法的流程图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
本发明第一方面提出一种选区GeSn层的形成方法。
如图1所示，根据本发明实施例的选区GeSn层的形成方法，可以包括如下步骤：
S1.提供顶部具有Ge层的衬底。
具体地，提供的顶部具有Ge层的衬底可以是纯Ge衬底、绝缘体上Ge衬底（Ge-On-Insulator，GeOI）、具有Ge表面的Si衬底等等。
S2.在Ge层表面形成掩膜，并在掩膜上形成开口。
具体地，可以通过淀积或涂覆工艺在Ge层表面形成掩膜，并在通过光刻和刻蚀工艺掩膜上形成开口。
S3.向Ge层表层注入含有Sn元素的原子、分子、离子或等离子体，以在开口位置形成GeSn层。
具体地，当需要形成较厚的GeSn层时，可以注入含有Sn元素的离子或等离子体。离子和等离子体能量高，可以注入达到一定深度。当需要形成较薄的GeSn层时，不仅注入离子或等离子体可以形成GeSn层，注入Sn原子或含有Sn元素的分子也可以形成GeSn层。需要说明的是，原有的Ge层可以仅有表层部分变化为GeSn层，也可以全部变化为GeSn层。
根据本发明上述实施例的选区GeSn层的形成方法通过利用注入工艺对原有的Ge层进行表面改性，即将含有Sn元素的原子、分子、离子或等离子体注入到原有的Ge层中，通过控制合适的温度和注入剂量，使注入的Sn元素不明显扩散，就可以使得晶格中的Sn原子不会聚集形成Sn的沉淀物，保持GeSn合金的亚稳态而不发生分凝，这样可以得到厚度较薄、质量较好的GeSn层，具有简单易行、成本低的优点。而已有的GeSn形成方法中，MBE方法需要昂贵的设备且需要超高真空，工艺复杂且成本高；CVD方法还不完全成熟，因为生长温度高，所以处于亚稳态的GeSn经常发生Sn元素的分凝，从而影响GeSn层的晶体质量，且其设备和气源较为昂贵，因而成本也较高。
在本发明的一个示例中，注入的方法可以采用离子注入，即将具有一定能量的、含有Sn元素的离子束（包括Sn离子或含Sn元素的等离子体）入射到Ge层中去，并停留在Ge层中，使Ge层部分或全部转换为GeSn合金。通过改变离子束的能量来改变注入的深度，离子束能量越高，则注入越深。在注入过程中，可以采用变化的电压来获得变化的离子束能量，从而使Sn元素在一定范围内较为均匀地分布。具体地，除常规的离子注入外，离子注入还包括等离子体源离子注入和等离子体浸没离子注入，即等离子体基离子注入。在等离子体基离子注入时，Ge层湮没在含有Sn元素的等离子体中，含Sn元素的正离子在电场作用下被加速，射向Ge层表面并注入到Ge层中。通过等离子体基离子注入，可以很容易达到很高的注入剂量，即很容易获得1%～20%的Sn含量的GeSn层，生产效率很高，成本也很低，且受表面形状的影响小，即非平面的Ge表面也可以实现均匀地注入。离子注入可以形成较厚的GeSn层，注入能量越高，GeSn层越厚。优选地，GeSn层的厚度为0.5-100nm。
在本发明的一个示例中，注入的方法可以采用磁控溅射。磁控溅射时，Ar离子在电场作用下加速飞向阴极Sn靶或含Sn的靶材，并以高能量轰击靶表面，使靶材发生溅射。溅射粒子主要是原子，还有少量离子。通过调整电场电压，真空度等工艺参数，使溅射粒子具有较高的能量，并以较高的速度射向Ge层，部分粒子可以注入到Ge层中并形成亚稳态的GeSn合金。可选地，在利用磁控溅射向Ge层注入的过程中，在衬底上加载负偏压，比如-40～-120V，这样可以使溅射出的部分粒子具有更高能量，有利于粒子注入到Ge表层的更深处，例如可以深至若干纳米。需要说明的是，由于磁控溅射时溅射出的材料较多，通常会在形成GeSn层之后进一步形成Sn薄膜。因此在磁控溅射之后，还需要去除磁控溅射在GeSn层之上形成的Sn薄膜。例如，可以利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除Sn薄膜以及露出GeSn层。常见的清洗溶液包括稀盐酸、稀硫酸、稀硝酸。清洗后保留下来的GeSn层的厚度为0.5-20nm，优选地，该GeSn层厚度为0.5-10nm。
在本发明的一个示例中，在注入工艺中加热温度可控制在100-600℃之间，优选150-450℃。在该温度范围下得到的薄膜质量更好。温度过低，注入带来的损伤不能修复，GeSn层的质量较差；温度过高，将使得GeSn层中的Sn扩散严重，而Sn在Ge中的固溶度很低（平衡态下为原子百分比0.3%），GeSn层中的Sn容易析出形成Sn沉淀物。
在本发明的一个示例中，在形成GeSn层之后还可以通过退火处理来强化该GeSn层。退火的温度范围为100-600℃，优选150-450℃。温度过低，注入带来的损伤不能修复，GeSn层的质量较差；温度过高，将使得GeSn层中的Sn扩散严重，而Sn在Ge中的固溶度很低，GeSn中的Sn容易析出形成Sn沉淀物。
在本发明的一个示例中，GeSn层为应变GeSn层。应变GeSn层的厚度为0.5-100nm。应变GeSn层中Sn的原子百分含量小于20%。需要说明的是，完全应变的GeSn层中Sn含量越高，其应变度越大，相应地其厚度应降低到弛豫的临界厚度以下，才能保持完全应变。应变GeSn层中Sn含量越高，则其临界厚度越薄。当Sn含量为20%时，Ge上完全应变的GeSn薄膜的应变度约为3%，此时应变GeSn层的临界厚度约5nm；而当Sn含量为5%时，其应变度约0.8%，其临界厚度可以达到100nm甚至130nm以上。
需要进一步说明的是，当GeSn层为应变GeSn层时，注入工艺中加热温度和退火工艺中退火温度的高低需要与应变GeSn层的材料性质匹配。例如常见MOSFET器件中需要Sn的原子百分含量为3-8%的应变GeSn层，而Sn原子百分含量为8%的GeSn层在450℃下基本是稳定的，所以此时注入工艺中加热温度和退火工艺中退火温度需要不超过450℃。
本发明第二方面提出一种选区GeSn层。该选区GeSn层是通过上述公开的任一种方法形成的。本发明实施例的选区GeSn层具有厚度较薄、质量较好、成本较低的优点。
为使本领域技术人员更好地理解本发明，列举一具体实施例如下：
首先，准备n型Ge衬底，并依次用丙酮、无水乙醇、去离子水及氢氟酸清洗备用。
然后，在Ge衬底表面涂覆光刻胶作为掩膜，显影并刻蚀出开口，暴露出局部的Ge衬底顶表面。也可以淀积SiO2或氮化硅为掩膜，再涂覆光刻胶，依次光刻、显影、刻蚀，形成开口，然后去除光刻胶。
之后，采用磁控溅射仪，抽真空至真空度为<10-4Pa，通入高纯氩气，打开射频电源，对高纯Sn靶进行溅射。Ge衬底加热温度为100-200℃，首先在开口位置的Ge衬底表层形成GeSn层，继而在GeSn层之上形成Sn层。对沉积好的薄膜进行退火处理，退火温度为100-200℃，进一步强化GeSn层。
最后采用5%的稀盐酸清洗去除GeSn层之上的Sn层，露出GeSn层。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (14)

1.一种选区GeSn层的形成方法，其特征在于，包括以下步骤：
提供顶部具有Ge层的衬底；
在所述Ge层表面形成掩膜，并在所述掩膜上形成开口；
向所述Ge层表层注入含有Sn元素的原子、分子、离子或等离子体，以在开口位置形成GeSn层。
2.如权利要求1所述的选区GeSn层的形成方法，其特征在于，所述注入的方法包括离子注入。
3.如权利要求2所述的选区GeSn层的形成方法，其特征在于，所述离子注入包括等离子体源离子注入和等离子体浸没离子注入。
4.如权利要求1所述的选区GeSn层的形成方法，其特征在于，所述注入的方法包括磁控溅射。
5.如权利要求4所述的选区GeSn层的形成方法，其特征在于，在利用所述磁控溅射注入的过程中，在所述衬底上加载负偏压。
6.如权利要求4或5所述的选区GeSn层的形成方法，其特征在于，还包括，去除所述磁控溅射在所述GeSn层之上形成的Sn薄膜。
7.如权利要求6所述的选区GeSn层的形成方法，其特征在于，利用对GeSn和Sn具有高腐蚀选择比的溶液清洗以去除所述Sn薄膜。
8.如权利要求1所述的选区GeSn层的形成方法，其特征在于，所述注入的过程中对所述衬底加热，加热温度为100-600℃。
9.如权利要求1所述的选区GeSn层的形成方法，其特征在于，还包括，在所述注入之后，对所述GeSn层退火，退火温度为100-600℃。
10.如权利要求1所述的选区GeSn层的形成方法，其特征在于，所述GeSn层为应变GeSn层。
11.如权利要求10所述的选区GeSn层的形成方法，其特征在于，所述应变GeSn层的厚度为0.5-100nm。
12.如权利要求10所述的选区GeSn层的形成方法，其特征在于，所述应变GeSn层中Sn的原子百分含量小于20%。
13.如权利要求1-12任一项所述的选区GeSn层的形成方法，其特征在于，所述顶部具有Ge层的衬底包括：纯Ge衬底、绝缘体上Ge衬底、具有Ge表面的Si衬底。
14.一种选区GeSn层，其特征在于，通过如权利要求1-13任一项所述的方法形成。
CN201410064546.3A 2014-02-25 2014-02-25 选区GeSn层及其形成方法 Pending CN103839775A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410064546.3A CN103839775A (zh) 2014-02-25 2014-02-25 选区GeSn层及其形成方法
US14/350,715 US9299566B2 (en) 2014-02-25 2014-03-21 Method for forming germanium-based layer
PCT/CN2014/073847 WO2015127702A1 (en) 2014-02-25 2014-03-21 Method for forming germanium-based layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410064546.3A CN103839775A (zh) 2014-02-25 2014-02-25 选区GeSn层及其形成方法

Publications (1)

Publication Number Publication Date
CN103839775A true CN103839775A (zh) 2014-06-04

Family

ID=50803166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410064546.3A Pending CN103839775A (zh) 2014-02-25 2014-02-25 选区GeSn层及其形成方法

Country Status (1)

Country Link
CN (1) CN103839775A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430221A (zh) * 2020-04-02 2020-07-17 中国科学院半导体研究所 锡自催化生长的锗锡合金硅基材料及定向异质外延方法
CN111785616A (zh) * 2019-04-04 2020-10-16 上海新微技术研发中心有限公司 一种基于离子注入与退火方法的选区锗铅合金的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594518A (zh) * 2013-11-08 2014-02-19 清华大学 金属源漏结构及其形成方法
CN103594419A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件制造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594419A (zh) * 2012-08-16 2014-02-19 中国科学院微电子研究所 半导体器件制造方法
CN103594518A (zh) * 2013-11-08 2014-02-19 清华大学 金属源漏结构及其形成方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785616A (zh) * 2019-04-04 2020-10-16 上海新微技术研发中心有限公司 一种基于离子注入与退火方法的选区锗铅合金的制备方法
CN111785616B (zh) * 2019-04-04 2023-06-23 上海新微技术研发中心有限公司 一种基于离子注入与退火方法的选区锗铅合金的制备方法
CN111430221A (zh) * 2020-04-02 2020-07-17 中国科学院半导体研究所 锡自催化生长的锗锡合金硅基材料及定向异质外延方法

Similar Documents

Publication Publication Date Title
KR101521555B1 (ko) 게르마늄 응축 공정을 이용한 기판 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
US20150243505A1 (en) Method for forming fin field effect transistor
US9418835B2 (en) Methods for manufacturing semiconductor devices
CN103451611A (zh) 适用于栅介质层的低漏电流HfO2 薄膜的制备方法
CN103839775A (zh) 选区GeSn层及其形成方法
CN103840005A (zh) 具有SiGeSn源漏的鳍式场效应晶体管及其形成方法
CN103811304A (zh) GeSn层及其形成方法
US9105475B1 (en) Method for forming fin field effect transistor
CN107359127B (zh) 蓝宝石衬底的Fe掺杂自旋场效应晶体管及其制造方法
CN103839829A (zh) 具有SiGeSn沟道的鳍式场效应晶体管及其形成方法
CN103839789A (zh) 选区SiGeSn层及其形成方法
CN103972105A (zh) 具有SiGe沟道的MOSFET及其形成方法
CN103839788A (zh) SiGeSn层及其形成方法
CN103839786A (zh) 选区SiGeSn层及其形成方法
TWI728151B (zh) 半導體層疊膜的製造方法及半導體層疊膜
CN107369707B (zh) 基于4H-SiC衬底异质结自旋场效应晶体管及其制造方法
CN103839830A (zh) 具有SiGeSn沟道的MOSFET及其形成方法
CN103839980A (zh) 具有SiGeSn源漏的MOSFET及其形成方法
CN107425059B (zh) Cr掺杂异质结自旋场效应晶体管及其制备方法
CN103839827A (zh) 具有SiGeSn源漏的MOSFET及其形成方法
CN107634097B (zh) 一种石墨烯场效应晶体管及其制造方法
CN113540225B (zh) 一种基于准断带异质结的高性能凹栅型隧穿场效应晶体管及其制备方法
CN103839831A (zh) 具有GeSn沟道的MOSFET及其形成方法
CN103839774A (zh) SiGeSn层及其形成方法
CN103839828A (zh) 具有SiGeSn沟道的MOSFET及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140604