CN103823785A - 一种基于dsp和cpld开发的多路arinc429数据收发电路结构 - Google Patents

Abstract

本发明公开了一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构，包括DSP电路、多组ARINC429总线收发芯片电路、由CPLD编程实现的辅助控制电路，其中ARINC429总线收发芯片的数据端与DSP连接，控制端与CPLD连接，DSP电路向由CPLD芯片编程实现的寄存器电路发送控制指令来实现对多组ARINC429总线收发芯片的控制，并通过在DSP芯片中的软件编程实现ARINC429数据的接收解码和发送编码。本发明可以将多路ARINC429数据通过DSP芯片数据总线实时读取和发送，避免数据冲突、丢失和误码，实现对数据的高速处理。

Description

一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构

技术领域

本发明涉及ARINC429数据收发电路的技术领域，具体涉及一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构。

背景技术

目前，公知的基于DSP和FPGA的ARINC429数据收发电路由DSP电路、FPGA电路和ARINC429总线收发芯片电路构成，进行多路数据接收时，多采用FPGA算法例化的办法，虽然该设计具有多通道的收发能力，但是多路通道同一时刻接收ARINC429数据容易出现数据冲突、丢失和误码。而公知的基于DSP和CPLD的多路ARINC429接收电路占用DSP的过多外部中断，使得DSP在电路功能上极为受限，并且当多路数据同一时刻收发时容易出现通讯冲突，使得在DSP处理数据过程中，容易出现多路ARINC429数据的接收丢失。

发明内容

本发明旨在克服现有技术中的不足，提供一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构，该数据收发电路结构不仅能应用DSP芯片的数据总线直接读写多组ARINC429总线收发芯片的数据端，利用CPLD（复杂可编程逻辑器件）编程实现的寄存器电路控制时序及逻辑关系，并且整合了多组ARINC429总线收发芯片的多个外部中断信号，大大节省了对DSP外部中断资源的使用，有效避免了数据冲突、丢失和误码。

本发明解决上述技术问题所采用的技术方案是：一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构，包括DSP电路，多组ARINC429总线收发芯片电路，还包括由CPLD芯片编程实现的寄存器电路；

所述DSP电路的数据总线XD0～XD15通过电平匹配电路与所述多组ARINC429总线收发芯片电路的数据总线BD00～BD15连接，所述DSP电路的控制指令端D429_A0～D429_A7、控制指令完成激励端D429_ARDY、数据发送状态端D429_TX/R、数据发送使能端D429_ENTX、综合接收中断端口D429_RINT、接收通道编码地址端D429_RINTA0～D429_RINTA3与所述由CPLD芯片编程实现的寄存器电路的控制指令端D429_A0～D429_A7、控制指令完成激励端D429_ARDY、数据发送状态端D429_TX/R、数据发送使能端D429_ENTX、综合接收中断端口D429_RINT、接收通道编码地址端D429_RINTA0～D429_RINTA3对应连接，所述多组ARINC429总线收发芯片电路包括4组，能够同时接收8路ARINC429数据，发送4路ARINC429数据，其中的第1组收发电路的数据接收器1接收中断端口

数据接收器2接收中断端口

接收数据高/低16位读取选择端SEL、数据接收器1使能端

数据接收器2使能端

发送数据低16位写入选择端发送数据高16位写入选择端

数据发送状态端TX/R、数据发送使能端ENTX、芯片配置使能端

通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路的第1组收发电路的数据接收器1接收中断端口C429A_RDY1、第1组收发电路的数据接收器2接收中断端口C429A_RDY2、第1组收发电路的接收数据高/低16位读取选择端C429A_SEL、第1组收发电路的数据接收器1使能端C429A_EN1、第1组收发电路的数据接收器2使能端C429A_EN2、第1组收发电路的发送数据低16位写入选择端C429A_PL1、第1组收发电路的发送数据高16位写入选择端C429A_PL2、第1组收发电路的数据发送状态端C429A_TX/R、第1组收发电路的数据发送使能端C429A_ENTX、第1组收发电路的芯片配置使能端C429A_CWSTR对应连接，第2组收发电路的

SEL、

TX/R、ENTX、

端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路的第2组收发电路的数据接收器1接收中断端口C429B_RDY1、第2组收发电路的数据接收器2接收中断端口C429B_RDY2、第2组收发电路的接收数据高/低16位读取选择C429B_SEL、第2组收发电路的数据接收器1使能端C429B_EN1、第2组收发电路的数据接收器2使能端C429B_EN2、第2组收发电路的发送数据低16位写入选择端C429B_PL1、第2组收发电路的发送数据高16位写入选择端C429B_PL2、第2组收发电路的数据发送状态端C429B_TX/R、第2组收发电路的数据发送使能端C429B_ENTX、第2组收发电路的芯片配置使能端C429B_CWSTR对应连接，第3组收发电路的

SEL、

TX/R、ENTX、

端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路的第3组收发电路的数据接收器1接收中断端口C429C_RDY1、第3组收发电路的数据接收器2接收中断端口C429C_RDY2、第3组收发电路的接收数据高/低16位读取选择端C429C_SEL、第3组收发电路的数据接收器1使能端C429C_EN1、第3组收发电路的数据接收器2使能端C429C_EN2、第3组收发电路的发送数据低16位写入选择端C429C_PL1、第3组收发电路的发送数据高16位写入选择端C429C_PL2、第3组收发电路的数据发送状态端C429C_TX/R、第3组收发电路的数据发送使能端C429C_ENTX、第3组收发电路的芯片配置使能端C429C_CWSTR对应连接，第4组收发电路的

SEL、

TX/R、ENTX、

端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路的第4组收发电路的数据接收器1接收中断端口C429D_RDY1、第4组收发电路的数据接收器2接收中断端口C429D_RDY2、第4组收发电路的接收数据高/低16位读取选择端C429D_SEL、第4组收发电路的数据接收器1使能端C429D_EN1、第4组收发电路的数据接收器2使能端C429D_EN2、第4组收发电路的发送数据低16位写入选择端C429D_PL1、第4组收发电路的发送数据高16位写入选择端C429D_PL2、第4组收发电路的数据发送状态端C429D_TX/R、第4组收发电路的数据发送使能端C429D_ENTX、第4组收发电路的芯片配置使能端C429D_CWSTR对应连接。

其中，所述DSP电路采用的芯片是TMS320F28335。

其中，所述CPLD芯片编程实现的寄存器电路采用的芯片是EPM570。

其中，所述ARINC429总线收发芯片电路采用的芯片是HS3282和HS3182。

本发明的原理在于：

如图1-5所示，一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构，包括DSP电路1、多组ARINC429总线收发芯片电路2、还包括由CPLD芯片编程实现的寄存器电路3；通过DSP电路1读写多组ARINC429总线收发芯片电路2的数据总线端，向由CPLD芯片编程实现的寄存器电路3发送控制指令来实现对多组ARINC429总线收发芯片的控制。首先由寄存器电路3配合DSP电路1通过数据总线将配置信号依次传递给多组ARINC429总线收发芯片电路2，配置完成的ARINC429总线收发芯片通过串行接口接收ARINC429数据，任意一路串行接口接收到ARINC429数据后，由CPLD芯片编程实现的寄存器电路3将D429_RINT端置“0”，以触发DSP电路1的外部中断，DSP电路1通过读取D429_RINTA0～D429RINTA3来判断ARINC429数据的具体接收通道，再通过配置D429_A0～D429_A7端的控制指令和在D429_ARDY端生成一个下降沿信号来读取相应接收通道的ARINC429数据，由于ARINC429总线收发芯片的数据总线为16位，而ARINC429数据的收发格式是32位，因此读取一路ARINC429数据，DSP电路1需连续两次操作D429_A0～D429_A7和D429_ARDY端，当前读取数据操作完成后，DSP电路1检测D429_RINT端口状态，若D429_RINT端被由CPLD芯片编程实现的寄存器电路3置“1”，则表明当前读取操作完成，若D429_RINT端被由CPLD芯片编程实现的寄存器电路3置“0”，则表示有多路串行接口同时接收到ARINC429数据，或在读取当前接口接收到的ARINC429数据的过程中其他路串行接口接收到其他后续ARINC429数据，此时DSP电路1再次读取D429_RINTA0～D429RINTA3来判断未读ARINC429数据的具体接收通道，并重复前述读取操作过程，并再次检测D429_RINT端口状态，直至检测到D429_RINT端口被由CPLD芯片编程实现的寄存器电路3置“1”。配置完成的ARINC429总线收发芯片通过串行接口发送ARINC429数据时，DSP电路1按照要所需使用的发送接口对应配置D429_A0～D429_A7端的控制指令和在D429_ARDY端生成一个下降沿信号来写入相应发送接口的ARINC429数据，由于ARINC429总线收发芯片的数据总线为16位，而ARINC429数据的收发格式是32位，因此发送一路ARINC429数据，DSP电路1需连续两次操作D429_A0～D429_A7和D429_ARDY端，之后DSP电路1检测D429_TX/R端的状态，当D429_TX/R端被置“0”后，DSP电路1将D429_ENTX端置“1”，然后DSP电路1再次检测D429_TX/R端的状态，当D429_TX/R端被置“1”后，DSP电路1将D429_ENTX端置“0”。

本电路中采用的各种电路都是高速的总线读取模式，通过由CPLD芯片编程实现的寄存器电路3控制多路ARINC429数据的收发时序和逻辑关系，避免出现多路数据冲突、数据丢失和误码，并通过DSP芯片连接ARINC429总线收发芯片的复位信号，以便在数据溢出的情况下使ARINC429总线收发芯片复位，保证数据正常传输。

与现有技术相比，本发明的有益效果是：

1、本发明可以将多路ARINC429数据通过DSP芯片数据总线实时读取和发送，避免数据冲突、丢失和误码，实现对数据的高速处理。

2、本发明电路结构将多组ARINC429总线收发芯片的多个外部中断信号整合为一个，大大减少了DSP电路外部中断的使用数量，在DSP外部中断资源有限的情况下使更多路ARINC429数据收发成为可能，彻底解决了多路ARINC429数据同时接受时的数据冲突，和数据处理过程中的数据丢码问题。

3、本发明电路结构较为简洁，避免了收发数据时的时序混乱，节省了DSP内部的大量计算资源，布局合理、操作方便、成本低。

附图说明

图1为本发明的电路结构结构图示意图；

图2为本发明具体实施例的详细信号处理算法示意图；

图3为本发明具体实施例的DSP电路原理图；

图4为本发明具体实施例的ARINC429总线收发芯片电路原理图；

图5为本发明具体实施例的CPLD芯片编程实现的寄存器电路原理图；

图6为本发明具体实施例的ARINC429总线数据0x8025806A的发送实例波形；

图7为本发明具体实施例的ARINC429总线数据0x03958584的接收实例波形。

具体实施方式

下面结合附图和实施例对本发明做进一步的描述。本发明以接收8路ARINC429数据，发送4路ARINC429数据为例进行说明。所有括号“（发送）”及“（接收）”仅表示数据及信号方向。

在图1中，各功能框图和箭头的连接方向代表了本发明的基本电路原理和信号控制关系，基于DSP和CPLD开发的多路ARINC429数据收发电路，包括DSP电路1，还包括多组ARINC429总线收发芯片电路2和由CPLD芯片编程实现的寄存器电路3；

下面结合附图2-附图4对本发明进一步说明。

所述DSP电路1的16位数据总线XD0～XD15通过电平匹配电路与所述多组ARINC429总线收发芯片电路2的数据总线BD00～BD15连接；

所述DSP电路1的控制输出端D429_A0～D429_A7、D429_ARDY、D429_ENTX端与所述由CPLD芯片编程实现的寄存器电路3的控制输入端D429_A0～D429_A7、D429_ARDY、D429_ENTX端对应连接；

所述由CPLD芯片编程实现的寄存器电路3的数据接收标志发送端D429_RINT、D429_RINTA0～D429_RINTA3与所述DSP电路1的数据接收标志接收端D429_RINT和D429_RINTA0～D429_RINTA3连接；

所述由CPLD芯片编程实现的寄存器电路3的ARINC429数据发送状态输出端D429_TX/R与所述DSP电路1的数据发送状态输入端D429_TX/R连接；

所述多组ARINC429总线收发芯片电路包括4组，其中的第1组收发电路的读写控制端SEL、

ENTX、

输入端通过电平匹配电路后分别与寄存器电路3的读写控制输出端C429A_SEL、C429A_EN1、C429A_EN2、C429A_PL1、C429A_PL2、C429A_ENTX、C429A_CWSTR连接，第2组收发电路的读写控制端SEL、

ENTX、输入端通过电平匹配电路后分别与寄存器电路3的读写控制输出端C429B_SEL、C429B_EN1、C429B_EN2、C429B_PL1、C429B_PL2、C429B_ENTX、C429B_CWSTR连接，第3组收发电路的读写控制端SEL、

输入端通过电平匹配电路后分别与寄存器电路3的读写控制输出端C429C_SEL、C429C_EN1、C429C_EN2、C429C_PL1、C429C_PL2、C429C_ENTX、C429C_CWSTR连接，第4组收发电路的读写控制端SEL、

ENTX、

输入端通过电平匹配电路后分别与寄存器电路3的读写控制输出端C429D_SEL、C429D_EN1、C429D_EN2、C429D_PL1、C429D_PL2、C429D_ENTX、C429D_CWSTR连接；

所述多组ARINC429总线收发芯片电路2中第1组收发电路的收发状态输出端

TX/R通过电平匹配电路与所述CPLD芯片编程实现的寄存器电路3的收发状态输入端C429A_RDY1、C429A_RDY2、C429A_TX/R对应连接，第2组收发电路的收发状态输出端

TX/R通过电平匹配电路与所述CPLD芯片编程实现的寄存器电路3的收发状态输入端C429B_RDY1、C429B_RDY2、C429B_TX/R对应连接，第3组收发电路的收发状态输出端TX/R通过电平匹配电路与所述CPLD芯片编程实现的寄存器电路3的收发状态输入端C429C_RDY1、C429C_RDY2、C429C_TX/R对应连接，第4组收发电路的收发状态输出端

TX/R通过电平匹配电路与所述CPLD芯片编程实现的寄存器电路3的收发状态输入端C429D_RDY1、C429D_RDY2、C429D_TX/R对应连接。

根据上述连接方式，如图2所示，DSP电路在D429_A0～D429_A7所发送的控制指令包括ARINC429总线收发芯片初始化配置指令、ARINC429总线接收数据读取指令、ARINC429总线发送数据写入指令，接收到这些一级控制指令后，由CPLD编程实现的寄存器电路通过电平匹配电路后直接操作对应ARINC429总线收发芯片的读写控制端，同时还译码出一级控制指令中所含的二级控制指令，二级控制指令将一级指令中指示对应的ARINC429总线收发芯片电路的数据发送状态端（C429A_TX/R、C429B_TX/R、C429C_TX/R或C429D_TX/R）的电平状态复制到由CPLD编程实现的寄存器电路的数据发送状态（发送）端D429_TX/R以供DSP电路检测判断，并将由CPLD编程实现的寄存器电路的数据发送使能端D429_ENTX电平状态复制到对应的ARINC429总线收发芯片的数据发送使能端（C429A_ENTX、C429B_ENTX、C429C_ENTX或C429D_ENTX）以实现DSP电路对ARINC429总线收发芯片电路的数据发送使能。在接收ARINC429数据时，由CPLD编程实现的寄存器电路始终将8路ARINC429总线接收通道的接收中断（接收）端口（C429A_RDY1、C429A_RDY2、C429B_RDY1、C429B_RDY2、C429C_RDY1、C429C_RDY2、C429D_RDY1、C429D_RDY2）综合为一路综合接收中断端口D429_RINT，在中断发生时，将当前接收通道编码地址发至接收通道编码地址（发送）端D429_RINTA0～D429_RINTA3供DSP电路中断读取，若多路中断同时发生或读取数据时发生新的接收中断，则DSP电路完成当前数据读取操作后，综合接收中断端口D429_RINT维持中断状态，并将其他未读通道的通道编码地址发至接收通道编码地址（发送）端D429_RINTA0～D429_RINTA3，以此实现整个接收电路准确、高速处理，避免数据冲突、丢失和误码。

本发明所述的DSP电路采用的芯片是TMS320F28335。

本发明所述的CPLD芯片采用EPM570。

本发明所述的ARINC429总线收发芯片电路采用的芯片是HS3282和HS3182。

图5为本发明具体实施例的CPLD芯片编程实现的寄存器电路原理图；

图6为本发明具体实施例的ARINC429总线数据0x8025806A的发送实例波形；该发送实例波形为本发明正确编码发数的示意图。

图7为本发明具体实施例的ARINC429总线数据0x03958584的接收实例波形。该接收实例波形为本发明正确、无误地编码收数的示意图。

本发明未详细公开的部分属于本领域的公知技术。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (4)

1.一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构，包括DSP电路（1），多组ARINC429总线收发芯片电路（2），其特征在于还包括由CPLD芯片编程实现的寄存器电路（3）；

所述DSP电路（1）的数据总线XD0～XD15通过电平匹配电路与所述多组ARINC429总线收发芯片电路（2）的数据总线BD00～BD15连接，所述DSP电路（1）的控制指令端D429_A0～D429_A7、控制指令完成激励端D429_ARDY、数据发送状态端D429_TX/R、数据发送使能端D429_ENTX、综合接收中断端口D429_RINT、接收通道编码地址端D429_RINTA0～D429_RINTA3与所述由CPLD芯片编程实现的寄存器电路（3）的控制指令端D429_A0～D429_A7、控制指令完成激励端D429_ARDY、数据发送状态端D429_TX/R、数据发送使能端D429_ENTX、综合接收中断端口D429_RINT、接收通道编码地址端D429_RINTA0～D429_RINTA3对应连接，所述多组ARINC429总线收发芯片电路（2）包括4组，能够同时接收8路ARINC429数据，发送4路ARINC429数据，其中的第1组收发电路的数据接收器1接收中断端口数据接收器2接收中断端口

接收数据高/低16位读取选择端SEL、数据接收器1使能端

数据接收器2使能端

、发送数据低16位写入选择端

发送数据高16位写入选择端

数据发送状态端TX/R、数据发送使能端ENTX、芯片配置使能端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路（3）的第1组收发电路的数据接收器1接收中断端口C429A_RDY1、第1组收发电路的数据接收器2接收中断端口C429A_RDY2、第1组收发电路的接收数据高/低16位读取选择端C429A_SEL、第1组收发电路的数据接收器1使能端C429A_EN1、第1组收发电路的数据接收器2使能端C429A_EN2、第1组收发电路的发送数据低16位写入选择端C429A_PL1、第1组收发电路的发送数据高16位写入选择端C429A_PL2、第1组收发电路的数据发送状态端C429A_TX/R、第1组收发电路的数据发送使能端C429A_ENTX、第1组收发电路的芯片配置使能端C429A_CWSTR对应连接，第2组收发电路的

TX/R、ENTX、

端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路（3）的第2组收发电路的数据接收器1接收中断端口C429B_RDY1、第2组收发电路的数据接收器2接收中断端口C429B_RDY2、第2组收发电路的接收数据高/低16位读取选择C429B_SEL、第2组收发电路的数据接收器1使能端C429B_EN1、第2组收发电路的数据接收器2使能端C429B_EN2、第2组收发电路的发送数据低16位写入选择端C429B_PL1、第2组收发电路的发送数据高16位写入选择端C429B_PL2、第2组收发电路的数据发送状态端C429B_TX/R、第2组收发电路的数据发送使能端C429B_ENTX、第2组收发电路的芯片配置使能端C429B_CWSTR对应连接，第3组收发电路的

SEL、

TX/R、ENTX、

端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路（3）的第3组收发电路的数据接收器1接收中断端口C429C_RDY1、第3组收发电路的数据接收器2接收中断端口C429C_RDY2、第3组收发电路的接收数据高/低16位读取选择端C429C_SEL、第3组收发电路的数据接收器1使能端C429C_EN1、第3组收发电路的数据接收器2使能端C429C_EN2、第3组收发电路的发送数据低16位写入选择端C429C_PL1、第3组收发电路的发送数据高16位写入选择端C429C_PL2、第3组收发电路的数据发送状态端C429C_TX/R、第3组收发电路的数据发送使能端C429C_ENTX、第3组收发电路的芯片配置使能端C429C_CWSTR对应连接，第4组收发电路的

SEL、

TX/R、ENTX、

端通过电平匹配电路与所述由CPLD芯片编程实现的寄存器电路（3）的第4组收发电路的数据接收器1接收中断端口C429D_RDY1、第4组收发电路的数据接收器2接收中断端口C429D_RDY2、第4组收发电路的接收数据高/低16位读取选择端C429D_SEL、第4组收发电路的数据接收器1使能端C429D_EN1、第4组收发电路的数据接收器2使能端C429D_EN2、第4组收发电路的发送数据低16位写入选择端C429D_PL1、第4组收发电路的发送数据高16位写入选择端C429D_PL2、第4组收发电路的数据发送状态端C429D_TX/R、第4组收发电路的数据发送使能端C429D_ENTX、第4组收发电路的芯片配置使能端C429D_CWSTR对应连接。

2.根据权利要求1所述的一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构，其特征是：所述DSP电路（1）采用的芯片是TMS320F28335。

3.根据权利要求1所述的一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构，其特征是：所述CPLD芯片编程实现的寄存器电路（3）采用的芯片是EPM570。

4.根据权利要求1所述的一种基于DSP和CPLD开发的多路ARINC429数据收发电路结构，其特征是：所述ARINC429总线收发芯片电路（2）采用的芯片是HS3282和HS3182。

Images