CN103811409B - 一种增强低介电材料对TiN硬掩模刻蚀选择性的方法 - Google Patents

一种增强低介电材料对TiN硬掩模刻蚀选择性的方法 Download PDF

Info

Publication number
CN103811409B
CN103811409B CN201210449657.7A CN201210449657A CN103811409B CN 103811409 B CN103811409 B CN 103811409B CN 201210449657 A CN201210449657 A CN 201210449657A CN 103811409 B CN103811409 B CN 103811409B
Authority
CN
China
Prior art keywords
etching
layer
hard mask
gas
tin hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210449657.7A
Other languages
English (en)
Other versions
CN103811409A (zh
Inventor
杜若昕
王兆祥
刘志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Medium And Micro Semiconductor Equipment (shanghai) Co Ltd
Original Assignee
Advanced Micro Fabrication Equipment Inc Shanghai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Fabrication Equipment Inc Shanghai filed Critical Advanced Micro Fabrication Equipment Inc Shanghai
Priority to CN201210449657.7A priority Critical patent/CN103811409B/zh
Priority to TW102139821A priority patent/TW201419417A/zh
Publication of CN103811409A publication Critical patent/CN103811409A/zh
Application granted granted Critical
Publication of CN103811409B publication Critical patent/CN103811409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种能够有效地增强低介电材料对TiN硬掩模刻蚀选择性的方法,将光刻胶剥离的操作划分为两个步骤,在第一步骤中利用O2/CO/CO2的等离子体进行刻蚀,直到接近TiN硬掩模的表面而使该表面不会暴露的位置,在第二步骤中则改用含氮(不含氧)的等离子体进行过刻蚀,将光刻胶等的剩余部分全部去除,使得TiN硬掩模的表面不会被氧化,保证了TiN硬掩模表面的氮含量。因此,在后续利用碳氟化合物的等离子体刻蚀形成沟道时,能够获得稳定的、相比原先使用O2/CO/CO2等离子体时相对较慢的刻蚀速率,从而提高低介电材料对TiN硬掩模的选择性,改善沟道刻蚀的效果。

Description

一种增强低介电材料对TiN硬掩模刻蚀选择性的方法
技术领域
本发明涉及半导体制造领域,特别涉及一种在实现半导体器件中沟道与通孔一次成型的工艺中,能够增强低介电材料对TiN硬掩模刻蚀选择性的方法。
背景技术
如图1~图4所示,是现有一种在半导体器件中对沟道(Trench)和通孔(Via)实行一次成型(AllinOne)工艺的流程示意图。
如图1所示,在硅衬底上形成有金属层(例如是铜),再在衬底及金属层的表面向上依次形成有阻挡层(例如是氮掺杂碳化物NDC)、低介电常数(low-k)材料的介电层、中间层、TiN(氮化钛)的硬掩模、底部抗反射层BARC,及光刻胶PR。其中,TiN硬掩模上已经形成有用于后续在该半导体结构中刻蚀一个沟道所需要的开口,则所述底部抗反射层BARC不仅覆盖在TiN硬掩模的顶面,还填充在该开口中;而光刻胶PR上也已经形成有用于后续刻蚀一个通孔所需的图案。
如图2所示,根据光刻胶PR上的图案进行刻蚀,向下依次穿透所述底部抗反射层BARC、中间层和介电层所在的深度位置,并刻蚀了所述阻挡层自顶面向下的一部分,但没有穿透该阻挡层,从而形成了该半导体结构所述通孔在深度方向的绝大部分。而在穿透与TiN硬掩模深度对应的位置时,具体是刻蚀了该TiN硬掩模的开口内的底部抗反射层BARC。
如图3所示,光刻胶剥离,即,将光刻胶PR和底部抗反射层BARC全部去除,使得TiN硬掩模上定义所述沟道形状的开口暴露设置。
如图4所示,根据TiN硬掩模的开口向下依次刻蚀,穿透所述中间层,并刻蚀了所述介电层上自顶面向下的一部分,但没有延伸到该介电层的整个深度方向,从而形成了该半导体结构中的所述沟道。再继续所述通孔的刻蚀,即,向下刻蚀所述阻挡层的剩余部分,直至将该阻挡层穿透,并刻蚀了所述铜金属层自顶面向下的一部分,使得该铜金属层在所述通孔中暴露。至此可以继续该半导体结构的后续处理工艺。
对于上述的现有方法来说,在图3所示的步骤中,常见的光刻胶剥离工艺,都会要求100%的过刻蚀比例(OE%),即,除了将光刻胶PR及底部抗反射层BARC全部去除外,还需要向下继续进行过刻蚀来保证光刻胶剥离的效果,在这段过刻蚀的时间内,TiN硬掩模表面完全暴露在光刻胶剥离的等离子体中。
然而,由于一般是使用O2(氧气)、CO(一氧化碳)和/或CO2(二氧化碳)的等离子体,来实现上述的光刻胶剥离处理。则,在过刻蚀的过程中,等离子体中的O(氧)会与TiN硬掩模的表面产生化学反应,改变TiN硬掩模表面的N氮含量,即相当于在TiN硬掩模的表面形成有一个含氧的改性层。
在如图4所示的步骤中,具体是利用碳氟化合物的等离子体来刻蚀沟道,而刻蚀速率与TiN氮化钛中的N氮含量有关,N氮含量越高,刻蚀速率越低。因此,如果之前在TiN硬掩模的表面上形成了所述含氧的改性层,则会由于该表面上Ti-O之间的键结能量小于Ti-N之间的键结能量,而使得刻蚀的化学反应速度加快。也就是说,含氧量越高或改性层越厚,硬掩模的刻蚀速率越高,而低介电常数对硬掩模的选择性就越低,影响刻蚀形成所述沟道时的稳定性,这是我们不希望看到的。
发明内容
本发明的目的是提供一种增强低介电材料对TiN硬掩模刻蚀选择性的方法,将光刻胶剥离分为两个步骤,当第一步骤中刻蚀到与TiN硬掩模表面接近以后,在第二步骤改用含氮气体的等离子体来进行光刻胶的过刻蚀,则在第二步骤中刻蚀到TiN硬掩模表面的一部分时,该TiN硬掩模表面不会被氧化,从而能够有效保证后续刻蚀形成沟道时的刻蚀速率。
为了达到上述目的,本发明的技术方案是提供一种增强低介电材料对TiN硬掩模刻蚀选择性的方法,该方法用于在半导体结构中对沟道及通孔进行一次成型的工艺中,所述半导体结构包含在衬底上形成的金属层,再在所述衬底及金属层的表面向上依次形成的阻挡层、低介电常数材料的介电层、中间层、TiN硬掩模、底部抗反射层,以及光刻胶;所述方法包含以下步骤:
根据光刻胶上形成的图案,向下依次刻蚀所述底部抗反射层、中间层和介电层,以形成该半导体结构中的所述通孔;
在形成所述通孔后,依次进行光刻胶剥离的两个步骤:
在第一步骤中,使用第一反应气体的等离子体,刻蚀去除全部的所述光刻胶,并刻蚀去除所述底部抗反射层在深度方向上的绝大部分;
在第二步骤中,使用第二反应气体的等离子体进行过刻蚀,以刻蚀去除所述底部抗反射层的剩余部分,而使TiN硬掩模的表面暴露出来;所述第二反应气体是含氮但不含氧的气体;
在光刻胶剥离后,根据TiN硬掩模上形成的开口,向下依次刻蚀所述中间层和介电层,以形成该半导体结构中的所述沟道。
优选的实施例中,在光刻胶剥离的第一步骤中,用以生成等离子体的第一反应气体是氧气、一氧化碳或二氧化碳气体,或其中任意两种或三种气体的混合气体。
优选的实施例中,在光刻胶剥离的第二步骤中,用以生成等离子体的第二反应气体是氮气,或氨气,或氮气和氢气的混合气体。
优选的实施例中,在光刻胶剥离的两个步骤中,第二步骤的刻蚀速率小于第一步骤的刻蚀速率。
优选的实施例中,在光刻胶剥离的第一步骤中,第一反应气体的气压低于100mT,并通过施加60MHz或13MHz的射频功率来形成刻蚀用的等离子体。
优选的实施例中,在光刻胶剥离的第二步骤中,第二反应气体的气压低于100mT或高于180mT,并通过施加60MHz/13MHz,或60MHz/2MHz的射频功率,来形成用于过刻蚀的等离子体。
优选的实施例中,在光刻胶剥离的第一步骤之后,所述底部抗反射层的剩余部分的厚度a足够小,同时又能够使下方的所述TiN硬掩模的表面不会暴露出来。
当利用碳氟化合物的等离子体来刻蚀形成半导体结构中的所述沟道时,所述TiN硬掩模中的氮含量越高,所述沟道的刻蚀速率越低,所述低介电常数材料的介电层对TiN硬掩模的选择性越高。
刻蚀形成所述沟道后,该沟道的布置是穿透所述中间层,并向下延伸至所述介电层的设定深度b;
而所述通孔的布置是自所述介电层的设定深度b位置开始向下延伸,并穿透所述介电层及阻挡层,并使所述金属层的表面在该通孔中暴露出来。
优选的实施例中,在所述半导体结构中刻蚀形成所述通孔的过程,包含:
在光刻胶剥离的两个步骤之前,向下依次穿透半导体结构中与所述底部抗反射层、TiN硬掩模、中间层和介电层所在深度对应的位置,并刻蚀了所述阻挡层自顶面向下的一部分,但没有穿透该阻挡层;
以及,在刻蚀形成所述沟道之后,继续刻蚀所述阻挡层的剩余部分,和所述金属层自顶面向下的一部分,以使所述金属层的表面在该通孔中暴露出来。
另一种优选的实施例中,在所述半导体结构中刻蚀形成所述通孔的过程,包含:
在光刻胶剥离的两个步骤之前,向下刻蚀以达到能够依次穿透与所述底部抗反射层、、中间层所在深度对应的位置,还刻蚀并停留在所述介电层中;
以及,在刻蚀形成所述沟道之后,继续刻蚀所述介电层的剩余部分、所述阻挡层,和所述金属层自顶面向下的一部分,以使所述金属层的表面在该通孔中暴露出来。
优选的实施例中,在光刻胶剥离的两个步骤之前,所述TiN硬掩模上已经形成有定义所述沟道形状的开口,所述底部抗反射层不仅覆盖在TiN硬掩模的顶面,还填充在该开口中;则在刻蚀形成所述通孔的过程中,通过刻蚀TiN硬掩模的开口内的底部抗反射层,从而在深度方向穿透所述TiN硬掩模。
与现有技术相比,本发明中将光刻胶剥离的操作划分为两个步骤,在第一步骤中利用O2/CO/CO2的等离子体进行刻蚀,直到接近TiN硬掩模的表面而使该表面不会暴露的位置,在第二步骤中则改用含氮(不含氧)的等离子体进行过刻蚀,将光刻胶等的剩余部分全部去除,使得TiN硬掩模的表面不会被氧化,保证了TiN硬掩模表面的氮含量。因此,在后续利用碳氟化合物的等离子体刻蚀形成沟道时,能够获得稳定的、相比原先使用O2/CO/CO2等离子体时相对较慢的刻蚀速率,从而提供了一种能够有效地增强低介电材料对TiN硬掩模刻蚀选择性的方法,改善沟道刻蚀的效果。
附图说明
图1~图4是现有一种在半导体器件中对沟道和通孔实行一次成型工艺的流程示意图;其中,
图1是进行刻蚀前半导体结构的示意图;
图2是通孔刻蚀之后半导体结构的示意图;
图3是光刻胶剥离之后半导体结构的示意图;
图4是沟道刻蚀之后半导体结构的示意图。
图5~图9是本发明所述增强低介电材料对TiN硬掩模刻蚀选择性的方法中,对半导体器件中沟道和通孔实行一次成型工艺的流程示意图;其中,
图5是进行刻蚀前半导体结构的示意图;
图6是通孔刻蚀之后半导体结构的示意图;
图7是光刻胶剥离第一步骤之后半导体结构的示意图;
图8是光刻胶剥离第二步骤之后半导体结构的示意图;
图9是沟道刻蚀之后半导体结构的示意图。
具体实施方式
以下结合附图5~图9说明本发明的一个具体实施方式。
其中,本发明主要是在图7、图8所示的步骤中,将光刻胶剥离的工艺分成两步;其他如图5~图6所示在进行光刻胶剥离之前,以及如图9所示光刻胶剥离之后,相应的处理工艺与半导体结构与通过现有方法得到的相类似。
如图5所示,在硅或其他的衬底10上形成有铜的金属层11,再在衬底10及金属层11的表面向上依次形成有阻挡层20(例如是氮掺杂碳化物NDC)、低介电常数(low-k)材料的介电层30、中间层40、TiN(氮化钛)的硬掩模50、底部抗反射层BARC·60,以及光刻胶PR·70。
其中,TiN硬掩模50上已经形成有定义该半导体结构中沟道90形状的开口51,则所述底部抗反射层BARC·60不仅覆盖在TiN硬掩模50的顶面,还填充在该开口51中;而光刻胶PR·70上也已经形成有定义该半导体结构中通孔80形状的图案71。
如图6所示,根据光刻胶PR·70上的图案71进行刻蚀,向下依次穿透与所述底部抗反射层BARC·60、中间层40和介电层30所在深度对应的位置,并刻蚀了所述阻挡层20自顶面向下的一部分,但没有穿透该阻挡层20,从而形成了该半导体结构所述通孔80在深度方向的绝大部分。而在穿透TiN硬掩模50所在的深度位置时,具体是刻蚀了该TiN硬掩模50的开口51内的底部抗反射层BARC·60。
在其他的实施例中,对通孔的刻蚀还有另一种方式(图中未示出):即,根据光刻胶PR·70上的图案71进行刻蚀,向下依次穿透与所述底部抗反射层BARC·60、中间层40所在深度对应的位置,还进一步刻蚀至介电层30中,并停留在该介电层30的某个深度位置。
如图7所示,本发明在光刻胶剥离的第一步骤中,使用例如是含O2(氧气)、CO(一氧化碳)或CO2(二氧化碳)的等离子体,来去除全部的光刻胶PR·70,并刻蚀去除底部抗反射层BARC·60在深度方向的绝大部分。再在如图8所示的第二步骤中,改用含氮(不含氧)的气体,例如是N2(氮气)、NH3(氨气),或N2/H2(氮气和氢气的混合气体)等,形成相应的气体等离子体,来进行光刻胶的过刻蚀,以去除抗反射层BARC·60的剩余部分,而使TiN硬掩模50的表面暴露出来。
在上述第一步骤的刻蚀中,对底部抗反射层BARC·60剩余部分的厚度a的控制,应当使得该厚度a足够小,同时又能够使其下方TiN硬掩模50的表面不会暴露出来为准,一般可以通过有限次的实验来确定所述剩余部分厚度a的具体数值。
在第一步骤中,由于与TiN硬掩模50表面的距离较远,可以用一个相对较高的刻蚀速率进行,以减少刻蚀的时间;而在第二步骤中,则换以一个相对较低的刻蚀速率来进行。可以通过改变反应气体的流量、压力,产生等离子体的射频频率,或其他类似的工艺参数,来实现刻蚀速率的调整,使得第二步骤的刻蚀速率小于第一步骤的刻蚀速率。
例如在一些实施例中,第一步骤时,在等离子体刻蚀装置中通入气压低于100mT的O2/CO/CO2的气体或其中几种的混合气体,施加60MHz或13MHz的射频功率以形成刻蚀用的等离子体。而在第二步骤时,通入气压低于100mT或高于180mT的含氮(但不含氧)的气体N2或N2/H2或NH3,并施加60MHz/13MHz,或60MHz/2MHz的射频功率以形成等离子体并进行过刻蚀。
参见图8所示,当通过上述两步,将光刻胶PR·70和底部抗反射层BARC·60全部去除后,TiN硬掩模50上定义所述沟道90形状的开口51被暴露出来。如图9所示,利用碳氟化合物的等离子体,根据TiN硬掩模50的该开口51向下依次刻蚀中间层40和介电层30,形成该半导体结构中的所述沟道90。再完成所述通孔80的刻蚀,即继续刻蚀所述阻挡层20的剩余部分及所述的铜金属层11(或者,在上述另一种通孔结构中,为刻蚀所述介电层30的剩余部分,阻挡层20及铜金属层11)。则,该半导体结构中,所述沟道90与TiN硬掩模50的开口51对应,穿透所述中间层40,并向下延伸至所述介电层30的设定深度b;所述通孔80自介电层30的上述设定深度b的位置开始往下延伸,穿透该介电层30及下方的阻挡层20,并使铜金属层11暴露在该通孔80中。
至此,完成了半导体结构中沟道90与通孔80的一次成型的过程,可以继续该半导体结构的后续处理工艺。
综上所述,本发明在光刻胶剥离过程中,尤其是在刻蚀接近TiN硬掩模50的表面时(图7~图8),由于改用含氮(不含氧)的等离子体进行过刻蚀,TiN硬掩模50表面不会被氧化,保证了TiN硬掩模50表面的氮含量。因此,在后续利用碳氟化合物的等离子体刻蚀形成沟道90时,能够获得稳定的、相比原先使用O2/CO/CO2等离子体时相对较慢的刻蚀速率,从而提供了一种能够有效地增强低介电材料对TiN硬掩模50刻蚀选择性的方法。
尽管本发明的内容已经通过上述优选实施例作了详细介绍,但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后,对于本发明的多种修改和替代都将是显而易见的。因此,本发明的保护范围应由所附的权利要求来限定。

Claims (12)

1.一种增强低介电材料对TiN硬掩模刻蚀选择性的方法,该方法用于在半导体结构中对沟道及通孔进行一次成型的工艺中,所述半导体结构包含在衬底(10)上形成的金属层(11),再在所述衬底(10)及金属层(11)的表面向上依次形成的阻挡层(20)、低介电常数材料的介电层(30)、中间层(40)、TiN硬掩模(50)、底部抗反射层(60),以及光刻胶(70);其特征在于,所述方法包含以下步骤:
根据光刻胶(70)上形成的图案(71),向下依次刻蚀所述底部抗反射层(60)、中间层(40)和介电层(30),以形成该半导体结构中的所述通孔(80);
在形成所述通孔(80)后,依次进行光刻胶剥离的两个步骤:
在第一步骤中,使用第一反应气体的等离子体,刻蚀去除全部的所述光刻胶(70),并刻蚀去除所述底部抗反射层(60)在深度方向上的绝大部分;
在第二步骤中,使用第二反应气体的等离子体进行过刻蚀,以刻蚀去除所述底部抗反射层(60)的剩余部分,而使TiN硬掩模(50)的表面暴露出来;所述第二反应气体是含氮但不含氧的气体;
在光刻胶剥离后,根据TiN硬掩模(50)上形成的开口(51),向下依次刻蚀所述中间层(40)和介电层(30),以形成该半导体结构中的所述沟道(90)。
2.如权利要求1所述的方法,其特征在于,
在光刻胶剥离的第一步骤中,用以生成等离子体的第一反应气体是氧气,或一氧化碳气体,或二氧化碳气体;或者,所述第一反应气体是氧气、一氧化碳气体、二氧化碳气体中任意两种气体的混合气体;或者,所述第一反应气体是氧气、一氧化碳气体、二氧化碳气体这三种气体的混合气体。
3.如权利要求1所述的方法,其特征在于,
在光刻胶剥离的第二步骤中,用以生成等离子体的第二反应气体是氮气,或氨气;或者,所述第二反应气体是氮气和氢气的混合气体。
4.如权利要求1或2所述的方法,其特征在于,
在光刻胶剥离的两个步骤中,第二步骤的刻蚀速率小于第一步骤的刻蚀速率。
5.如权利要求4所述的方法,其特征在于,
在光刻胶剥离的第一步骤中,第一反应气体的气压低于100mT,并通过施加60MHz或13MHz的射频功率来形成刻蚀用的等离子体。
6.如权利要求4所述的方法,其特征在于,
在光刻胶剥离的第二步骤中,第二反应气体的气压低于100mT或高于180mT,并通过施加60MHz/13MHz,或60MHz/2MHz的射频功率,来形成用于过刻蚀的等离子体。
7.如权利要求1所述的方法,其特征在于,
在光刻胶剥离的第一步骤之后,所述底部抗反射层(60)的剩余部分的厚度(a)足够小,同时又能够使下方的所述TiN硬掩模(50)的表面不会暴露出来。
8.如权利要求1所述的方法,其特征在于,
当利用碳氟化合物的等离子体来刻蚀形成半导体结构中的所述沟道(90)时,所述TiN硬掩模中的氮含量越高,所述沟道(90)的刻蚀速率越低,所述低介电常数材料的介电层(30)对TiN硬掩模(50)的选择性越高。
9.如权利要求1所述的方法,其特征在于,
刻蚀形成所述沟道(90)后,该沟道(90)的布置是穿透所述中间层(40),并向下延伸至所述介电层(30)的设定深度(b);
而所述通孔(80)的布置是自所述介电层(30)的设定深度(b)位置开始向下延伸,并穿透所述介电层(30)及阻挡层(20),并使所述金属层(11)的表面在该通孔(80)中暴露出来。
10.如权利要求9所述的方法,其特征在于,
在所述半导体结构中刻蚀形成所述通孔(80)的过程,包含:
在光刻胶剥离的两个步骤之前,向下刻蚀以达到能够依次穿透与所述底部抗反射层(60)、中间层(40)和介电层(30)所在深度对应的位置,并刻蚀了所述阻挡层(20)自顶面向下的一部分,但没有穿透该阻挡层(20);
以及,在刻蚀形成所述沟道(90)之后,继续刻蚀所述阻挡层(20)的剩余部分,和所述金属层(11)自顶面向下的一部分,以使所述金属层(11)的表面在该通孔(80)中暴露出来。
11.如权利要求9所述的方法,其特征在于,
在所述半导体结构中刻蚀形成所述通孔(80)的过程,包含:
在光刻胶剥离的两个步骤之前,向下刻蚀以达到能够依次穿透与所述底部抗反射层(60)、中间层(40)所在深度对应的位置,还刻蚀并停留在所述介电层(30)中;
以及,在刻蚀形成所述沟道(90)之后,继续刻蚀所述介电层(30)的剩余部分、所述阻挡层(20),和所述金属层(11)自顶面向下的一部分,以使所述金属层(11)的表面在该通孔(80)中暴露出来。
12.如权利要求10或11所述的方法,其特征在于,
在光刻胶剥离的两个步骤之前,所述TiN硬掩模(50)上已经形成有定义所述沟道(90)形状的开口(51),所述底部抗反射层(60)不仅覆盖在TiN硬掩模(50)的顶面,还填充在该开口(51)中;则在刻蚀形成所述通孔(80)的过程中,通过刻蚀TiN硬掩模(50)的开口(51)内的底部抗反射层(60),从而在深度方向穿透所述TiN硬掩模(50)。
CN201210449657.7A 2012-11-12 2012-11-12 一种增强低介电材料对TiN硬掩模刻蚀选择性的方法 Active CN103811409B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210449657.7A CN103811409B (zh) 2012-11-12 2012-11-12 一种增强低介电材料对TiN硬掩模刻蚀选择性的方法
TW102139821A TW201419417A (zh) 2012-11-12 2013-11-01 一種增強低介電材料對TiN硬掩模刻蝕選擇性的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210449657.7A CN103811409B (zh) 2012-11-12 2012-11-12 一种增强低介电材料对TiN硬掩模刻蚀选择性的方法

Publications (2)

Publication Number Publication Date
CN103811409A CN103811409A (zh) 2014-05-21
CN103811409B true CN103811409B (zh) 2016-04-20

Family

ID=50707993

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210449657.7A Active CN103811409B (zh) 2012-11-12 2012-11-12 一种增强低介电材料对TiN硬掩模刻蚀选择性的方法

Country Status (2)

Country Link
CN (1) CN103811409B (zh)
TW (1) TW201419417A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785247A (zh) * 2016-08-24 2018-03-09 中芯国际集成电路制造(上海)有限公司 金属栅极及半导体器件的制造方法
CN110211920A (zh) * 2018-02-28 2019-09-06 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN110459468A (zh) * 2019-08-29 2019-11-15 上海华力集成电路制造有限公司 TiN薄膜的刻蚀方法
CN111029299A (zh) * 2019-12-18 2020-04-17 华虹半导体(无锡)有限公司 金属互连结构的形成方法
CN112382607B (zh) * 2020-10-28 2023-08-11 上海华力集成电路制造有限公司 铜制程金属沟槽的制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035446A2 (en) * 1999-03-08 2000-09-13 Mitsubishi Gas Chemical Company, Inc. Resist stripping composition and process for stripping resist

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4901105B2 (ja) * 2003-04-15 2012-03-21 富士通セミコンダクター株式会社 半導体装置の製造方法
US7309448B2 (en) * 2003-08-08 2007-12-18 Applied Materials, Inc. Selective etch process of a sacrificial light absorbing material (SLAM) over a dielectric material
US20070254476A1 (en) * 2006-04-28 2007-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Cleaning porous low-k material in the formation of an interconnect structure
US7968506B2 (en) * 2008-09-03 2011-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Wet cleaning stripping of etch residue after trench and via opening formation in dual damascene process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1035446A2 (en) * 1999-03-08 2000-09-13 Mitsubishi Gas Chemical Company, Inc. Resist stripping composition and process for stripping resist

Also Published As

Publication number Publication date
TWI495012B (zh) 2015-08-01
CN103811409A (zh) 2014-05-21
TW201419417A (zh) 2014-05-16

Similar Documents

Publication Publication Date Title
CN103811409B (zh) 一种增强低介电材料对TiN硬掩模刻蚀选择性的方法
KR101691717B1 (ko) 다중 막층을 갖는 스페이서를 형성하기 위한 에칭 방법
US9230825B2 (en) Method of tungsten etching
KR100834396B1 (ko) 반도체 소자의 패턴 형성 방법
KR101895095B1 (ko) 퇴적물 제거 방법
JP2008177596A (ja) 半導体集積回路装置の製造方法
US12020944B2 (en) Method for etching an etch layer
CN1797715A (zh) 凹陷栅以及用于制造具有凹陷栅的半导体器件的方法
US11037798B2 (en) Self-limiting cyclic etch method for carbon-based films
US6227211B1 (en) Uniformity improvement of high aspect ratio contact by stop layer
KR102615854B1 (ko) 다공성 로우-k (low-k) 유전체 에칭
JP2006024730A (ja) 半導体装置の製造方法
US6743725B1 (en) High selectivity SiC etch in integrated circuit fabrication
TW200523689A (en) A nitrous oxide stripping process for organosilicate glass
JP2010098101A (ja) 半導体装置の製造方法
CN101131918A (zh) 用于制作半导体装置的方法
KR20020096678A (ko) 듀얼 다마신 배선 형성방법
CN111312587B (zh) 刻蚀方法、半导体器件及其制造方法
TW440942B (en) Anisotropic dry etching method
JP2022538595A (ja) 選択的不動態化のために標的蒸着を用いてフィーチャをエッチングするための方法
TW455948B (en) Process for etching an insulating layer and forming a semiconductor device
US11373878B2 (en) Technique for semiconductor manufacturing
US7005385B2 (en) Method for removing a resist mask with high selectivity to a carbon hard mask used for semiconductor structuring
JP2005136097A (ja) 半導体装置の製造方法
KR20070000719A (ko) 반도체 소자의 비트라인콘택 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee after: Medium and Micro Semiconductor Equipment (Shanghai) Co., Ltd.

Address before: 201201 No. 188 Taihua Road, Jinqiao Export Processing Zone, Pudong New Area, Shanghai

Patentee before: Advanced Micro-Fabrication Equipment (Shanghai) Inc.

CP01 Change in the name or title of a patent holder