CN103797575A - 制造包括封装的支持结构内的嵌入式电路组件的半导体封装 - Google Patents
制造包括封装的支持结构内的嵌入式电路组件的半导体封装 Download PDFInfo
- Publication number
- CN103797575A CN103797575A CN201280044452.9A CN201280044452A CN103797575A CN 103797575 A CN103797575 A CN 103797575A CN 201280044452 A CN201280044452 A CN 201280044452A CN 103797575 A CN103797575 A CN 103797575A
- Authority
- CN
- China
- Prior art keywords
- supporting structure
- circuit element
- cavity
- layer
- conductive material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09854—Hole or via having special cross-section, e.g. elliptical
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10454—Vertically mounted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
- H05K2203/1469—Circuit made after mounting or encapsulation of the components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
在支持结构中形成空腔,所述支持结构用于支持半导体器件,并且电路元件的至少一部分被布置于支持结构中的空腔内。支持结构中的空腔被填充有非导电填充材料,从而用非传导填充材料至少部分地围绕电路元件,并且半导体器件被电连接至电路元件。在示例实施例中,电路元件用于基本上阻断由所述半导体器件或者另一半导体器件输出的直流。
Description
技术领域
本公开涉及制造包括外部电路元件的半导体封装。
背景技术
高速串行链路可以用于传送两个或多个(例如,两个)诸如专用集成电路(ASIC)之类的电组件(例如,半导体器件)之间的数据信号。所传送的数据信号可以为直流-平衡(DC-平衡)信号以避免所连接的半导体器件之间的电压失衡问题(例如,半导体器件可能具有不同的DC电压电平)。为了隔离两个半导体器件的DC偏置电压,DC隔直电容器可以在半导体器件之间并且电连接到半导体器件。通过使用DC隔直电容器,所传送数据信号的交流(AC)部分将通过而所传送数据信号的DC部分会被阻断。
附图说明
图1是包括两个电连接的半导体封装的计算机***的示例实施例的透视图;
图2是图1的计算机***的示例实施例的前向视图;
图3是图1和图2的计算机***的示例实施例的剖面视图;
图4是包括两个电连接的半导体封装的计算机***的示例实施例的剖面视图;以及
图5是制造半导体封装的示例实施例的流程图;
图6-10是根据示例实施例,示出了用于形成包括嵌入式电路组件在内的半导体封装的制造步骤的支持结构的系列剖面视图。
图11和12是根据另一示例实施例,示出了用于形成包括嵌入式电路组件在内的半导体封装的制造步骤的支持结构的系列剖面视图。
图13是示出了根据另一示例实施例形成的、包括嵌入式电路组件在内的半导体封装的支持结构的剖面视图。
图14-17是根据另一示例实施例,示出了用于形成包括嵌入式电路组件在内的半导体封装的制造步骤的支持结构的系列剖面视图。
图18是示出了根据另一示例实施例形成的、包括嵌入式电路组件在内的半导体封装的剖面视图。
具体实施方式
概述
提供了一种制造半导体封装的方法。该方法包括:在支持结构内形成空腔,该支持结构用于支持半导体器件,将至少一部分电路元件布置在支持结构的空腔中,用非导电的填充材料来填充支持结构中的空腔,以使得用非传导填充材料至少部分地围绕电路元件并且将半导体器件电连接至该电路元件。
在另一实施例中,通过先前描述的方法来形成一种装置。在装置的示例实施例中,电路元件被用于基本阻断由半导体器件或者另一半导体器件输出的直流。
示例实施例
诸如高速串行链路中使用的DC隔直电容器之类用于阻断或者基本阻断直流(DC)的电路元件可以被垂直地放置于插接件(interposer)、印刷电路板(PCB)、或者半导体封装基底(substrate)的非镀(non-plated)通孔或被镀(plated)通孔内。非镀通孔或被镀通孔作为通孔形成过程的一部分已经被形成,所以不需要进一步的处理来形成用于DC隔直电容器的通孔(即,能够使用已经存在的通孔)。另外,在PCB上没有使用附加的空间来将DC隔直电容器电连接到其他器件,所以没有在高速信号中添加其他额外的不连续(discontinuity)或者串扰。
为了降低所使用的板空间的量,诸如在两个或多个电组件之间的串行通信链路中使用的DC隔直电容器之类的电路元件被布置于支持结构(例如,基底)的已经存在的开口中,该支持结构支持两个电组件中的至少一个。否则,开口被镀(plated)并且用于从一个电组件到支持基底的PCB的信号传输。DC隔直电容器可以被基本垂直地定向,并且非传导材料可以被布置于基底的每个开口中,从而使得非传导材料至少部分地围绕并固定布置于开口中的DC隔直电容器的朝向。与PCB中去耦/耦合电路相关联的孔的数目被降低,因此也降低了串行通信链路中的不连续和串扰。
参考图1,示出了包括第一电组件100(例如,第一半导体封装)和第二电组件102(例如,第二半导体封装)的计算机***的示例实施例的透视图。第一和第二半导体封装100和102中的每个包括模制外壳104,其中嵌入了(图2和图3中示出的)半导体器件。半导体器件可以是专用集成电路(ASIC)、微处理器、DRAM、闪存、其他器件、或者它们的组合。模制外壳104由任何数目的材料(例如包括环氧树脂材料)制成,并且能够具有任何形状。在一个实施例中,第一半导体封装100和/或第二半导体封装102可以不包括模制外壳104。第一和第二半导体封装100和102可以包括各自的半导体器件上方的金属盖。
第一和第二半导体封装100和102中的每个包括支持各自的半导体器件和模制外壳104的基底106。第一和第二半导体封装100和102被印刷电路板(PCB)108支持并电连接至印刷电路板(PCB)108或者没有被印刷电路板(PCB)108支持并电连接至印刷电路板(PCB)108(例如,第一半导体封装100可以被另一半导体封装或者插接件支持)。每个基底106包括第一表面110(例如,顶面)和第二表面112(例如,底面)。每个基底106的第一表面110可以支持并且电连接至各自的半导体器件,同时PCB108的第一表面114(例如,顶面)可以支持并且电连接至基底106的第二表面112。
基底106可以是有机的基底106(例如,基底能够由聚合材料制成),例如基于双马来酰亚胺三嗪的(基于BT的)基底106。诸如例如绝缘金属基底和陶瓷基底之类的其他基底也可以用于基底106。在一个实施例中,第一半导体封装100和/或第二半导体封装102不包括基底106而直接附接到PCB108。在另一实施例中,第一半导体封装100和第二半导体封装102由不同的PCB所支持。第一半导体封装100和第二半导体封装102可以位于不同的计算机***中。
图1的计算机***的前向视图被示出在图2中,第一和第二半导体封装100和102中的每个包括球栅阵列。每个基底106的底面112可以附接到PCB108的顶面114。每个基底106的底面112包括用于将电信号从第一或第二半导体封装100或102传导至PCB108的焊球阵列200(例如,球栅阵列(BGA))。每个BGA200通过使用例如回流焊接被附接到PCB108上的相应接触焊盘(pad)。传导材料的其他布置(包括,但不限于:传导引脚的阵列)可以被设在每个基底106的底面112上来传导往来第一和第二半导体封装100和102与PCB108之间的电信号。PCB108可以包括将第一半导体封装100电连接至第二半导体封装102的、内部或者外部的传导布线层(未示出)。可替换地,第一半导体封装100可以通过PCB108的一个或多个外表面上的迹线(trace)电连接至第二半导体封装102。
图1的计算机***的示例实施例的一部分的剖面视图被示出在图3中。第一半导体封装100包括第一半导体器件300和基底106。模制外壳104至少部分地围绕第一半导体器件300(图3中示出为模制外壳被移除)。第一半导体器件300包括第一侧302以及与第一侧302相对的第二侧304。第一侧302例如可以被嵌入在模制外壳104中。可替换地,第一侧302可以面向基底106。第一半导体器件300的第一侧302可以包括形成集成电路的多个层。在一个实施例中,第一侧302可以包括多个相互连接的堆叠式集成电路。集成电路可以包括任意数目的电组件及其组合,这些电组件例如包括:晶体管、忆阻器、电阻器、电容器和/或电感器。形成了第一侧302的集成电路的多个层中的最外层可以为钝化层。钝化层例如可以是氧化硅。第一半导体器件300可以由任意数目的半导体材料制成,这些半导体材料例如包括硅、砷化镓、或者碳化硅。第一半导体器件300例如可以是专用集成电路(ASIC)或者微处理器。
第一半导体器件300可以包括至少部分地穿过第一半导体器件300的多个通孔(未示出),这些通孔将第一侧302的集成电路连接至第一半导体器件300的第二侧304。通孔可以以大概垂直于第一半导体器件300的第一侧302和/或第二侧304的方向进行延伸。“大概”允许有其他角度而同时还沿远离第一半导体器件300的第一侧302和/或第二侧304的方向延伸。通孔可以填充有任意数量的、包括例如铜的导电材料(例如,导电镀层(plating))。通孔可以位于第一半导体器件300上的任何地方,例如包括:在第一半导体设备300的边缘处,或者在第一半导体器件300的边缘内部。
第一半导体器件300还可以包括沉积在第一半导体器件300的第二侧304上的键合焊盘(未示出)。键合焊盘被连接到通孔的导电镀层。键合焊盘可以由与通孔的导电镀层相同或者不同的材料制成(例如,铝或者铜)。键合焊盘可以与通孔的导电镀层形成为整块。键合焊盘是例如通过使用电镀或者无电镀(electroless plating)来进行沉积的。还可以例如用焊料(solder)将键合焊盘粘接到通孔的导电镀层。在一个实施例中,第一半导体器件300的第二侧304不包括键合焊盘,并且第一半导体器件300的第一侧302面向基底106。第一半导体器件300的第一侧302可以例如用焊块(例如,C4焊块)来电连接至基底106。
第一半导体器件300的基底106包括基底芯306。基底芯306包括第一表面308、第二表面310、和多个开口(例如,多个被镀或者非镀通孔;图3中示出了一个)。基底芯306可以是例如基于双马来酰亚胺三嗪的(基于BT的)基底芯。基底芯306可以是任意数目的形状,例如包括矩形。多个开口的每个开口312可以沿大概垂直或者横向于基底芯306的第一表面308和/或第二表面310的方向(例如,竖直地)从基底芯306的第一表面308延伸至第二表面310。“大概垂直”允许垂直“即,90度”以及其他仍然沿远离基底芯306的第一表面308和/或第二表面310的方向延伸的角度。在示例实施例中,多个开口的每个开口312在第一表面308处比在第二表面310处大。在另一示例实施例中,多个开口312可以从基底芯306的第一表面308或第二表面310至少部分地穿过基底芯306延伸。多个开口312可以是任意数目的形状,例如包括V形、锥状、或者圆柱形。
电路元件314可以被布置于多个开口中的每个开口312中。电路元件314能够为任何合适类型的电路元件,如DC隔直电容器。然而,电路元件314还能够是其他类型的电路元件,包括但不限于:电阻器或者电感器。开口312可以被确定大小和形状以使得电路元件314的至少部分紧靠至少部分地定义了开口312的表面316(例如,半紧合(semi-tight fit),为了清楚起见,图3中未示出电路元件314紧靠表面316)。电路元件314能够以至少部分地定义了开口312的表面316能够至少部分地围绕电路元件314的方式被布置于开口312中。能够以DC隔直电容器314的第一端318(例如,输入)邻接或者几乎邻接基底芯306的第二表面310并且DC隔直电容器314的第二端320(例如,输出)邻接或者几乎邻接基底芯306的第一表面308的方式将DC隔直电容器314布置于开口312中。电信号可以单向地流过DC隔直电容器(例如,从第一端318至第二端320或者从第二端320至第一端318)或者双向地流过DC隔直电容器314(例如,从第一端318至第二端320并且从第二端320至第一端318)。在一个实施例中,能够以DC隔直电容器314的纵轴(例如,从DC隔直电容器314的输入318延伸至输出320)基本垂直于基底芯306的第一表面308和/或第二表面310的方式将DC隔直电容器314布置于开口312中。可替换地或者此外,能够以DC隔直电容器314的纵轴基本平行于至少部分地定义了开口312的表面316的方式将DC隔直电容器314布置于开口312中。换而言之,隔直电容器314的纵轴可以在基底芯306的第一表面308和第二表面310之间垂直地延伸。在其他实施例中,DC隔直电容器314可以处于相对于表面316的不同朝向中(例如,基本垂直于表面316)。DC隔直电容器314可以布置于开口312中而被表面316完全围绕,从而使得DC隔直电容器314没有超出第一表面308和第二表面310延伸到开口312之外。可替换地,DC隔直电容器314可以布置于开口312中而被表面316部分围绕,从而使得DC隔直电容器314的一部分超出第一表面308和/或第二表面310延伸到开口312之外。
非导电材料322(例如,环氧树脂)可以被布置于多个开口中的每个开口312中来固定DC隔直电容器314(或者其他电路元件)相对于表面316的朝向。能够以使得环氧树脂322至少部分地围绕DC隔直电容器314的方式将环氧树脂322布置于开口312中。在一个实施例中,环氧树脂322可以施加(例如,层积)于基底芯306的第一表面308和第二表面310并且能够流入多个开口312中。可以在基底芯306的第一表面308和第二表面310上布置的环氧树脂322中形成(例如,钻出)开口(例如,微孔,未示出),这些开口邻接DC隔直电容器314的输入318和输出320。环氧树脂322中的微孔可以填充有任何数量的导电材料(例如,导电镀层),这些材料例如包括铜。
第一导电材料层324(例如,第一铜层)可以被布置(例如,镀)在基底芯306的第一表面308上或者邻接基底芯306的第一表面308,并且第二导电材料层326(例如,第二铜层)可以被布置(例如,镀)在基底芯306的第二表面310上或者邻接基底芯306的第二表面310。第一导电材料层324和第二导电材料层326可以是包括例如铝或铜的任意数目的导电材料。第一铜层324和第二铜层326可以被蚀刻以形成电路(例如,迹线)。
绝缘层328可以被布置(例如,层积)在基底芯306的第一表面308和/或第二表面310上或者邻接基底芯306的第一表面308和/或第二表面310。绝缘层328可以是包括例如玻璃增强环氧树脂的任意数目的电介质材料。例如使用环氧树脂,绝缘层328可以被附接(例如,层积)到基底芯306和/或相互附接。绝缘层328可以包括填充(例如,镀)有与第一导电材料层324和第二导电材料层326相同或者相异的导电材料(例如,铜)的孔330。
基底106还可以包括紧靠或者邻接至少一个绝缘层328的一个或多个附加的导电材料层(例如,附加的铜层)。可以对附加的铜层进行蚀刻以形成基底106上或者基底106内的附加电路(例如,迹线)。
基底106的第一表面110和第二表面112可以包括紧靠镀铜的孔330的键合焊盘332。键合焊盘332可以由与孔330的镀层相同或不同的材料制成(例如,铝或者铜)。键合焊盘332可以与孔330的镀层形成整块。键合焊盘332是例如通过使用电镀或者无电镀来进行沉积的。还可以例如用焊料将键合焊盘332粘接到孔330的镀层。
例如通过使用附接到第一半导体器件300的第二侧304的焊球阵列334(例如,球栅阵列(BGA)),第一半导体器件300的第二侧304上的键合焊盘可以被附接到基底106的第一表面110的键合焊盘332。传导材料的其他布置(例如,传导的引脚的阵列)可以被设在第一半导体器件300的第二侧304上来传导往来第一半导体器件的电信号。例如通过使用回流焊,可以将BGA334附接到基底106的第一表面110上的键合焊盘332。BGA334可以用于将电信号从基底106传导至第一半导体器件300和/或从第一半导体器件300传导至基底106。
使用焊球阵列338(例如,球栅阵列(BGA)),可以将基底106的第二表面112的键合焊盘332附接至PCB108的顶面114上的键合焊盘336;BGA338可以与例如附接至基底106的第二表面112的BGA200(示出在图2中)相同或相异。例如通过使用回流焊,可以将BGA338附接至PCB108的顶面114上的键合焊盘336。BGA338可以用于将电信号从PCB108传导至第一半导体封装100的基底106和/或从第一半导体封装100的基底106传导至PCB108。
PCB108可以包括第一表面114和第二表面340。PCB108可以包括填充(例如,镀)有诸如铜之类的导电材料的第一多个孔342(示出一个)。第一多个孔342中的每个孔可以从PCB108的第一表面114延伸至第二表面340。PCB108的顶面114上的键合焊盘336可以紧靠多个镀铜孔342中的相应的孔。可替换地,PCB108可以不包括键合焊盘336,并且BGA338可以被直接附接至第一多个镀铜孔342。PCB108也可以包括PCB108的第二表面340上的键合焊盘344。键合焊盘344也可以紧靠第一多个镀铜孔342。键合焊盘344可以由与第一多个孔342的镀层相同或者相异的材料(例如,铝或者铜)制成。
PCB108可以包括PCB108的第一表面114上、PCB108的第二表面340上、和/或PCB内的一个或多个导电材料层(例如,铜,未示出)。一个或多个铜层可以被蚀刻以在PCB108上和/或PCB108中形成电路(例如,迹线)。PCB108上和/或PCB108中的一个或多个铜层可以通过填充(例如,镀)有诸如铜之类的导电材料的第二多个孔346(示出一个)将第一半导体封装100电连接至第二半导体封装102。第二多个孔346中的每个孔可以从PCB108的第一表面114延伸至第二表面340。PCB108可以包括PCB108的第一表面114的键合焊盘348和第二表面340的键合焊盘350;第一表面114上的键合焊盘348和第二表面340上的键合焊盘350可以紧靠第二多个镀铜孔346中的相应孔。
第二半导体封装102包括第二半导体器件352和基底106。第二半导体器件352可以以与上文关于第一半导体封装100的论述相同或相似的方式被附接以及被电连接至基底106。还有,第二半导体封装102可以以与上文关于第一半导体封装100的论述相同或相似的方式被附接以及被电连接至PCB108。在其他实施例中,第二半导体封装102可以包括与第一半导体封装100不同的组件和/或更多或更少的组件。
除了多个开口312之外,可以以与上文关于第一半导体封装100的论述相同或相似的方式来配置第二半导体封装102的基底106。第二半导体封装102的基底106中的多个开口312可以填充(例如,镀)有导电材料354(例如,铜镀层)来将信号从第二半导体器件352传输至第一半导体器件300和/或从第一半导体器件300传输至第二半导体器件352。第一和第二半导体封装100的基底106可以是相同或者不同的形状、大小和/或材料。
在其他实施例中,第二半导体封装102包括比第一半导体封装100更多或更少的开口312、布置于基底芯306上或邻接基底芯306的更多或更少的绝缘层328、和/或更多或更少的导电材料层。第一电组件100和/或第二电组件102可以不是半导体封装。第一电组件100和/或第二电组件102可以是任意数目的电组件,包括但不限于:诸如现场可编程门阵列(FPGA)、专用集成电路(ASIC)、或者射频(RF)集成电路之类的集成电路,电源,存储器器件,控制器,数字逻辑,一个或多个晶体管,或者一个或多个二极管。
半导体封装可以在支持半导体器件的基底中包括与本实施例中的开口312数目(例如,每个差分对的两个开口)相同数目或者不同数目的开口。在一些示例中,开口可以镀有传导材料(例如,铜)以及被用于将信号从半导体器件传输至PCB和/或传输来自PCB的信号。从而,本实施例的半导体封装100可以采用已经存在的通孔来居留(house)DC隔直电容器314。通过采用已经存在的通孔,可以不需要用于将DC隔直电容器电连接至PCB内的信号迹线的键合焊盘和孔。此外,可以不需要用于DC隔直电容器的PCB空间;这可以增加本实施例的半导体封装的密度并且减少计算机***中PCB108的尺寸和成本。
在一些配置中,PCB中以及PCB上用于将DC隔直电容器电连接至PCB内的信号迹线的孔和键合焊盘可能引起两个电组件(例如,两个半导体封装)之间的串行链路内的串扰和信号反射(例如,噪声)。通过将DC隔直电容器314定位于基底106中已经存在的多个开口312内,可以减少串扰以及信号反射,因此提高了高速串行链路性能。
以DC隔直电容器314的纵轴大概平行于至少部分定义了多个开口312的表面316的方式将DC隔直电容器314放置于多个开口312中可以最小化从第一半导体器件300至PCB108的信号路径的长度。这还可以减少第一半导体器件300和PCB108之间的阻抗并且因此减少了第一半导体器件300和PCB108之间的寄生损耗。通过将DC隔直电容器314放置于基底106中已经存在的多个开口312中,DC隔直电容器314不会占据基底106上或者基底106中的额外的板空间,并且不会影响基底106内的信号迹线和其他组件的定位。
图4中示出了包括两个电连接的半导体封装的***的另一示例实施例的剖面视图。***包括第一半导体封装400以及图1-3的第二半导体封装102。第一半导体封装400包括支持以及电连接至第一半导体器件300的基底106。在图4中示出的实施例中,DC隔直电容器314未被布置于基底106中的多个开口312中。多个开口312被替代地填充(例如,镀)有诸如铜之类的导电材料402。
基底106例如是由插接件404所支持的。插接件404可以由包括例如玻璃增强环氧树脂的任意数目的电介质材料制成。插接件404可以包括第一表面406、第二表面408和至少部分地定义了多个开口412(示出了一个)的表面410。多个开口中的每个开口412可以以垂直、大概垂直或者横向于插接件404的第一表面406和/或第二表面408的方向(例如,竖直地)从插接件404的第一表面406延伸至第二表面408。“大概垂直”允许其他仍然向远离插接件404的第一表面406和/或第二表面408的方向延伸的角度。在一个实施例中,多个开口的每个开口412在第一表面408处比在第二表面410处大。插接件404可以是包括例如矩形在内的任意数目的形状。多个开口412例如可以是圆柱形的。
电路元件314(例如,DC隔直电容器)可以被布置于多个开口中的每个开口412中。电路元件314还可以是任何其他合适类型的电路元件,例如电阻器或者电感器。开口412可以被确定大小和形状以使得DC隔直电容器314的至少部分紧靠至少部分地定义了开口412的表面410(例如,半紧合)。可以以DC隔直电容器314的输入318邻接插接件404的第二表面408并且DC隔直电容器314的输出320邻接插接件404的第一表面406的方式将DC隔直电容器314布置于开口412中。在一个实施例中,可以以DC隔直电容器314的纵轴(例如,从DC隔直电容器314的输入318延伸至输出320)基本平行于至少部分地定义了开口412的表面410的方式将DC隔直电容器314布置于开口412中。换而言之,隔直电容器314的纵轴可以在插接件404的第一表面406和第二表面408之间基本垂直地进行延伸。在其他实施例中,DC隔直电容器314可以处于相对于表面410不同的朝向中。
非导电材料414(例如,环氧树脂)可以被布置于多个开口中的每个开口412中以固定开口412内的隔直电容器314的朝向(例如,竖直朝向)。可以以环氧树脂414至少部分地围绕DC隔直电容器314的方式来将环氧树脂414布置在开口412中。在一个实施例中,环氧树脂414可以施加(例如,层积)于插接件404的第一表面406和第二表面408并且能够流入多个开口412中。可以在插接件404的第一表面406和第二表面408上布置的环氧树脂414中形成(例如,钻出)开口(例如,微孔,未示出),这些开口邻接DC隔直电容器314的输入318和输出320。环氧树脂414中的微孔可以填充有任何数量的导电材料(例如,导电镀层),这些材料例如包括铜。
第一导电材料层416可以被布置(例如,镀)在插接件404的第一表面406上或者邻接插接件404的第一表面406,并且第二导电材料层418可以被布置(例如,镀)在插接件404的第二表面408上或者邻接插接件404的第二表面408。第一导电材料层416可以紧靠或者邻接DC隔直电容器314的输出320,并且第二导电材料层418可以紧靠或者邻接DC隔直电容器314的输入318。在一个实施例中,第一导电材料层416和第二导电材料层418可以通过环氧树脂414中的被镀微孔分别被电连接至DC隔直电容器314的输出320和输入318。第一导电材料层416和第二导电材料层418可以是包括例如铝或铜的任意数目的导电材料。第一铜层416和第二铜层418例如可以是键合焊盘。第一铜层416和第二铜层418可以被蚀刻以形成电路(例如,迹线)。
绝缘层可以被布置(例如,层积)在插接件404的第一表面406和/或第二表面408上或者邻接插接件404的第一表面406和/或第二表面408。附加的绝缘层可以是包括例如玻璃增强环氧树脂的任意数目的电介质材料。例如使用环氧树脂,绝缘层可以被附接(例如,层积)到插接件404和/或相互附接。绝缘层可以包括填充(例如,镀)有与第一导电材料层416和第二导电材料层418相同或者相异的导电材料(例如,铜)的孔。
插接件404还可以包括紧靠或者邻接一个或多个绝缘层的一个或多个附加的导电材料层(例如,附加的铜层)。可以对附加的铜层进行蚀刻以形成插接件404上或者插接件404内的附加电路(例如,迹线)。
例如通过使用附接到基底106的第二表面112的BGA338,可以将基底106的第二表面112上的键合焊盘332附接至插接件404的第一铜层416(例如,键合焊盘)。BGA338例如可以通过使用回流焊来被附接至插接件404的第一铜层416。BGA338可以用于将电信号从第一半导体封装100的插接件404传导至基底106,和/或从第一半导体封装100的基底106传导至插接件404。
例如通过使用附接到插接件404的第二铜层418的焊球阵列420(例如,球栅阵列(BGA)),可以将插接件404的第二铜层418(例如,键合焊盘)附接至PCB108的顶面114上的键合焊盘336。BGA420例如可以通过使用回流焊来被附接至PCB108的顶面114上的键合焊盘336。BGA420可以用于将电信号从PCB108传导至第一半导体封装100的插接件404,和/或从第一半导体封装100的插接件404传导至PCB108。
在图4中所示的实施例中,插接件404居留DC隔直电容器314。在另一实施例中,第一半导体封装400不包括插接件404,而DC隔直电容器314被布置于PCB108中的第一多个孔342或者第二多个孔346中。第一多个孔342例如可以填充有非导电材料(例如,环氧树脂)来固定第一多个孔342内的隔直电容器314的朝向(例如,竖直朝向)。可以以使得环氧树脂能够至少部分地围绕隔直电容器314的方式将环氧树脂布置于第一多个孔342中。
现在参考图5的流程图来大概地描述制造图1-4中所示的半导体封装的示例方法。该方法是以所示的次序实现的,但是也可以使用其他次序。此外,方法还可以用不同的(例如,附加的、更少的或者被替代的)方法步骤来完成。
在500处,开口被形成于支持结构中。该支持结构用于支持半导体器件。开口可以以任何方式来创建,这些方式例如包括:用钻或锯、通过按压、或者通过形成带有开口的支持结构。可以使用控制深度钻来形成开口。可以使用单个钻头或者具有不同直径的多个钻头。在一个实施例中,不止一个开口被形成于支持结构中。一个或多个开口可以在支持结构的第一表面(例如,顶面)和支持结构的第二表面(例如,底面)之间至少部分地延伸。在一个实施例中,一个或多个开口从支持结构的芯层的第一表面(例如,顶面)延伸至芯层的第二表面(例如,底面)。在开口部分地在第一表面和第二表面之间延伸时,例如在第一表面处有开口而在第二表面处没有开口,可以在第二表面处形成平台,在其上可以布置诸如DC隔直电容器之类的电路元件。可替换地或者此外,在开口部分地在第一表面和第二表面之间延伸时,诸如通风口之类的孔口可以贯穿平台延伸。一个或多个开口可以以大概垂直于支持结构的顶面、支持结构的底面、芯层的顶面、和/或芯层的底面的方向(例如,竖直地)进行延伸。可替换地,一个或多个开口可以沿对于芯层的第一表面和/或第二表面少于或者大于90度的角度的方向进行延伸。在一个实施例中,一个或多个开口中的每个开口在第一表面处可以比第二表面处大。支持结构起始是被塞住的并且可以使用激光钻来形成一个或多个开口。第二表面处的开口可以小于电路元件的宽度。开口在第二表面处的更小的尺寸可以防止电路元件:在通过第一表面处的开口被放置于支持结构中时,从支持结构中掉落或者穿过支持结构。支持结构例如可以是基底、插接件或者印刷电路板(PCB)。支持结构例如可以是基于双马来酰亚胺三嗪的(基于BT的)基底。多个开口可以是任意数目的形状,例如包括:锥形的或者圆柱形的。
一个或多个开口的第一部可以填充(例如,镀)有诸如铜之类的导电材料,并且一个或多个开口的第二部可以不被镀(例如,非镀开口)有导电材料。例如一个或多个开口的第一部可以使用电镀或者无电镀而被镀。非镀开口例如可以填充有干膜来防止非镀开口在镀过程中被填充有导电材料。
在502处,电路元件被布置于支持结构的多个开口中的一个中。电路元件可以被布置到支持结构的一些或所有开口中。开口可以被确定形状和大小,从而使得至少部分的电路元件紧靠至少部分地定义了支持结构中的一个开口的表面。在一个实施例中,开口的最小直径大约等于电路元件的直径,从而通过使用例如摩擦配合、滑入配合、楔入、或者维持布置在开口中的电路元件的任何其他形式的耦合机制,来将电路元件固定地维持在开口中。电路元件可以是直流(DC)隔直电容器。在其他实施例中,电路元件例如可以是电阻器或者电感器。
可以以在电路元件的输入和输出之间延伸的纵轴大概平行于至少部分定义了支持结构中的开口的表面和/或大概垂直于支持结构的顶面和/或支持结构的底面的方式将电路元件布置于支持结构的开口中。可以以使得至少部分定义了支持结构中的开口的表面能够至少部分地围绕电路元件(例如,电路元件的一端可以在芯层的顶面之上或者在芯层的底面之下)的方式,将电路元件布置于支持结构的开口中。在一个实施例中,可以以电路元件的纵轴是竖直的的方式将电路元件布置与基底的开口中。
在一个实施例中,支持结构中的开口的直径可以大于电路元件的直径。膜层(例如,压力/热敏膜)可以被放置于开口之上并且例如通过压力、热量和/或粘合剂将其附接至支持结构的底面,从而使得电路元件保留在开口中。膜层可以包括孔口(例如,通风口)。膜层中的开口可以与开口同心。膜层可以由任意数目材料制成,例如包括:环氧树脂和/或合成橡胶。
在504处,支持结构中的开口被填充有填充材料(例如,膏体(paste))。填充材料可以是诸如环氧树脂之类的非导电材料。其他粘合剂例如可以用作填充材料。支持结构中的开口可以被填充有填充材料从而使得电路元件被填充材料至少部分地围绕。填充材料可以用来固定支持结构中的开口内的电路元件的朝向(例如,竖直朝向)。在一个实施例中,环氧树脂层可以被施加(例如,层积)于支持结构的芯层的顶面和/或底面。环氧树脂能够流入开口(或者多个开口)中,从而使得环氧树脂至少部分地围绕电路元件。例如,可以使用丝网印刷或者真空丝网印刷来对支持结构中的开口进行填充。一些填充材料可以流过通风口。填充材料可以被干燥并固化,并且支持结构可以被平面化从而使得膜层被移除。
在506,半导体器件被电连接至电路元件。可以在开口中的填充材料中形成(例如,钻)邻接电路元件的输入和输出的开口(例如,微孔)。环氧树脂层中的微孔可以填充有任何数目的导电材料(例如,导电镀层),例如包括铜。
一个或多个导电材料(例如,铜或铝)层可以被布置(例如,镀)在或者邻接支持结构的芯层的顶面和/或底面。可以对一个或多个导电材料层进行蚀刻以形成电路(例如,迹线)。一个或多个导电材料层可以在开口被形成于支持结构中之前或之后被布置在或者邻接支持结构的芯层的顶面和/或底面。
绝缘层可以被放置(例如,层积)在或者邻接支持结构的芯层的顶面和/或底面。绝缘层可以是任何数目的电介质材料,例如包括:味之素内建膜(ABF,Ajinomoto Build-Up Film)或预浸渍复合纤维(“预浸渍(pre-preg)”)。可以例如使用环氧树脂将绝缘层附接(例如,层积)至芯层和/或相互附接。孔可以形成(例如,钻)于绝缘层中,并且绝缘层中的孔可以被填充(例如,镀)有与一个或多个导电材料层相同或不同的导电材料(例如,铜)。
一个或多个附加的导电材料层(例如,附加的铜层)可以(例如,通过无电镀或者电镀)被布置在或者邻接至少一个绝缘层。附加的铜层可以被蚀刻以形成支持结构内或者支持结构上的附加电路(例如,迹线)。
键合焊盘可以被布置(例如,镀)在或者邻接支持结构的顶面和支持结构的底面,从而使得键合焊盘紧靠或者邻接绝缘层中的镀铜孔或者电路元件的输入和输出。键合焊盘可以由与绝缘层中的孔的镀层不同或相同的导电材料(例如,铝或者铜)制成。键合焊盘可以与绝缘层中的孔的镀层形成整块。键合焊盘是例如通过使用电镀或者无电镀来进行沉积的。还可以例如用焊料将键合焊盘粘接到绝缘层中的孔的镀层。
通过使用附接到基底上的键合焊盘或者半导体器件上的键合焊盘的焊球阵列(例如,球栅阵列(BGA)),可以将支持结构的顶面上的键合焊盘附接至基底上的键合焊盘或者半导体器件上的键合焊盘(例如,取决于支持结构是PCB、插接件还是基底)。例如通过使用回流焊将BGA附接至支持结构的顶面上的键合焊盘,以将支持结构电连接至半导体器件。
现在参考图6-18来描述一些示例实施例,这些示例实施例采用了上文描述的以及在图5的流程图中示出的方法。
在第一示例实施例中,于图6-10中示出了用于形成半导体电路封装的方法,在该半导体电路封装中,电路元件被布置在用于封装的支持结构的开口或空腔内。首先,可以充当半导体封装的支持基底或者充当印刷电路板(PCB)的支持结构600设有第一表面602和与第一表面602相对的第二表面604。正如先前的实施例,支持结构600能够包括有机基底(例如,基底能够由诸如基于BT的材料之类的聚合材料制成)和/或其他类型的绝缘金属或者陶瓷材料。金属层606(例如,铜或者任何其他适合的导电材料)被以任何合适的方式(例如,电镀或者无电镀)应用于第一表面602。
孔或空腔608被形成于支持结构600内,该孔或空腔600延伸至第一和第二表面602,604中的每个并且还穿过布置在第一表面602上的金属层。空腔608能够以任何合适的方式形成于支持结构600内,使得其能够关于第一和第二表面602,604横向地(例如,垂直或者非垂直地)延伸。例如,能够通过钻(例如,激光钻)、通过蚀刻工艺、或者通过这两种技术的任意组合来形成空腔608。空腔能够具有任何合适的剖面形状(例如,圆的或圈形、椭圆形的、正方形或矩形的、多面的、不规则形状的等等)。此外,空腔608能够在针对支持结构600的金属层606形成之前形成(接着通过选择镀,金属层606形成在第一表面602上,从而空腔608在第一表面602保持敞开),或者随金属层606在支持结构600上的形成后形成。
诸如压力和/或热敏膜(例如,环氧树脂、合成橡胶等等)之类的膜层610(例如,通过粘合剂或任何其他合适的施加过程)被施加于支持结构600的第二表面604。可选地,穿孔或孔口612能够在于支持结构空腔608同心的位置处被形成于膜层610内,其中孔口612在维度上小于空腔608的直径或者剖面。如下所述,孔口612辅助空腔堵塞材料的流动,以在空腔608的填充期间流过孔口612。
诸如DC隔直电容器、电阻器、电感器、或者任何其他类型的电路元件之类的电路组件620被放置于空腔608内。电路组件620可以以使得其第一和第二端622、624能够大概向支持结构600的第一和第二表面602、604延伸的方式部署在空腔608中,其***号可以在组件620内在其第一和第二端622、624之间流动。在图6所示的实施例中,以电路元件620的纵轴或者纵向维度大概垂直于支持结构600的第一和第二表面602、604的方式对电路组件620进行对齐。然而,组件620还能够以相对于支持结构600的第一和第二表面602、604横向地而非垂直地延伸的形式被***并置于空腔608内。膜层610维持空腔608内的组件620(即,当以第一表面602在第二表面604上方的方式与支持结构600对齐时,由于膜层610提供了组件620离去的屏障,组件620被阻止从第二表面604掉落。)。
在电路组件620被放置于空腔608内之后,空腔608被填充有图7中所示的填充材料630(例如,膏体)。填充材料能够为诸如环氧树脂之类的任何非导电材料。可替换地,诸如粘合剂之类的其他材料能够被用作填充材料。空腔608能够被填充有填充材料,从而使得电路组件620被填充材料至少部分地围绕。填充材料可以用来固定支持结构600的空腔608内的电路元件620的朝向(例如,竖直朝向、倾斜朝向等等)。用填充材料630对空腔608的填充能够以任何合适的方式来实现。例如,填充能够通过丝网印刷、或者真空丝网印刷的方式来进行。由于填充材料630在空腔608内绕电路元件620的部分(例如,从第一表面602到第二表面604)流动,它能够填充并在孔口612处形成堵塞残留(residue)632。填充材料620以任何合适的方式被干燥和固化,从而形成用于支持结构600的空腔608内组件620的适度刚硬的支持材料。
膜层610和在支持结构600的任一侧602、604处被布置于空腔608的外面的过多的填充材料630被移除(例如,通过平面化和/或抛光、或者任何其他适合的方式)。在膜层610的移除之后,(例如,通过电镀或无电镀处理)将第二金属层634(例如,铜或者任何其他合适的导电材料)应用于第二表面604,其中第二金属层634未覆盖空腔608。如图8中所示,最终的结构600包括嵌入到结构600的经填充的空腔608内的电路组件620,其中组件620的端622、624能够被配置为所嵌入的组件620的传导终端。电路组件620的长度维度和支持结构600的厚度能够被配置为使得电路组件620的端622、624中的每一个距结构600的相应侧602、604达选定的距离(例如,从0微米到约75微米)。
如图9中所示,通过首先将内建层(build-up layer)640应用于每个金属层606、634以及结构600的相应的第一和第二表面602、604之上,能够实现电路组件620的电连接。内建层能够包括任何合适的绝缘材料或电介质材料,包括但不限于:味之素键合膜(Ajinomoto Bond Film,ABF)(例如,用于封装基底)或者预浸渍复合纤维(也被称作“预浸渍”)(例如,用于PCB基底)。内建层640能够以任何合适的方式(例如,通过层积和/或采用诸如环氧树脂之类的粘合剂等等)应用到结构600的相对侧。结构600的每侧上的内建层能够具有相同或基本相似的厚度或者(可替换地)不同的厚度。每个内建层的厚度能够在从约25微米到约100微米的范围中。
微开口或者孔642在结构600的每侧形成于每个内建层640内并且穿过部分填充材料630(例如,采用激光钻工艺),从而暴露电路组件620的传导终端622、624的一部分。如图9中所示,微孔642具有锥形剖面的轮廓,其中孔壁逐渐变化以便形成从结构600的表面602、604朝向组件620的端622、624的方向减少的剖面尺寸。然而,孔能够以辅助组件620的每端622、624的一些表面区域部分的暴露的任何合适的剖面形状或尺寸来形成。
参考图10,另一金属层(例如,铜或者任何其他合适的导电材料)被应用(例如,通过电镀或者无电镀)到:内建层640被暴露的表面、微孔642的锥形壁以及还有电路组件620的传导终端622、624的经暴露的部分。结构600的该金属化产生金属层电连接606和634以及在电路组件620的嵌入式传导终端622和624与其他电路组件(例如,多层电路中的组件,如图1-4中所示的先前描述的结构中的任何一个)之间延伸的金属层电连接650和652。
在图11和12中示出的另一示例实施例中,能够在支持结构内形成具有变化的剖面尺寸的孔或空腔,从而向被放置于空腔内的电路组件提供了支持台架(ledge)或平台。例如,能够采用被称作控制深度钻孔的钻孔工艺来形成空腔,该工艺对该空腔进行定制从而成为只部分形成于(例如,未完全贯穿)支持结构内的空腔,或者采用可变的钻头大小来形成空腔(从而当其向支持结构延伸时,对空腔的剖面尺寸进行修改)。
参考图11,空腔708被部分地形成于(例如,通过用控制深度钻孔来钻出)支持结构600内。具体而言,空腔708形成于支持结构600的第一表面602处,从第一表面602延伸至结构600的内部但未延伸至第二表面604。因此,在支持结构600内空腔708终止的位置处定义了台架或平台710。平台710提供了对于要被嵌入至结构600内的电路组件640的支持。在平台710内(例如,采用具有相对于形成空腔708的钻头大小更小直径尺寸的钻头大小)提供了孔口712,从而从空腔708延伸至支持结构600的第二表面604。如图11中所示,孔口712具有锥形的剖面轮廓,孔口712的直径或剖面尺寸随其从结构600的第二表面604延伸至空腔708而在平台710内减小。然而,注意,孔口712能够被形成为具有任何其他合适的剖面轮廓。
金属层606和634(例如,铜或者任何其他合适的导电材料)被以与先前针对图6-10的实施例所述的金属层类似的方式形成于结构600的第一和第二表面602和604上。表面金属层606、634能够采用任何合适的形成技术(例如,通过直接印刷或者蚀刻)而被可选地电路化(例如,形成金属层图案)。另外,可以在形成空腔708或者开口712之前将一个或两个金属层606、634应用于结构600。在这样的场景中,能够通过已经应用的层606、634(例如,通过钻过这些层以及结构600)来形成空腔708和开口712,或者可替换地,层606、634能够形成于第一和第二表面的部分而不覆盖要形成空腔708的位置处的表面(例如,通过用干膜遮盖这样的表面区域或者采用任何其他合适的技术来阻止对这样的表面区域的镀层)。
在形成带有支持平台710的空腔708之后,电路组件620(例如,DC隔直电容器、电阻器、电感器或者任何其他合适类型的电路元件)被放置于空腔708内。在图11和12的实施例中,空腔708被形成为具有足够的纵向维度或者深度从而使得当电路组件620居于平台710上时,电路组件620被完全接收于空腔708内(并因此完全嵌入到支持结构600内)。
在将电路组件620***空腔708内之后,空腔708被填充有填充材料630(例如,膏体),如图12中所示。填充材料包括非导电材料(例如,环氧树脂)并且能够以任何合适的方式被填充到空腔内,如上文关于图6-10的实施例所述的类型(例如,通过丝网印刷、或者真空丝网印刷)。填充材料至少部分地围绕组件620,从而以任何合适或想要的朝向(例如,端622、624大概垂直于支持结构表面602、604的竖直朝向、倾斜的朝向等等)使其牢固地处于空腔708内。正如先前图6-10的实施例,填充材料还能够填充孔口712。填充材料630以任何合适的方式被干燥和固化,从而变成用于支持结构600的空腔708内组件620的适度刚硬的支持材料。过量的填充材料能够以任何合适的方式从支持结构600的表面移除(例如,平面化、抛光等等)。
内建层640(例如,ABF或预浸渍材料)在金属层606、634上的形成,随后的内建层640内的微孔的形成从而暴露电路组件620的传导终端622、624,以及内建层640的被暴露表面上的金属层650、652(例如,铜或任何其他合适导电材料)的进一步形成是以与上文对于先前在图10中示出的实施例中描述的方式相同或相似的方式来实现的。由此形成在电路组件620的所嵌入的传导终端622和624与其他电路组件之间延伸的金属层电连接并形成多层电路(例如,在图1-4中示出的任何先前所述的结构的形成)。
图13中示出了在支持结构600内嵌入电路组件620的可替换实施例。除了空腔708是以使得其纵向维度或深度能够少于被***空腔708内的组件620的纵向维度或深度的方式被形成于结构600内之外,形成图13的结构的方法类似于图11和12的方法。因此,电路组件620的传导终端622未被嵌入结构600内而是替代地从空腔708延伸。然而,内建层640被形成为至少围绕传导终端622的一些部分。还可以在内建层640内形成微孔714和716来提供到传导终端622、624的接入从而与金属层650和652连接,其中金属层650和652提供了将组件620的终端622、624连接至其他电路组件的金属层连接。例如,如图13中所示,诸如组件720之类的其他电路组件还连接到金属层650和652,或者到金属层606和634。这些电路组件能够在支持结构600上形成内建层之前以任何合适的方式而被形成于金属层606、634上。
如图13中所见,与电路组件620的第一传导终端622相关联的微孔714能够具有相对与第二传导终端624相关联的微孔716更小的纵向或者纵长维度或者深度(因为组件620的端622从空腔708延伸而内建层640具有相同或相似的厚度)。结构的轮廓能够被配置为使得微孔714具有至少约10微米(micron)的深度,而微孔716的深度具有不大于约50微米的深度。
在图14-17所示的实施例中,电路组件能够以任何想要的轮廓被嵌入到空腔内,其中结构还被设计为在电路组件被嵌入的空腔内具有传导侧壁。参考图14,空腔808被首先形成于支持结构600中。正如先前的实施例,空腔能够以任何合适的方式(例如,激光钻、蚀刻、采用打孔技术等等)来形成。然后能够采用任何合适的技术(例如,电镀或者无电镀)将金属层806和807应用于支持结构,其中金属层806还能够可选地以任何合适的方式(例如,采用蚀刻和/或印刷技术)被电路化(即,在支持结构600的一个或两个表面602和604上形成传导通路的电路,其中金属层806和807的电路化被示出为发生于从图14到图15的处理中)。此外,一个或多个金属层还可以被应用到空腔808的一些或全部的周缘或剖面的侧壁部分(即,图14中示出的部分809)并且沿空腔808的整个纵向或纵长的维度延伸,从而将每个金属层806、807定义为从支持结构600的第一表面602的一部分延伸至结构600的第二表面604的一部分的连续金属层。金属层806和807能够通过空腔壁部分809于空腔808内相互连接(取决于多少空腔壁部分被镀)或者可替换地,在空腔808内被维持为分离的,从而将每个金属层806、807维持为分离的电路路径。
填充材料630(例如,与针对先前的实施例所述的相同或相似类型)被以任何合适的方式(例如,通过真空丝网印刷或者非真空丝网印刷)填充在空腔808内、被干燥(例如,以固化填充材料),并且然后通过任何合适的处理(例如,平面化和/或抛光)将过量的填充材料从结构600的两侧移除。如图15所示,采用任何合适的方法(例如,钻、蚀刻、打孔等等),第二空腔810被形成于填充材料630内。在示例实施例中,空腔810是采用激光钻技术形成的,从而形成锥形的剖面轮廓或形状(例如,圆锥形的或者梯形的形状),其中空腔810的侧壁(即,空腔810的剖面尺寸)从支持结构600的第一表面602渐变(即,减小)至第二表面604(例如,激光钻发起于第一表面602处)。
空腔810还被适合地确定尺寸,从而使得它的最大剖面尺寸大于电路组件620的剖面(例如,宽度)尺寸,而它的最小剖面尺寸小于电路组件620的剖面尺寸(如图15中所示)。采用该轮廓,空腔810充当:当电路组件620被放置于此并且在空腔810内进一步地以想要的朝向对齐组件620时,阻止电路组件620从空腔810掉落的楔子(wedge)。例如,如图15中所示,在将组件620***空腔810内之后,以倾斜的轮廓来对齐组件620,从而使得其纵向或纵长的尺寸是横向于而非垂直于(即,小于或大于90°)支持结构600的表面602和604。要注意:空腔810能够被形成为具有辅助电路组件620相对于支持结构以任何想要的配置进行放置和设置的任何合适的轮廓。此外,电路组件620(包括它的传导终端622、624)在空腔810内被适合地对齐,从而与沿第一空腔808的壁部形成的传导金属部分809分离足够的距离。
在将组件放置于空腔810内之后,空腔810被填充有另外的填充材料631,如图16中所示。填充材料631能够是与填充材料630相同或相似的填充材料。可替换地,填充材料631能够被形成为与内建层640相同的材料,如下文所述。在填充材料631是与填充材料630相同或相似的材料的场景中,可以以与对填充材料630的处理相同的方式施加填充材料631并对填充材料631进行干燥(例如,以固化填充材料)。填充材料631的干燥/固化将组件620置于支持结构600内的其嵌入位置中。然后过量的填充材料631能够被从结构600的相对侧移除(例如,通过平面化和/或抛光)。
内建层640被应用于结构600的相对侧,其中内建层能够包括任何先前所述的内建材料并且以与先前实施例的描述相同或相似的方式被应用。在使组件620牢固地处于支持结构600内的填充材料631是作为部分内建层640来形成的场景中,支持结构600的任一侧上的内建层的应用包括对空腔810内未被组件620占据的空隙的填充(因此将组件620密封于此)。
如图17中所示,微孔能够以类似于先前实施例的描述的方式在各种位置处形成于内建层内,该微孔包括延伸至电路组件620的传导终端622、624的微孔。微孔能够具有相同或不同的大概纵向或深度尺寸(例如,取决于内建层640的厚度和/或每端622、624相对于每个内建层640的暴露表面的深度)。具体而言,微孔被形成为:从结构600的每侧上的内建层640的被暴露的表面部分延伸到空腔810内并且延伸至组件620的相应传导终端622、624。
如图17中所示,金属层850和852(例如,铜或任何其他合适的导电材料)被以与上文对先前实施例的描述相同或相似的方式(例如,通过电镀或者无电镀)形成于内建层640的被暴露表面部分上,从而形成了从嵌入式电路组件620的传导终端622和624到与支持结构600相关联的其他电路组件的电传导通路。此外,还如图17中所示,某些微孔还将每个金属层850、852的部分连接至金属层806、807的相应部分。
图14-17的实施例相比于先前图6-13的实施例至少提供了以下附加特征:(1)支持结构内的传导空腔并且在该空腔内嵌入了电路组件,空腔能够被设计为允许同时电流流动和AC耦合(或者电阻/去耦合,取决于被嵌入支持结构内的电路组件的类型和功能),因此在单个空腔内提供了用于嵌入式电路组件的空间以及用于器件的其他电路组件的传导通路二者;(2)定义了锥形空腔(或者不具有相对恒定或统一的剖面尺寸的其他类型的空腔)以在其内嵌入电路组件,从而辅助支持结构内的电路组件的不同朝向,还适应具有不同形状和大小的电路组件;和(3)减轻了由于设在电路组件和支持结构之间的额外空间所导致的电路组件和支持结构之间的z轴CTE(热膨胀系数)失配,这提升了含有此结构的器件的可制造性和可靠性,还扩宽了对于能够用于形成电路组件和支持结构二者的不同类型材料的选择。
图18的实施例采用与上文所述以及图14-17中的示出相似的方法来在支持结构内植入电路组件,除了该结构包括支持结构中的多个电路层并且还有内建层之外。具体而言,支持结构900能够由相互堆叠的系列层来形成,从而形成嵌入了结构900内的金属层(如,金属层914)。支持结构能够由任何合适的材料形成,如那些先前针对图6-17的支持结构600所述的材料。除了组件620的传导终端622和624从支持结构空腔延伸之外,能够以与图14-17的实施例的描述相同或者基本相似的方式来实现电路组件620在支持结构900的空腔内的嵌入。然而,如图18中所示,这些端被嵌入到一个或多个内建层940内。
除了金属层(例如,金属层916)被嵌入在内建层内之外,系列的竖直堆叠的内建层(总体被指示为940)能够以与那些先前针对图6-17的描述相同或基本相似的方式来形成。还能够以与先前的实施例的描述相同或基本相似的方式在任何这些层的表面上形成金属层(其能够包括铜或者任何其他合适的导电材料)。例如,支持结构900内部的金属层(例如,金属层914)能够被形成于结构900的一部分或层的暴露表面上,这早于在此层上设立另一竖直堆叠层。金属层910和912能够早于添加内建层940被形成于结构900的最外表面部分,并且金属层(例如,金属层916)能够早于前一层上的下一层的形成被形成于一个或多个内建层940的外表面。一系列微孔还被形成于沿内建层940的各种位置处,来辅助外部金属层906和908与电路组件620的终端622和624以及与被嵌入一个或多个内建层内的其他金属电路层之间的连接(例如,内建层940的最外金属层906与内部金属层916之间的连接)。金属层910和912还能够通过空腔壁内设有的金属镀层909来延伸通过嵌入了电路元件620的空腔。
因此,先前所述的实施例提供了将电路元件或电路组件嵌入半导体封装的支持结构(例如,PCB或其他基底)内的有用的制造方法。这提供了许多益处,特别是对于嵌入式组件为DC隔直电容器(例如,用于高速串行链路)的实施例。组件能够被放置在支持结构内的预先存在的开口或孔内,这成就了较高密度的结构(即,该组件不需要多余的空间或层),以及由于减少的信号反射和串扰(不然会由将组件安装在支持结构的表面上所要求的附加的焊盘、孔等引起)的较低噪声。电路组件被嵌入支持结构的孔内的半导体封装的组装相对容易(如图6-18中示出的先前实施例所示),使得制造成本较少和高效。
以上描述仅仅旨在作为示例。
Claims (39)
1.一种方法,包括:
在支持结构中形成空腔,所述支持结构用于支持半导体器件;
在所述支持结构中的所述空腔中布置电路元件的至少一部分;
用非导电填充材料填充所述支持结构中的所述空腔,从而用所述非导电填充材料至少部分地围绕所述电路元件;以及
将所述半导体器件电连接至所述电路元件。
2.如权利要求1所述的方法,其中所述电路元件用于基本上阻断由所述半导体器件或者另一半导体器件输出的直流。
3.如权利要求1所述的方法,其中所述电路元件以使得所述电路元件的纵轴基本平行于至少部分定义所述空腔的表面的朝向布置在所述空腔中。
4.如权利要求1所述的方法,其中所述电路元件以使得所述电路元件的纵轴在所述开口内是倾斜的并且不垂直于所述开口延伸至的所述支持结构的表面的朝向布置在所述空腔中。
5.如权利要求1所述的方法,其中所述支持结构包括第一表面和与所述第一表面相对的第二表面,所述空腔具有大于所述电路元件的剖面尺寸的剖面尺寸,并且所述空腔在所述支持结构内从所述第一表面延伸至所述支持结构内在所述空腔和所述第二表面之间定义的平台,所述平台被配置为支持所述电路元件。
6.如权利要求5所述的方法,还包括:
形成穿过所述平台延伸至所述第二表面的孔口。
7.如权利要求1所述的方法,还包括:
在所述支持结构的至少一个外表面上形成至少一个内建层;以及
在所述内建层内形成暴露所述电路元件的传导终端的至少一部分的孔;
其中所述半导体器件到所述电路元件的电连接包括在所述内建层的至少一部分上形成传导材料层,该传导材料层在所述孔内延伸来接触所述电路元件的传导终端。
8.如权利要求7所述的方法,还包括:
在所述支持结构的至少一个外表面上形成所述至少一个内建层之前,在所述支持结构的所述至少一个外表面的部分之上形成至少一个传导材料层,其中每个形成的传导材料层提供所述半导体器件的电路组件之间的电气路径。
9.如权利要求8所述的方法,其中在所述支持结构的所述至少一个外表面的部分之上形成的所述传导材料层还被形成于所述支持结构中的所述空腔的侧壁部分内。
10.如权利要求9所述的方法,其中所述传导材料层提供用于未与所述电路元件连接的电路组件的电气路径。
11.如权利要求7所述的方法,还包括:
在所述支持结构内形成至少一个嵌入式传导材料层,该至少一个嵌入式传导材料层提供所述半导体器件的电路组件之间的电气路径。
12.如权利要求7所述的方法,其中多个内建层以竖直堆叠的方式形成于所述支持结构的外表面之上,并且还包括:
在至少第一内建层和所述第一内建层上竖直堆叠的第二内建层之间形成传导材料层,其中所形成的、第一和第二内建层之间的传导材料层提供所述半导体器件的电路组件之间的电气路径。
13.如权利要求7所述的方法,其中所述电路元件包括第一传导终端和第二传导终端,并且第一和第二传导终端中的至少一个从所述空腔中延伸从而被内建层至少部分地围绕。
14.如权利要求1所述的方法,其中在所述支持结构中形成所述空腔包括:
在所述支持结构内形成第一开口;
用填充材料来填充所述第一开口;
在所述填充材料内形成第二开口,其中所述电路元件的至少一部分被布置于所述第二开口内。
15.如权利要求14所述的方法,其中所述第二开口被形成为具有变化的剖面尺寸。
16.如权利要求14所述的方法,其中所述第二开口具有锥形的剖面轮廓。
17.如权利要求14所述的方法,其中在所述支持结构中形成所述空腔还包括:
用至少部分地围绕所述电路元件的第二填充材料来填充所述第二开口。
18.如权利要求1所述的方法,其中填充所述支持结构中的所述空腔包括:用非导电的环氧树脂来填充所述支持结构中的所述空腔。
19.如权利要求1所述的方法,其中将所述半导体器件电连接至所述电路元件包括:
在所述支持结构的第一表面上或者邻接所述支持结构的第一表面形成传导材料的第一传导材料层,从而使得所述第一传导材料层被电连接至所述电路元件的第一端;以及
在所述支持结构的第二表面上或者邻接所述支持结构的第二表面形成第二传导材料层,从而使得所述第二传导材料层被电连接至所述电路元件的第二端。
20.如权利要求19所述的方法,其中在所述支持结构的第一表面上或者邻接所述支持结构的第一表面形成传导材料的第一层包括:在所述支持结构的第一表面上或者邻接所述支持结构的第一表面镀上第一铜层,并且其中在所述支持结构的第二表面上或者邻接所述支持结构的第二表面形成传导材料的第二层包括:在所述支持结构的第二表面上或者邻接所述支持结构的第二表面镀上第二铜层。
21.如权利要求1所述的方法,其中所述电路元件包括电容器。
22.一种装置,包括:
支持结构,该支持结构包括第一表面、与所述第一表面相对的第二表面、和在所述第一和第二表面之间至少部分地延伸的空腔;
由所述支持结构支持的半导体器件;以及
至少部分地布置于所述空腔内的电路元件,所述电路元件被电连接至所述半导体器件;
其中所述电路元件用于基本上阻断由所述半导体器件或者另一半导体器件输出的直流。
23.如权利要求22所述的装置,还包括布置于所述空腔中的非传导材料,其中所述非传导材料至少部分地围绕所述电路元件。
24.如权利要求23所述的装置,其中所述非传导材料包括非传导的环氧树脂。
25.如权利要求22所述的装置,其中所述电路元件包括电容器。
26.如权利要求22所述的装置,其中所述电路元件以使得所述电路元件的纵轴基本平行于至少部分定义所述空腔的表面的朝向布置在所述空腔中。
27.如权利要求22所述的装置,其中所述电路元件以使得所述电路元件的纵轴在所述开口内是倾斜的并且不垂直于所述开口延伸至的所述支持结构的表面的朝向布置在所述空腔中。
28.如权利要求22所述的装置,还包括被耦合以及电连接至所述支持结构的印刷电路板(PCB),其中所述半导体器件通过所述电路元件电连接至所述PCB。
29.如权利要求22所述的装置,还包括:
布置于所述空腔内以支持所述电路元件的平台。
30.如权利要求29所述的装置,其中所述平台包括穿过所述平台延伸至所述第二表面的孔口。
31.如权利要求22所述的装置,还包括在所述支持结构的第一和第二表面中的至少一个的部分之上形成的传导材料层,所述传导材料层还在所述支持结构中的所述空腔的侧壁部分内延伸,从而提供用于未与所述电路元件连接的所述装置的电路组件的电气路径。
32.如权利要求22所述的装置,还包括:
布置于所述空腔内的第一填充材料,所述第一填充材料包括形成于所述第一填充材料内、至少部分地延伸于所述第一填充材料的纵向尺寸的开口,其中所述电路元件被布置于所述第一填充材料的所述开口内;以及
布置于所述第一填充材料的所述开口内、至少部分地围绕所述电路元件的第二填充材料。
33.一种装置,包括:
第一电组件,该第一电组件包括:
支持结构,该支持结构包括第一表面、与所述第一表面相对的第二表面、和在第一和第二表面之间至少部分地延伸的空腔
电连接至所述支持结构的第一电器件;以及
至少部分地布置于所述支持结构的空腔内的电路元件;以及第二电组件,该第二电组件包括:
通过所述支持结构和所述电路元件来与所述第一电器件进行电通信的第二电器件;
其中所述电路元件用于基本上阻断由所述第二半导体器件输出的直流。
34.如权利要求33所述的装置,其中所述电路元件包括电容器。
35.如权利要求33所述的装置,其中所述支持结构包括基底,并且所述装置还包括印刷电路板(PCB),所述PCB被电连接至所述第一电组件的所述基底并且被电连接至所述第二电组件。
36.如权利要求33所述的装置,其中所述支持结构包括印刷电路板(PCB),所述PCB被电连接至所述第二电组件。
37.如权利要求36所述的装置,其中:
所述第一电组件还包括第一基底,所述PCB被电连接至所述第一基底,所述第一基底被电连接至所述第一电器件;以及
所述第二电组件还包括第二基底,所述PCB被电连接至所述第二基底,所述第二基底被电连接至所述第二电器件。
38.如权利要求33所述的装置,还包括印刷电路板(PCB),其中所述支持结构包括插接件,所述PCB被电连接至所述插接件和所述第二电组件。
39.如权利要求38所述的装置,其中:
所述第一电组件还包括第一基底,所述插接件被电连接至所述第一基底,所述第一基底被电连接至所述第一电器件;以及
所述第二电组件还包括第二基底,所述PCB被电连接至所述第二基底,所述第二基底被电连接至所述第二电器件。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/181,899 US20130015557A1 (en) | 2011-07-13 | 2011-07-13 | Semiconductor package including an external circuit element |
US13/181,899 | 2011-07-13 | ||
US13/296,707 | 2011-11-15 | ||
US13/296,707 US9129908B2 (en) | 2011-11-15 | 2011-11-15 | Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package |
PCT/US2012/046039 WO2013009738A1 (en) | 2011-07-13 | 2012-07-10 | Manufacturing a semiconductor package including an embedded circuit component within a support structure of the package |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103797575A true CN103797575A (zh) | 2014-05-14 |
CN103797575B CN103797575B (zh) | 2017-05-03 |
Family
ID=46584351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201280044452.9A Active CN103797575B (zh) | 2011-07-13 | 2012-07-10 | 制造包括封装的支持结构内的嵌入式电路组件的半导体封装 |
Country Status (3)
Country | Link |
---|---|
EP (2) | EP3425667B1 (zh) |
CN (1) | CN103797575B (zh) |
WO (1) | WO2013009738A1 (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108292641A (zh) * | 2015-12-26 | 2018-07-17 | 英特尔公司 | 垂直嵌入的无源组件 |
CN111863627A (zh) * | 2020-06-29 | 2020-10-30 | 珠海越亚半导体股份有限公司 | 集成无源器件封装结构及其制作方法和基板 |
CN112312656A (zh) * | 2019-07-30 | 2021-02-02 | 宏启胜精密电子(秦皇岛)有限公司 | 内埋电路板及其制作方法 |
US11404805B2 (en) | 2018-04-19 | 2022-08-02 | The Research Foundation For The State University Of New York | Solderless circuit connector |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018182046A (ja) * | 2017-04-12 | 2018-11-15 | 日本電気株式会社 | 配線基板と部品内蔵基板およびその製造方法 |
EP3582259B1 (en) * | 2018-06-11 | 2021-11-03 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Stepped component assembly accommodated within a stepped cavity in component carrier |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030087498A1 (en) * | 2001-11-08 | 2003-05-08 | Avx Corporation | Via components for integrated passive components |
US20060118931A1 (en) * | 2004-12-03 | 2006-06-08 | Kwun-Yao Ho | Assembly structure and method for embedded passive device |
US20060154496A1 (en) * | 2002-10-08 | 2006-07-13 | Tatsuro Imamura | Wiring board incorporating components and process for producing the same |
US20080079118A1 (en) * | 2006-10-02 | 2008-04-03 | Samsung Electronics Co., Ltd. | Reworkable passive element embedded printed circuit board |
US20100112826A1 (en) * | 2008-11-05 | 2010-05-06 | Dialogic Corporation | Interconnect device with discrete in-line components |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6388207B1 (en) * | 2000-12-29 | 2002-05-14 | Intel Corporation | Electronic assembly with trench structures and methods of manufacture |
US6928726B2 (en) * | 2003-07-24 | 2005-08-16 | Motorola, Inc. | Circuit board with embedded components and method of manufacture |
US20070013068A1 (en) * | 2005-06-17 | 2007-01-18 | Lsi Logic Corporation | Integrated circuit package and method with an electrical component embedded in a substrate via |
US7338892B2 (en) * | 2006-06-09 | 2008-03-04 | Advanced Semiconductor Engineering, Inc. | Circuit carrier and manufacturing process thereof |
US8273603B2 (en) * | 2008-04-04 | 2012-09-25 | The Charles Stark Draper Laboratory, Inc. | Interposers, electronic modules, and methods for forming the same |
JP2010238691A (ja) * | 2009-03-30 | 2010-10-21 | Fujitsu Ltd | 中継部材およびプリント基板ユニット |
-
2012
- 2012-07-10 WO PCT/US2012/046039 patent/WO2013009738A1/en active Application Filing
- 2012-07-10 EP EP18189831.3A patent/EP3425667B1/en active Active
- 2012-07-10 EP EP12740787.2A patent/EP2732464B1/en active Active
- 2012-07-10 CN CN201280044452.9A patent/CN103797575B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030087498A1 (en) * | 2001-11-08 | 2003-05-08 | Avx Corporation | Via components for integrated passive components |
US20060154496A1 (en) * | 2002-10-08 | 2006-07-13 | Tatsuro Imamura | Wiring board incorporating components and process for producing the same |
US20060118931A1 (en) * | 2004-12-03 | 2006-06-08 | Kwun-Yao Ho | Assembly structure and method for embedded passive device |
US20080079118A1 (en) * | 2006-10-02 | 2008-04-03 | Samsung Electronics Co., Ltd. | Reworkable passive element embedded printed circuit board |
US20100112826A1 (en) * | 2008-11-05 | 2010-05-06 | Dialogic Corporation | Interconnect device with discrete in-line components |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108292641A (zh) * | 2015-12-26 | 2018-07-17 | 英特尔公司 | 垂直嵌入的无源组件 |
US11404805B2 (en) | 2018-04-19 | 2022-08-02 | The Research Foundation For The State University Of New York | Solderless circuit connector |
CN112312656A (zh) * | 2019-07-30 | 2021-02-02 | 宏启胜精密电子(秦皇岛)有限公司 | 内埋电路板及其制作方法 |
CN112312656B (zh) * | 2019-07-30 | 2022-09-20 | 宏启胜精密电子(秦皇岛)有限公司 | 内埋电路板及其制作方法 |
CN111863627A (zh) * | 2020-06-29 | 2020-10-30 | 珠海越亚半导体股份有限公司 | 集成无源器件封装结构及其制作方法和基板 |
JP2022013543A (ja) * | 2020-06-29 | 2022-01-18 | 珠海越亜半導体股▲分▼有限公司 | 集積パッシブデバイスパッケージ構造及びその製造方法、基板 |
JP7058310B2 (ja) | 2020-06-29 | 2022-04-21 | 珠海越亜半導体股▲分▼有限公司 | 集積パッシブデバイスパッケージ構造及びその製造方法、基板 |
Also Published As
Publication number | Publication date |
---|---|
CN103797575B (zh) | 2017-05-03 |
EP2732464B1 (en) | 2018-09-26 |
WO2013009738A1 (en) | 2013-01-17 |
EP3425667A1 (en) | 2019-01-09 |
EP3425667B1 (en) | 2022-09-21 |
EP2732464A1 (en) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9414497B2 (en) | Semiconductor package including an embedded circuit component within a support structure of the package | |
KR101109701B1 (ko) | 커패시터 실장 배선 기판 및 그 제조 방법 | |
US7271476B2 (en) | Wiring substrate for mounting semiconductor components | |
CN108347820B (zh) | 容纳部件的基底结构上的高导热涂层 | |
US9288910B2 (en) | Substrate with built-in electronic component and method for manufacturing substrate with built-in electronic component | |
EP1387403A2 (en) | Semiconductor packaging | |
CN103797575A (zh) | 制造包括封装的支持结构内的嵌入式电路组件的半导体封装 | |
KR102186148B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
US8748750B2 (en) | Printed board assembly interface structures | |
US9999136B2 (en) | Method for fabrication of an electronic module and electronic module | |
KR102134933B1 (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
US11129314B2 (en) | Stepped component assembly accommodated within a stepped cavity in component carrier | |
KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
TW201429326A (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
KR20150065029A (ko) | 인쇄회로기판, 그 제조방법 및 반도체 패키지 | |
US20190393155A1 (en) | Contacting Embedded Electronic Component Via Wiring Structure in a Component Carrier's Surface Portion With Homogeneous Ablation Properties | |
KR20150053592A (ko) | 전자 소자 모듈 및 그 제조 방법 | |
EP3340753A1 (en) | Connector member integrated with component carrier | |
CN112702840B (zh) | 有嵌入的部件和水平长型过孔的部件承载件及其制造方法 | |
EP3911132B1 (en) | Component carrier with a solid body protecting a component carrier hole from foreign material ingression | |
EP3840020A2 (en) | Component carrier having a double dielectric layer and method of manufacturing the same | |
CN111554676B (zh) | 一种局部带宽增强的转接板封装结构及制作方法 | |
JP5095456B2 (ja) | 部品内蔵配線基板の製造方法 | |
WO2023227754A1 (en) | A package and a method of manufacturing a package | |
US20130015557A1 (en) | Semiconductor package including an external circuit element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |