CN103797566A - 形成贯穿衬底的导通体的方法 - Google Patents

形成贯穿衬底的导通体的方法 Download PDF

Info

Publication number
CN103797566A
CN103797566A CN201280045165.XA CN201280045165A CN103797566A CN 103797566 A CN103797566 A CN 103797566A CN 201280045165 A CN201280045165 A CN 201280045165A CN 103797566 A CN103797566 A CN 103797566A
Authority
CN
China
Prior art keywords
substrate
copper
deposition
electro
conducting body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280045165.XA
Other languages
English (en)
Other versions
CN103797566B (zh
Inventor
卢克·G·英格兰德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103797566A publication Critical patent/CN103797566A/zh
Application granted granted Critical
Publication of CN103797566B publication Critical patent/CN103797566B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C25D5/50—After-treatment of electroplated surfaces by heat-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1194—Thermal treatment leading to a different chemical state of a material, e.g. annealing for stress-relief, aging

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明提供一种形成贯穿衬底的导通体的方法，所述方法包括单独电沉积铜和至少一种除铜以外的元素以填充衬底内所形成的贯穿衬底的导通体开口的剩余体积。使所述电沉积的铜和所述至少一种另一元素退火以形成所述铜与所述至少一种另一元素的合金，所述合金用于形成包括所述合金的导电性贯穿衬底的导通体结构。

Description

形成贯穿衬底的导通体的方法
技术领域
本文揭示的实施例涉及形成贯穿衬底的导通体的方法。
背景技术
贯穿衬底的导通体是完全穿过包含集成电路的衬底的垂直电连接。贯穿衬底的导通体可用于产生3D集成电路中的3D封装且由于贯穿衬底的导通体的密度可实质上更高，因此提高超过其它技术(例如封装上封装)。贯穿衬底的导通体借助内部布线提供垂直对准电子装置互连，此显著降低多芯片电子电路的复杂性和整体尺寸。
常见贯穿衬底的导通体工艺包括形成穿过衬底的大部分、但并非全部厚度的贯穿衬底的导通体开口。接着使薄的介电衬垫沉积到贯穿衬底的导通体开口的电绝缘侧壁。可使粘着和／或扩散势垒材料沉积以内衬于电介质上。接着用导电材料填充贯穿衬底的导通体开口。从衬底的形成导通体开口的相对侧移除衬底材料以暴露导通体开口内的导电材料。
一种高度期望的导电性贯穿衬底的导通体材料是通过电沉积沉积的元素铜。铜可通过最初在贯穿衬底的导通体开口内沉积晶种层、之后从电镀溶液电沉积元素铜来形成。实例性铜电镀溶液包括作为铜离子来源的硫酸铜、用于控制导电率的硫酸和用于使抑制分子成核的氯化铜。
在衬垫和铜暴露穿过衬底的背侧之后，当前包括元素铜填料的贯穿衬底的导通体结构对介电导通体衬垫展现应力松弛损害。铜填料金属处于高应力下，同时约束于衬底内。然而，在铜和电介质从衬底的背侧暴露并突出时，铜变得不受约束，此导致铜结构的应力松弛和膨胀达到平衡、较低应力状态。随着铜扩展，介电导通体衬垫具有破裂的趋势，此产生铜迁移到衬底的短路的途径。
附图说明
图1是衬底片段在根据本发明的实施例的工艺中的图解性截面图。
图2是图1衬底片段在图1之后的处理阶段中的视图。
图3是图2衬底片段在图2之后的处理阶段中的视图。
图4是图3衬底片段在图3之后的处理阶段中的视图。
图5是图4衬底片段在图4之后的处理阶段中的视图。
图6是图5衬底片段在图5之后的处理阶段中的视图。
图7是衬底片段在根据本发明的实施例的工艺中的图解性截面图。
图8是衬底片段在根据本发明的实施例的工艺中的图解性截面图。
图9是图8衬底片段在图8之后的处理阶段中的视图。
图10是图9衬底片段在图9之后的处理阶段中的视图。
图11是图10衬底片段在图10之后的处理阶段中的视图。
图12是图11衬底片段在图11之后的处理阶段中的视图。
具体实施方式
本发明实施例涵盖形成贯穿衬底的导通体的方法且包括单独电沉积铜和至少一种除铜以外的元素以填充衬底内所形成的贯穿衬底的导通体开口的剩余体积。使电沉积铜和至少一种另一元素退火以形成铜与至少一种另一元素的合金，所述合金用于形成包含所述合金的导电性贯穿衬底的导通体结构。参照图1到6描述最初实例性实施例。
参照图1，衬底片段10包含具有相对侧16和18的衬底材料12。材料12可能为非均质的，具有构成已经制造或正处于制造工艺中的集成电路的一部分的多种材料、区域、层和结构。为方便起见，衬底侧16在本文中称作衬底12的第一侧且衬底侧18在本文中称作衬底12的第二侧。
贯穿衬底的导通体开口20已形成于衬底12中。在一个实施例中，开口20部分延伸穿过衬底12且从第一衬底侧16形成。或者，贯穿衬底的导通体开口20可完全延伸穿过衬底材料12和／或可从第二衬底侧16形成。无论如何，贯穿衬底的导通体开口20可通过化学和／或物理方式形成，其中几个实例是化学蚀刻、钻孔和激光烧蚀。衬底材料12可包含硅。贯穿衬底的导通体在业内也称作贯穿硅导通体(TSV)。在此文件中，“贯穿衬底的导通体”涵盖贯穿硅导通体或对其是通用的，且贯穿衬底的导通体包括延伸穿过衬底材料的导电导通体，不管任何所述材料是否是硅。
参照图2，贯穿衬底的导通体开口20的侧壁内衬有电介质22。所述电介质可为均质或非均质的，实例是二氧化硅和／或氮化硅。已在贯穿衬底的导通体开口20内的电介质22上方横向形成导电晶种材料衬里24。所述衬里可为均质或非均质的，且实例是铜。可在导电晶种材料24与电介质22之间提供铜扩散势垒材料(未显示)。所述材料可为均质或非均质的，其中钽、钽／钨、氮化钽或其它材料能够对铜迁移起势垒作用。扩散势垒材料可为介电或导电的，且如果导电，那么可起晶种材料24的作用或构成其一部分。
参照图3，金属衬里26已在相应贯穿衬底的导通体开口20内通过铜或除铜以外的元素中的一者的电沉积形成。所用电沉积技术可为任何现有或尚待研发的电沉积技术。衬底10可预先经遮蔽(未显示)以使金属衬里26在贯穿衬底的导通体开口20内电沉积为分离的金属衬里(即，在任何单独开口20之间不连续)。金属衬里26可为均质或非均质的，其包含一种以上除铜以外的元素且可呈元素和／或合金形式。除铜以外的实例性元素包括锌、锡和镍。无论如何，在一个实施例中，金属衬里26可视为在相应贯穿衬底的导通体开口20内形成向外开口的空隙27。
参照图4，电沉积铜或另一元素中的另一者28以填充空隙27。
参照图5，电沉积铜和至少一种另一元素经退火以形成铜和至少一种另一元素的合金30。晶种材料24(未显示)可固有地形成合金30(如所显示)的一部分。合金30可为均质或非均质的。合金可具有比其它元素多或少的铜。在锌为另一元素的一个实施例中，合金具有比锌多的铜。举例来说，锌可以约0.5重量％至25重量％存在，其以铜一锌相图中的α相范围为目标，以便金属彼此呈固体溶液。合金中的铜和另一元素的量可由贯穿衬底的导通体开口20内的电沉积材料26和28的量决定。除铜以外的金属的开始预退火厚度可随导通体开口直径变化以实现目标最终合金组成。举例来说，与较小直径的导通体开口相比，具有更多铜的大直径导通体开口可在退火之前使用较厚的其它元素层以实现目标合金组成。
在一个实施例中，在惰性气氛中实施退火。在一个实施例中，在约150℃到450℃的温度下实施退火约0.5小时到约3小时，但可在远更短时间内发生足够退火。可使用大气压、低于大气压或高于大气压的压力。退火可为用于形成合金的目的的专门退火或可结合衬底的其它热处理发生。
参照图6，衬底材料12已从第二衬底侧18移除以从第二衬底侧18暴露并突出包含合金30的导电性贯穿衬底的导通体结构32。所述移除可通过任何合适技术实施且对本发明实施例无关紧要。可如所示从衬底侧16移除材料30、24和22。可进行后续处理(未显示)以完成所要结构和电路，例如，其中移除从衬底侧18突出的至少一些介电材料22。
可首先电沉积铜并电沉积一种或一种以上其它元素以填充空隙。或者，可首先电沉积一种或一种以上其它元素并电沉积铜以填充空隙。在一个实施例中且如所示，向外开口的空隙和经填充空隙可位于贯穿衬底的导通体开口20内的径向中心。在一个实施例中，贯穿衬底的导通体开口20内的所有导电材料基本上由合金30组成，但可能从所述合金向外径向存在的任何导电性铜扩散势垒材料(未显示)除外，且与经填充空隙是否位于贯穿衬底的导通体开口内的径向中心无关。
第一电沉积材料26和第二电沉积材料28可具有相同横向厚度(未显示)或不同横向厚度(如所显示)。如果具有不同厚度，那么任一者可比另一者厚。举例来说，图4的实施例显示比第二电沉积材料28薄的第一电沉积材料26。在想要较大量铜的理想实施例中，电沉积的铜在横向上将比电沉积的其它元素厚。无论如何，图7描绘替代实施例的衬底片段10a，其中第一电沉积材料26a经沉积具有比第二电沉积材料28a大的横向厚度。在适当情况下利用来自第一所述实施例的相似编号，其中一些构造差别以后缀“a”指示。
单独电沉积可为铜与仅一种另一元素或铜与多种除铜以外的元素。在一个实施例中，合金基本上由铜与锌、铜与锡或铜与镍组成。
不管单独电沉积是否是铜与仅一种另一元素，电沉积的总量均可为两次或两次以上。以上图4和7的实施例仅描绘两次电沉积，其在实施退火之前填充贯穿衬底的导通体开口20的剩余体积。接下来参照图8到12关于衬底片段10b描述包含总共两次以上电沉积的替代实施例。在适当情况下利用来自上述实施例的相似编号，其中一些构造差别系以后缀“b”或以不同编号指示。
参照图8，已通过在相应贯穿衬底的导通体开口20内电沉积铜或除铜以外的元素中的一者形成第一金属衬里26b。第一金属衬里26b是从相应贯穿衬底的导通体开口20的侧壁上方所形成的导电晶种材料24横向向内形成且可直接抵靠导电晶种材料24形成。在此文件中，在材料或结构相对于彼此存在至少一些物理触及接触时，所述材料或结构“直接抵靠”另一材料或结构。与此相比，“在......上方”涵盖“直接抵靠”以及其中中间材料或结构不使所述材料或结构相对于彼此物理触及接触的构造。第一金属衬里26b在相应贯穿衬底的导通体开口20内形成向外开口的第一空隙40(例如，其可与第一所述实施例中的空隙27／27a相同)。
参照图9，通过铜或另一元素中的另一者的电沉积在相应贯穿衬底的导通体开口20内形成第二金属衬里28b。第二金属衬里28b是从第一金属衬里26b横向向内形成且可直接抵靠第一金属衬里26b，且在相应贯穿衬底的导通体开口20内形成向外开口的第二空隙42。第二金属衬里28b和第一金属衬里26b可具有相同厚度(未显示)或不同厚度(如所显示)，其中任一者能够经处理以比另一者厚。无论如何，最终用电沉积的金属填充第二空隙42。接着使衬底退火以形成至少含有铜和另一金属的合金，所述合金最终用于形成包含所述合金的导电性贯穿衬底的导通体结构。所述操作可通过实施一次额外电沉积或一次以上的额外电沉积来进行。
举例来说，参照图10，在一个实施例中，已电沉积第一金属衬里26b的铜或另一元素中的一者以在相应贯穿衬底的导通体开口20内形成第三金属衬里44。第三金属衬里44是从第二金属衬里28b横向向内形成且可直接抵靠第二金属衬里28b，且在相应贯穿衬底的导通体开口20内形成向外开口的第三空隙46。第三金属衬里44可包含除第一金属衬里26b和第二金属衬里28b的金属以外的金属。或者，第三金属衬里44可包含与第一金属衬里26b和／或第二金属衬里28b的金属中的一者或一者以上相同的金属。第三金属衬里44和第二金属衬里28b可具有相同厚度(未显示)或不同厚度(如所显示)，且衬里44可与第一金属衬里26具有相同厚度(如所显示)或不同厚度(未显示)。无论如何，最终用电沉积的金属填充第三空隙46。所述操作可通过实施一次额外电沉积或一次以上的额外电沉积来进行。
举例来说，参照图11，在一个实施例中，已电沉积铜或另一元素中的另一者以在相应贯穿衬底的导通体开口20内形成第四金属衬里48。第四金属衬里48是从第三金属衬里44横向向内形成且可直接抵靠第三金属衬里44，且在相应贯穿衬底的导通体开口20内形成向外开口的第四空隙50。第四金属衬里48可包含除第一金属衬里26b、第二金属衬里28b和第三金属衬里44的金属以外的金属。或者，第四金属衬里48可包含与第一金属衬里26b、第二金属衬里28b和／或第三金属衬里44的金属中的一者或一者以上相同的金属。第四金属衬里48和第三金属衬里44可具有相同厚度(未显示)或不同厚度(如所显示)，且衬里48可与第一金属衬里26具有相同厚度(如所显示)或不同厚度(未显示)。无论如何，最终用电沉积的金属填充第四空隙50。所述操作可通过实施一次额外电沉积或一次以上的额外电沉积、例如利用铜或除铜以外的元素中的一者的一次额外电沉积来进行，如(例如)图12中所示。也可如上文所述发生替代性和／或额外属性和后续处理。
在一个实施例中，使用除铜以外的仅一种元素，且在一个实施例中，合金基本上由铜和所述另一元素组成。
上述实施例中的每一者仅是形成贯穿衬底的导通体的方法的实例。所述方法涵盖单独电沉积铜和至少一种除铜以外的元素以填充衬底内已形成的贯穿衬底的导通体开口的剩余体积。使电沉积的铜和至少一种另一元素退火以形成铜与至少一种元素的合金，所述合金最终形成包含所述合金的导电性贯穿衬底的导通体结构。可实施两次或两次以上电沉积，其中首先单独电沉积铜或其中首先单独电沉积除铜以外的元素。无论如何，本发明实施例还涵盖最后单独电沉积铜或最后单独电沉积除铜以外的元素。
结论
在一些实施例中，形成贯穿衬底的导通体的方法包含单独电沉积铜和至少一种除铜以外的元素以填充衬底内所形成的贯穿衬底的导通体开口的剩余体积。使电沉积的铜和至少一种另一元素退火以形成铜与至少一种另一元素的合金，且所述合金用于形成包含所述合金的导电性贯穿衬底的导通体结构。
在一些实施例中，形成贯穿衬底的导通体的方法包含形成从衬底的第一侧部分穿过衬底的贯穿衬底的导通体开口。贯穿衬底的导通体开口的侧壁内衬有电介质。在贯穿衬底的导通体开口内的电介质上方横向内衬导电晶种材料。单独电沉积铜和至少一种除铜以外的元素以填充贯穿衬底的导通体开口的剩余体积。使电沉积的铜和至少一种另一元素退火以形成铜和至少一种另一元素的合金。在退火后，从衬底的与第一侧相对的第二侧移除衬底材料以从衬底的第二侧暴露并突出包含合金的导电性贯穿衬底的导通体结构。
在一些实施例中，形成贯穿衬底的导通体的方法包含电沉积铜或一种除铜以外的元素中的一者以在衬底内所形成的相应贯穿衬底的导通体开口内形成金属衬里。金属衬里在相应贯穿衬底的导通体开口内形成向外开口的空隙。电沉积铜或一种元素中的另一者以填充空隙。使电沉积铜和一种元素退火以形成铜与一种元素的合金，且所述合金用于形成包含所述合金的导电性贯穿衬底的导通体结构。
在一些实施例中，形成贯穿衬底的导通体的方法包含电沉积铜或除铜以外的元素中的一者以在衬底内所形成的相应贯穿衬底的导通体开口内形成第一金属衬里。第一金属衬里是从在相应贯穿衬底的导通体开口的侧壁上方形成的导电晶种材料横向向内且直接抵靠所述导电晶种材料形成。第一金属衬里在相应贯穿衬底的导通体开口内形成向外开口的第一空隙。电沉积铜或另一元素中的另一者以在相应贯穿衬底的导通体开口内形成第二金属衬里。第二金属衬里是从第一金属衬里横向向内且直接抵靠所述第一金属衬里形成。第二金属衬里在相应贯穿衬底的导通体开口内形成向外开口的第二空隙。用电沉积的金属填充第二空隙。使衬底退火以形成至少含有铜和另一元素的合金，且所述合金用于形成包含合金的导电性贯穿衬底的导通体结构。
按照条例，已使用或多或少特定关于结构和方法特征的语言描述了本文中所揭示的标的物。然而，应理解，由于本文所揭示的方式包含实例性实施例，因此权利要求书并不限于所显示和描述的特定特征。因此，权利要求书是由字面措辞来提供完整范围，且根据等效原则适当地予以解释。

Claims (35)

1.一种形成贯穿衬底的导通体的方法，其包含：
单独电沉积铜和至少一种除铜以外的元素以填充衬底内所形成的贯穿衬底的导通体开口的剩余体积；以及
使所述电沉积的铜和所述至少一种另一元素退火以形成所述铜与所述至少一种另一元素的合金，并形成包含所述合金的导电性贯穿衬底的导通体结构。
2.根据权利要求1所述的方法，其中所述电沉积是铜和仅一种另一元素的电沉积。
3.根据权利要求2所述的方法，其中所述合金基本上由铜与锌或铜与锡组成。
4.根据权利要求3所述的方法，其中所述合金基本上由铜与锌组成，且所述锌在所述合金中为约0.5重量％到25重量％。
5.根据权利要求2所述的方法，其包含总共两次电沉积。
6.根据权利要求2所述的方法，其包含总共两次以上电沉积。
7.根据权利要求6所述的方法，其包含总共三次以上电沉积。
8.根据权利要求7所述的方法，其包含使每一铜电沉积与所述另一元素的电沉积交替进行。
9.根据权利要求1所述的方法，其中所述电沉积是铜和除铜以外的多种元素的电沉积。
10.根据权利要求9所述的方法，其包含总共三次电沉积。
11.根据权利要求9所述的方法，其包含总共三次以上电沉积。
12.根据权利要求1所述的方法，其包含在惰性气氛中实施所述退火。
13.根据权利要求1所述的方法，其包含在约150℃到450℃下实施所述退火约0.5小时到约3小时。
14.根据权利要求1所述的方法，其中所述合金是均质的。
15.根据权利要求1所述的方法，其中所述贯穿衬底的导通体开口内的所有导电材料基本上由所述合金组成，但可能从所述合金向外径向存在的任何导电铜扩散势垒材料除外。
16.根据权利要求15所述的方法，其中所述合金是均质的。
17.一种形成贯穿衬底的导通体的方法，其包含：
形成从衬底的第一侧部分穿过所述衬底的贯穿衬底的导通体开口；
用电介质内衬所述贯穿衬底的导通体开口的侧壁；
在所述贯穿衬底的导通体开口内的所述电介质上方横向内衬导电晶种材料；
单独电沉积铜和至少一种除铜以外的元素以填充所述贯穿衬底的导通体开口的剩余体积；
使所述电沉积的铜和所述至少一种另一元素退火以形成所述铜和所述至少一种另一元素的合金；以及
在所述退火后，从所述衬底的与所述第一侧相对的第二侧移除衬底材料以从所述衬底的所述第二侧暴露并突出包含所述合金的导电性贯穿衬底的导通体结构。
18.根据权利要求17所述的方法，其中所述晶种材料包含铜。
19.根据权利要求17所述的方法，其包含在所述贯穿衬底的导通体开口内提供所述导电晶种材料之前，在所述贯穿衬底的导通体开口内的所述电介质上方内衬扩散势垒材料。
20.根据权利要求17所述的方法，其中所述单独电沉积中的第一者是铜的电沉积。
21.根据权利要求17所述的方法，其中所述单独电沉积中的第一者是除铜以外的元素的电沉积。
22.根据权利要求17所述的方法，其中所述单独电沉积中的最后一者是铜的电沉积。
23.根据权利要求17所述的方法，其中所述单独电沉积中的最后一者是除铜以外的元素的电沉积。
24.根据权利要求17所述的方法，其中所述至少一种另一元素包含锡或锌中的至少一者。
25.一种形成贯穿衬底的导通体的方法，其包含：
电沉积铜或除铜以外的一种元素中的一者以在衬底内所形成的相应贯穿衬底的导通体开口内形成金属衬里，所述金属衬里在所述相应贯穿衬底的导通体开口内形成向外开口的空隙；
电沉积所述铜或一种元素中的另一者以填充所述空隙；以及
使所述电沉积的铜和一种元素退火以形成所述铜与一种元素的合金，并形成包含所述合金的导电性贯穿衬底的导通体结构。
26.根据权利要求25所述的方法，其中首先电沉积铜并电沉积所述一种元素以填充所述空隙。
27.根据权利要求25所述的方法，其中首先电沉积所述一种元素并电沉积铜以填充所述空隙。
28.根据权利要求25所述的方法，其中所述向外开口的空隙和所述经填充空隙位于所述贯穿衬底的导通体开口内的径向中心。
29.根据权利要求25所述的方法，其包含电沉积所述铜以在横向上比所述电沉积的一种元素厚。
30.一种形成贯穿衬底的导通体的方法，其包含：
电沉积铜或除铜以外的元素中的一者以在衬底内所形成的相应贯穿衬底的导通体开口内形成第一金属衬里，所述第一金属衬里是从所述相应贯穿衬底的导通体开口的侧壁上方所形成的导电晶种材料横向向内且直接抵靠所述导电晶种材料形成，所述第一金属衬里在所述相应贯穿衬底的导通体开口内形成向外开口的第一空隙；
电沉积所述铜或另一元素中的另一者以在所述相应贯穿衬底的导通体开口内形成第二金属衬里，所述第二金属衬里是从所述第一金属衬里横向向内且直接抵靠所述第一金属衬里形成，所述第二金属衬里在所述相应贯穿衬底的导通体开口内形成向外开口的第二空隙；
用电沉积的金属填充所述第二空隙；以及
使所述衬底退火以形成至少含有铜和所述另一元素的合金，并形成包含所述合金的导电性贯穿衬底的导通体结构。
31.根据权利要求30所述的方法，其中所述合金基本上由铜和所述另一元素组成。
32.根据权利要求30所述的方法，其中填充所述第二空隙包含：
电沉积所述铜或另一元素中的一者以在所述相应贯穿衬底的导通体开口内形成第三金属衬里，所述第三金属衬里从所述第二金属衬里横向向内且直接抵靠所述第二金属衬里形成，所述第三金属衬里在所述相应贯穿衬底的导通体开口内形成向外开口的第三空隙；以及
用电沉积的金属填充所述第三空隙。
33.根据权利要求32所述的方法，其中所述合金基本上由铜和所述另一元素组成。
34.根据权利要求32所述的方法，其中填充所述第三空隙包含：
电沉积所述铜或另一元素中的另一者以在所述相应贯穿衬底的导通体开口内形成第四金属衬里，所述第四金属衬里从所述第三金属衬里横向向内且直接抵靠所述第三金属衬里形成，所述第四金属衬里在所述相应贯穿衬底的导通体开口内形成向外开口的第四空隙；以及
用电沉积的金属填充所述第四空隙。
35.根据权利要求34所述的方法，其中所述合金基本上由铜和所述另一元素组成。
CN201280045165.XA 2011-09-28 2012-09-05 形成贯穿衬底的导通体的方法 Active CN103797566B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/247,769 2011-09-28
US13/247,769 US20130075268A1 (en) 2011-09-28 2011-09-28 Methods of Forming Through-Substrate Vias
PCT/US2012/053792 WO2013048685A1 (en) 2011-09-28 2012-09-05 Methods of forming through-substrate vias

Publications (2)

Publication Number Publication Date
CN103797566A true CN103797566A (zh) 2014-05-14
CN103797566B CN103797566B (zh) 2018-06-15

Family

ID=47910054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280045165.XA Active CN103797566B (zh) 2011-09-28 2012-09-05 形成贯穿衬底的导通体的方法

Country Status (7)

Country Link
US (1) US20130075268A1 (zh)
EP (1) EP2761646B1 (zh)
JP (1) JP5921696B2 (zh)
KR (1) KR101611108B1 (zh)
CN (1) CN103797566B (zh)
TW (1) TWI469258B (zh)
WO (1) WO2013048685A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9305865B2 (en) 2013-10-31 2016-04-05 Micron Technology, Inc. Devices, systems and methods for manufacturing through-substrate vias and front-side structures
CN106163104A (zh) * 2016-08-30 2016-11-23 江门全合精密电子有限公司 一种采用防漏锡过孔的印刷电路板及其制作方法
US10770440B2 (en) * 2017-03-15 2020-09-08 Globalfoundries Inc. Micro-LED display assembly
US10699954B2 (en) 2018-04-19 2020-06-30 Teledyne Scientific & Imaging, Llc Through-substrate vias formed by bottom-up electroplating
CN111163582B (zh) * 2020-01-02 2022-01-25 上海航天电子通讯设备研究所 一种基于激光纳米加工技术的垂直互连基板及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244037A (zh) * 1998-07-21 2000-02-09 摩托罗拉公司 半导体器件的制作方法
JP2003328184A (ja) * 2002-05-16 2003-11-19 Ebara Corp 微細回路配線形成方法およびこれに用いる装置
JP2005123325A (ja) * 2003-10-15 2005-05-12 Seiko Epson Corp 半導体装置、回路基板、及び電子機器
CN1909206A (zh) * 2005-08-04 2007-02-07 台湾积体电路制造股份有限公司 半导体元件中内连线结构的制造方法
WO2009144643A1 (en) * 2008-05-30 2009-12-03 Nxp B.V. Thermo-mechanical stress in semiconductor wafers

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2859158A (en) * 1957-01-31 1958-11-04 Glenn R Schaer Method of making a nickel-chromium diffusion alloy
US5158653A (en) * 1988-09-26 1992-10-27 Lashmore David S Method for production of predetermined concentration graded alloys
US5162295A (en) * 1989-04-10 1992-11-10 Allied-Signal Inc. Superconducting ceramics by sequential electrodeposition of metals, followed by oxidation
US6440289B1 (en) * 1999-04-02 2002-08-27 Advanced Micro Devices, Inc. Method for improving seed layer electroplating for semiconductor
US6358848B1 (en) * 2000-11-30 2002-03-19 Advanced Micro Devices, Inc. Method of reducing electromigration in copper lines by forming an interim layer of calcium-doped copper seed layer in a chemical solution and semiconductor device thereby formed
EP1419523A4 (en) * 2001-08-23 2007-12-19 Acm Res Inc DUMMY STRUCTURES FOR REDUCING METAL SAVINGS IN AN ELECTROPOLICATION PROCESS
US6660633B1 (en) * 2002-02-26 2003-12-09 Advanced Micro Devices, Inc. Method of reducing electromigration in a copper line by electroplating an interim copper-zinc alloy thin film on a copper surface and a semiconductor device thereby formed
WO2003085713A1 (en) * 2002-04-03 2003-10-16 Applied Materials, Inc. Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
JP4052868B2 (ja) * 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6979642B1 (en) * 2002-07-31 2005-12-27 Advanced Micro Devices, Inc. Method of self-annealing conductive lines that separates grain size effects from alloy mobility
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
DE102005014748B4 (de) * 2005-03-31 2007-02-08 Advanced Micro Devices, Inc., Sunnyvale Technik zum elektrochemischen Abscheiden einer Legierung mit chemischer Ordnung
KR100675280B1 (ko) * 2005-06-22 2007-01-29 삼성전자주식회사 반도체소자의 선택적 구리 합금 배선 및 그 형성방법
US7473634B2 (en) * 2006-09-28 2009-01-06 Tokyo Electron Limited Method for integrated substrate processing in copper metallization
JP4961185B2 (ja) * 2006-09-28 2012-06-27 株式会社日立製作所 半導体装置の製造方法
KR100871382B1 (ko) * 2007-06-26 2008-12-02 주식회사 하이닉스반도체 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
US7833895B2 (en) * 2008-05-12 2010-11-16 Texas Instruments Incorporated TSVS having chemically exposed TSV tips for integrated circuit devices
US7776741B2 (en) * 2008-08-18 2010-08-17 Novellus Systems, Inc. Process for through silicon via filing
WO2011109648A1 (en) * 2010-03-03 2011-09-09 Georgia Tech Research Corporation Through-package-via (tpv) structures on inorganic interposer and methods for fabricating same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1244037A (zh) * 1998-07-21 2000-02-09 摩托罗拉公司 半导体器件的制作方法
JP2003328184A (ja) * 2002-05-16 2003-11-19 Ebara Corp 微細回路配線形成方法およびこれに用いる装置
JP2005123325A (ja) * 2003-10-15 2005-05-12 Seiko Epson Corp 半導体装置、回路基板、及び電子機器
CN1909206A (zh) * 2005-08-04 2007-02-07 台湾积体电路制造股份有限公司 半导体元件中内连线结构的制造方法
WO2009144643A1 (en) * 2008-05-30 2009-12-03 Nxp B.V. Thermo-mechanical stress in semiconductor wafers

Also Published As

Publication number Publication date
EP2761646A4 (en) 2015-08-12
EP2761646B1 (en) 2018-02-28
KR20140070604A (ko) 2014-06-10
TWI469258B (zh) 2015-01-11
KR101611108B1 (ko) 2016-04-08
JP5921696B2 (ja) 2016-05-24
US20130075268A1 (en) 2013-03-28
JP2014528180A (ja) 2014-10-23
WO2013048685A1 (en) 2013-04-04
CN103797566B (zh) 2018-06-15
TW201320243A (zh) 2013-05-16
EP2761646A1 (en) 2014-08-06

Similar Documents

Publication Publication Date Title
US9111938B2 (en) Copper interconnect with CVD liner and metallic cap
CN100420008C (zh) 具有铜布线的半导体器件及其制造方法
CN103797566A (zh) 形成贯穿衬底的导通体的方法
CN102246292B (zh) 在用于3d封装的基底中电镀基底贯通孔的方法
JP5498751B2 (ja) 半導体装置の製造方法
CN103094231B (zh) 电子器件以及用于制造电子器件的方法
US9330975B2 (en) Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias
US20070224801A1 (en) Dielectric interconnect structures and methods for forming the same
JP4552770B2 (ja) 半導体基板への貫通配線の形成方法
CN107858728B (zh) Tsv电镀方法
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
JP2006222138A (ja) 貫通電極の形成方法
US8980738B2 (en) Integrated circuit chip and fabrication method
CN102738070A (zh) 半导体器件的制造方法及半导体器件
TW202245300A (zh) 超導基板貫孔
CN107502935A (zh) 一种电镀铜的方法
KR101204275B1 (ko) 열응력 완화형 관통전극 형성방법 및 열응력 완화형 관통전극
CN111146144B (zh) 一种制备高导电性铜互连线的方法
US11152259B2 (en) Interconnection element and method of manufacturing the same
TWM522540U (zh) 線路板結構
CN103456772A (zh) 半导体装置及其制备方法
US9401328B2 (en) Electric contact structure having a diffusion barrier for an electronic device and method for manufacturing the electric contact structure
CN109037148A (zh) 一种改善铜沉积富积的方法
JP2013143442A (ja) デバイスの製造方法および製造装置
KR20050122630A (ko) 전기도금 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant