CN103781085B - 一种多频段tetra数字集群检测方法和装置 - Google Patents

Abstract

本发明公开了一种多频段TETRA数字集群检测装置及其使用该装置的检测方法。所述多频段接收机射频前端、数字中频处理板、参考源、二次电源，其特征在于：所述多频段接收机射频前端同时接收任意一个频段内的多路信号；所述数字中频处理板负责接收数据的处理和整机的控制，并提供对外接口；所述参考源提供基准时钟；所述二次电源为以上各部分提供工作电源。采用本发明可降低TETRA数字集群检测装置的实现复杂度和生产成本，并且提高了抗干扰性。

Description

一种多频段TETRA数字集群检测方法和装置

技术领域

本发明涉及TETRA（陆地集群无线电）数字集群通信，尤其涉及一种多频段TETRA数字集群检测方法和装置。

背景技术

TETRA数字集群通信***是一种基于数字时分多址（TDMA）技术的无线集群移动通信***。该***是ETSI（欧洲通信标准协会）联合使用部门、制造商、检测部门乃至政府部门，为了满足欧洲各国的专业部门对移动通信的需要设计、制订统一标准的开放性***。TETRA数字集群通信***可在同一技术平台上提供指挥调度、数据传输和电话服务，它不仅提供多群组的调度功能，而且还可以提供短数据信息服务、分组数据服务以及数字化的全双工移动电话服务。

原***于2000年12月28日发布了我国《数字集群移动通信***体制》（SJ/T11228－2000）标准，这是一项电子行业推荐性的部颁标准，在该标准中确定了TETRA***和iDEN***两种体制。2003年公安部已经制定350MHz TETRA行业标准，并相继在广州、深圳和珠海组建了试验网。

TERTA数字集群***已在国内外铁路、地铁、轻轨、机场、港口水利、公安、安全、军队等专业部门的应用。目前，城市轨道交通（例如：地铁、轻轨以及市郊铁路）是我国最大的专业TETRA数字集群网。至今为止，我国轨道交通城市轨道交通使用1400多个基站和150多个交换机，拥有31000多个用户终端。

为迎接2011年世界大***会，由深圳市公安局建设了69个基站和2个交换机的350MHz TETRA数字集群专网，该网络可容纳25000个用户。目前，青岛公安局正在建设40多个基站和2个交换机的350MHz TETRA数字集群专网，该网络可容纳3万用户。

为迎接2008年北京***，由正通公司建设了300多个基站和6个交换机的较大规模800MHz TETRA数字集群共网，该网络可容纳9万用户，目前网络有7万多个用户。为迎接2010年广州亚运会，由广东电信建设了179个基站和2个交换机的800MHz TETRA数字集群共网，该网络可容纳5万用户。

TETRA数字集群任务关键型的调度功能和可靠的组网能力为***、世博会、亚运会、大运会等提供了数以千计的通话组，灵活的跨组织横向协同通信，可实现车辆定位、个人定位，以及短信息和分组数据应用。针对重大活动的开、闭幕式和突发事件产生的大话务量对网络的冲击，TETRA能够提供最优的解决方案和应对措施。

由于TETRA是一个开放的国际标准，吸引了众多企业和研究院所直接参与TETRA产品的研究与生产。国内单位有哈尔滨工业大学、北京交通大学、北京理工大学、青岛海信集团、天津通信广播集团、武汉中原通信集团、东方通信公司、中电科技集团公司7所与54所、上海三吉公司、广卅1海格公司、深圳海能达公司、深圳科立讯公司、北京首科软件公司和杭州优能公司等先后投入过力量进行研发和生产TETRA的***及终端。而国外企业的TETRA***和终端，诸如法国CASsIDIAN(NOKIA、EADS)公司的TETRA***、丹麦DAMM公司的TETRA—FLEX***、美国MOTOROLA公司的DIMETRA***、荷兰ROHILL公司的TETRA—NODE***、德国ROHDESCHWARZ公司的ACCESSNET***、德国SIEMENS公司的ACCESSNET***、法国THALEs公司的TETRA***、意大利SELEX(OTE、MARCONI)公司的ELETTRA***、英国TEAM SIMOCO公司的TETRA／G***、西班牙TELTRONIC公司的NEBULA***和英国SEPURA公司的TETRA终端等制造的TETRA设备大部分都通过了我国工业和信息化部无线电监测中心的检测，并获得了无线电管理局的型号核准。

由于TETRA数字集群网络遍及世界各国，每个国家根据自己国家无线电管理的实际情况，分配了不同的TETRA数字集群频率，表1给出了国内外TETRA数字集群频率的分配。

表1国内外TETRA数字集群频率的分配

无论TETRA数字集群网络的运行，还是TETRA数字集群终端和***（基站和交换机）的开发，都需要一种多频段TETRA数字集群检测装置，对运行的TETRA数字集群网络以及所开发的基站和终端进行检测，保证已运营TETRA数字集群网络安全和可用，支持TETRA数字集群***和终端开发的协议分析，显示TETRA数字集群终端和***间通信过程中信令协议的复杂流程细节。

与本发明相关的现有技术一

现有技术一的技术方案

现有技术出处：专利申请，申请号200910258707.1。公开号：CN102096079A。

该专利属于无线电射频通信技术领域，涉及卫星导航接收机射频前端电路，特别涉及意识到多模式多频段卫星导航接收机射频前端构成方法及其模块。

该专利公开了一种可配置的多模多频段卫星导航接收机方法及其射频前端模块，射频前端模块能接收GPS、北斗、Galileo以及GLONASS的卫星导航定位***信号，该模块包括带Buffer和有源Balun的可配置LNA，带可配置的多模式滤波器，自动增益控制放大器AGC和直流偏执电路，还包括来自接收***的多模式多频段程控编码的开关控制字。通过接收***编程的控制字，前端模块可满足多频段和多模式工作，以单路信号输入，两路差分信号输出，射频前端电路构成简单可靠，不需复杂的时分复用控制***和片外模块，成本低，灵活性好，改善整个接收机射频前端的噪声性能及多模式多频段信号处理能力。

图1示出了一种多模式多频段射频前端电路构成框图，主要由可配置低噪声前置放大器LNA11、缓冲器Buffer12、有源单转双换端器Balun13、两个混频器14和16、可配置频率合成器15、可配置多模式滤波器17以及宽带自动增益控制放大器AGC18组成。

接收射频信号RFIN接入可配置低噪声前置放大器LNA11的输入端，低噪声前置放大器LNA11、缓冲器Buffer12、有源单转双换端器Balun13依次单端连接，有源换端器Balun13的两个差分输出端分别连接混频器14和16的输入端，可配置频率合成器15输出的差分本振信号“I”和“Q”连接对应混频器14和16的本振信号输入端，混频器14输出的差分本振信号“I”和混频器16输出的差分射频信号“Q”分别连接对应的可配置滤波器17的输入端，可配置滤波器17的差分射频信号“I”和“Q”输出端分别连接自动增益控制放大器AGC18的差分输入端，自动增益控制放大器AGC18的差分输出“I”和“Q”端，将多模式多频段射频前端模块输出的前端射频输出信号REOUT送至后续的电路模块。

现有技术一的缺点

（1）现有技术涉及到卫星导航接收机射频信号的工作频率1GHz以上，而TETRA数字集群检测装置工作频率在300MHz～900MHz，所以现有技术的方法不适合TETRA数字集群检测装置。

（2）现有技术涉及到卫星导航接收机射频信号的调制方式和射频接收指标均不能满足TETRA数字集群检测装置要求。

（3）现有技术未涉及到整个接收机装置，仅涉及到卫星导航接收机射频前端电路。

与本发明相关的现有技术二

现有技术二的技术方案

现有技术出处：电子器件(Chinese Jourml of Electron Device)期刊，2006年第29卷，第3期。

一种用于TETRA数字集群***的基站接收机设计，王荆宁，谭学治(哈尔滨工业大学通信技术研究所，哈尔滨150001)

论文针对专用移动移动通信对接收机的要求，分析了TETRA协议中基站接收机技术指标和选择双中频超外差接收机方案。对各部分进行噪声系数以及增益分配，并选用满足要求的中小规模集成器件，进行接收机的电路设计和实现。

采用超外差双中频结构的接收机，第一中频选70MHz，第二中频选l0.7MHz。它选择性好，动态范围大，噪声系数低，镜像抑制好，图2示出了接收机的结构框图。

接收机从功能上分为四个部分：射频前端，中频放大，解调，功率自动增益控制。各级的噪声系数与增益如图2所示。

（1）第一本振频率为876～891MHz，在810＋2*70＝950MHz上会出现镜像干扰，为了解决这个问题，就需要在低噪声放大器前加滤波器BPF1，这里BPF1的功能就由双工器来充当，损耗小，对总体噪声系数的影响小。

（2）噪声系数的选择

[NF]＝[NF]₁+([NF]₂-1)/G₁+([NF]₃-1)/G₁G₂+......

上式是接收机的总的噪声系数的计算公式。由公式可知，总体噪声系数主要取决于第一级放大电路LNA，要求它的噪声系数低。一般的做法是：[NF]₂约2dB，同时G₁至少要[NF]₂比大3dB。

（3）邻信道抑制

在800MHz射频上做到25kHz的带宽，滤波器的Q值是不可能做到，只能在中频和低频上实现25kHz的带宽的滤波。一般在10.7MHz的中频上只能做到30dB的邻信道抑制。基带的处理使用CMX980A，它可以使25kHz的带外衰减掉60dB，这样邻道抑制会超过要求的45dB。但这样的问题是在中频上进行的功率检测到的不是接收信道上的实际功率，需要在功率检测支路再接一个滤波器，得到60dB的抑制。

低噪声放大器选用AGB330。射频混频器选用AD8344，Analog Device公司的AD8344是一种高性能的混频器，它主要是针对无线基础设施而设计的，采用吉尔伯特结构，射频频带宽，噪声低，线性度高，互调干扰小，功耗低，信号隔离度高，可外部关断。

中频放放大器选MC1496，这是Motorola公司的产品，它在60MHz是的增益为35dB，噪声系数6dBmAGC范围达60dB，l2V供电时功耗仅204mw，还可用作混频器。采用两个中放MC1496，可以到120dB的AGC控制。

第一本振频率合成选择ADF4360—7，频率范围为350～1800MHz。其优点是集VCO与PLL于一个芯片内，***元件少，振荡中心频率由内部变容二极管与***的两个电感决定。电源电压为3.0～3.6V，输出电平可编程，三线串行接口。第二本振频率合成选择ADF4001做PLL，用ADS344上带有的振荡器做VCO，ADF4001的具有200MHz的带宽，电源电压为2.7～5.5V，电流可编程控制，三线串行接口，功率可软件或硬件控制，极低的噪声。

正交解调器选用马可尼公司RF2721，它广泛的应用于甚高频接收机，带宽为100kHz～500MHz，它的电源电压为5V，芯片上带有振荡器的有源部分，输出与数模转换器兼容，极低的本振功率要求，功率可数字控制。

现有技术二的缺点

（1）现有技术涉及到TETRA数字集群***的基站接收机的工作频率为800MHz，而TETRA数字集群检测装置工作频率为300MHz～900MHz，所以现有技术的方法不适合多频段TETRA数字集群检测装置。

（2）现有技术仅涉及TETRA数字集群***的基站接收机的射频工作原理，未对基带信号处理的方案进行描述。

（3）现有技术涉及到的TETRA数字集群***的基站接收机仅是多频段TETRA数字集群检测装置一部分，没有涉及到多频段TETRA数字集群检测装置的总体方案。

发明内容

为了解决上述技术问题，本发明提出了一种多频段TETRA数字集群检测装置，其在一个频段内进行多通道接收，并且同时进行上下行通道的接收，实现多个终端和多个基站信号的同时抓取，所述多个接收通道完全独立，所述检测装置还支持不同步的多路信号接收，其包括多频段接收机射频前端、数字中频处理板、参考源、二次电源，其特征在于：

所述多频段接收机射频前端具有多个接收通路，每路支持一个频段，从而实现多频段接收，每个频段为宽带接收，保证数字中频处理板能够在频段内进行多通道接收，多频段接收机射频前端又具有上下行独立的两套通路，支持上下行同时接收；

所述数字中频处理板接收一个频段带宽内的信号，同时进行多频点的接收，负责接收数据的处理和整机的控制，并提供对外接口；

所述参考源提供基准时钟；

所述二次电源为以上各部分提供工作电源。

其中，所述接收机射频前端依靠数控衰减器为整体提供接收动态，接收机内部采用多级数控衰减器。

其中，所述数字中频处理板包括A/D采集电路、锁相环电路PLL时钟产生电路、现场可编程门阵列FPGA+OMAP处理器电路和电源，。

其中，所述现场可编程门阵列FPGA部分用于执行所述多频段TETRA数字集群检测装置的全部信号处理，其按照频段带宽接收，能够接收频段内的所有信号，实际使用中按照设置选择多个频段进行接收，所述OMAP部分用于执行所述多频段TETRA数字集群检测装置的协议数据解析功能，以及实现对外接口功能。

其中，所述FPGA部分的主工作时钟由所述PLL电路提供，并且在主时钟产生前，所述FPGA部分需要依靠本地晶振产生时钟运行PLL配置程序。

本发明还提出了一种多频段接收机射频前端，包括两组天线端口、预选滤波器和接收通道，其特征在于：

一组天线端口接收上行频段，另一组天线端口接收下行频段，两组天线端口能够实现上下行的同时接收；

所述预选滤波器为一组滤波器，工作时根据选择的工作频段选通对应相应频段的滤波器，实现接收机的多频段接收；

所述接收通道根据接收的频率不同，采用相应的接收通道进行信号接收，接收通道的接收带宽为频段宽度，能够实现多通道接收。

其中，从所述预选滤波器输出的信号输入所述接收通道。

其中，根据接收的频率，所述接收通道包括低噪音放大器LNA、混频器、中频滤波器和可控增益放大器，或者包括低噪音放大器LNA、频段选择器、混频器、中频滤波器和可控增益放大器。

本发明还提出了一种使用上述多频段TETRA数字集群检测装置的多频段TETRA数字集群检测方法，所述多频段TETRA数字集群检测装置工作在350MHz至800MHz的6个集群工作频段，所述参考源输出三路基准时钟信号，两路提供给多频段接收机射频前端，另一路提供给数字中频处理板。

其包括以下步骤：

所述多频段接收机射频前端根据参数设置选择接收频段，将接收信号下变频至中频信号输出；

所述数字中频处理板对接收前端的输出信号进行采样，所述多频段接收机射频前端提供中频输出，所述数字中频处理板相应的设有中频采集通道；所述数字中频处理板在数字域进行扫频、下变频、变速率、解调、解码和协议分析处理，通过以太网口和串口对外进行数据交换，并控制前面板的显示屏、键盘。

其中，通过前面板键盘进行仪器工作参数输入。

上述多频段TETRA数字集群检测装置主要用于搜索指定频段的无线信号，并识别出TETRA数字集群载波的频率（信道号）、主控信道以及网络号；获取指定频率的上行和下行TETRA数字集群信号，并对其进行实时在线分析；自动解析所获取的TETRA数字集群信令中的PDU，并对其进行信息分析；以MSC图的形式，显示TETRA数字集群***的信令流程图；保存全部所获取的信令信息，并对其进行离线分析；保存全部所获取的语音信息，并对其进行事后回放。

本发明技术方案带来的有益效果

（1）TETRA数字集群检测装置的工作频段为300MHz～900MHz，若TETRA数字集群检测装置不采用多频段接收，需要采用很高采样频率的A/D器件，而且对信号处理要求较高，成本和计算复杂度都很高；

（2）若TETRA数字集群检测装置不采用多频段接收，采用宽带接收，将引进很多的干扰信号（除集群频率外的其他***信号），对***的抗扰性能力和线性度提出更为苛刻的要求；

（3）若TETRA数字集群检测装置不采用多频段接收，采用宽带接收，一些宽带器件（例如射频滤波器、VCO等）的实现难度较大。

附图说明

图1显示了现有技术的一种多模式多频段射频前端电路构成框图；

图2显示了现有技术的一种用于TETRA集群***的基站接收机的结构框图；

图3显示了图2所示接收机的各级基本参数的规划图；

图4显示了与本发明实施例一致的多频段TETRA数字集群检测装置原理图；

图5显示了与本发明实施例一致的多频段接收机射频前端原理框图；

图6显示了与本发明实施例一致的数字中频处理板的基本组成图；

图7显示了与本发明实施例一致的A/D采集电路示意图；

图8显示了与本发明实施例一致的PLL时钟电路示意图；

图9显示了与本发明实施例一致的PLL配置电路示意图；

图10显示了与本发明实施例一致的FPGA时钟匹配电路；

图11显示了与本发明实施例一致的FPGA+OMAP处理器电路示意图；

具体实施例

（1）基本组成与工作过程

多频段TETRA数字集群检测装置由多频段接收机射频前端、数字中频处理板、参考源、二次电源、机箱前面板和风扇组成。多频段接收机射频前端可同时接收任意一个频段内的多路信号，两个天线端口分别接收频段内的上行频段信号和下行频段信号。数字中频处理板负责接收数据的处理和整机的控制，并提供对外接口。参考源提供基准时钟。二次电源为各个模块提供工作电源。多频段TETRA数字集群检测装置的基本组成如图3所示。

多频段TETRA数字集群检测装置可以工作在表1所示的6个集群工作频段，多频段射频前端有两个天线端口，分别用于接收上行频段信号和下行频段信号。射频前端根据参数设置选择接收频段，将接收信号下变频至中频信号输出。

数字中频处理板对接收前端的输出信号进行采样，多频段射频前端提供中频输出，数字中频处理板相应的设有中频采集通道。处理板在数字域进行扫频、下变频、变速率、解调、解码和协议分析等处理。数字中频处理板通过以太网口和串口对外进行数据交换，并控制前面板的显示屏、键盘等。

参考源为整机提供基准时钟。参考源可以使用内部晶振，也可以选择外部参考。参考源的时钟源选择通过前面板设置，默认使用内部晶振方式。参考源输出三路基准时钟信号，两路提供给多频段接收机射频前端，另一路提供给数字中频处理板。

二次电源将外部输入的220V交流电源转换为各个模块需要的工作电源。前面板显示屏用于显示数据分析结果、仪器工作参数，工作状态等信息。通过前面板键盘可以进行仪器工作参数输入，复位等操作。

（2）多频段接收机射频前端

多频段接收机射频前端需要配置其工作的集群频段，中频输出为一个集群频段内的上行频段信号或下行频段信号。射频前端分为预选滤波器和接收通道两个部分，多频段接收机射频前端原理框图如图5所示。

预选滤波器为一组滤波器，工作时根据选择的工作频段选通其中的一个滤波器。天线端口1（ANT1）接收上行频段，天线端口2（ANT2）接收下行频段，预选滤波器组按照表1中的集群频段划分设计。接收通道按照接收频率的不同划分。接收通道1和接收通道3接收频率范围350MHz～470MHz的信号，接收通道2和接收通道4接收频率范围806MHz～866MHz的信号。接收通道1和接收通道3的接收带宽10MHz。接收通道2和接收通道4的接收带宽15MHz。

接收机射频前端依靠前端的低噪放降低整机的噪声系数，从而保证接收灵敏度优于-115dBm。接收机前端依靠数控衰减器为整体提供接收动态，接收机内部采用多级数控衰减器，保证接收能够满足最大输入信号-20dBm的要求。数控衰减器适合于TDMA时分***使用，可根据时隙进行增益值的预设，提高增益控制调整速度。接收机内部采用高相噪锁相环电路，保证***的抗邻道干扰的性能。

（3）数字中频处理板

1）工作原理

数字中频处理板负责信号处理和协议处理任务，支持多路并行接收，具备多通道并行处理能力，由模拟部分和数字部分组成。模拟部分包括高速A/D，和锁相环电路（PLL）。数字部分采用FPGA+OMAP架构。数字中频处理板的基本组成如图6所示。

高速A/D负责采集接收射频前端输出的模拟信号。FPGA负责下变频、解调、信道解码、同步等数字信号处理任务。OMAP完成协议栈处理工作，并提供与外部的串口、网口、USB等接口。PLL产生A/D采样时钟。作为分析仪的核心控制单元，数字中频处理板负责射频前端、前面板、频率源的控制，由FPGA和OMAP提供。

高速数字采集板主要分为四部分电路，分别是A/D采集电路、PLL时钟产生电路、FPGA+OMAP处理器电路和电源。

2）A/D采集电路

A/D采集电路接收射频前端的中频输出信号，对模拟中频信号进行中频采样。A/D采集电路可以对一个频带内的信号进行宽带采样，这样后续可以进行多接收通道的处理。

由于A/D采集电路的输入频率和采样频率都很高，需要对采集电路进行严格设计，以保证其性能。A/D的模拟输入和时钟输入均采用差分模式，确保信号的稳定性和抗扰性。A/D的数字输出也采用差分的LVDS电平，保证高速数字信号的传输可靠性。A/D采集电路如图7所示。

3）PLL时钟电路

时钟电路用于产生板上各部分的工作时钟，时钟电路的参考时钟为外部输入，输出多路差分时钟，分别提供给高速A/D和FPGA。差分时钟由PLL倍频产生，PLL时钟电路设计如图8所示。PLL的配置由FPGA来完成，配置电路如图9所示。PLL提供给FPGA的差分时钟电路如图10所示。

6）FPGA+OMAP处理器电路

测试仪的全部信号处理任务在一片FPGA中完成，所有协议数据解析功能在OMAP中实现。OMAP作为测试仪的主处理器，还要实现对外接口和前面板显示、键盘等功能。FPGA+OMAP处理器电路设计如图11所示。

①FPGA***电路设计

FPGA中完成的主要功能有：

多路接收信号的数字下变频及下采样；

同步搜索；

载波同步及位同步；

解调及信道解码；

射频前端的配置；

与OMAP的数据通信。

根据FPGA的功能，其***电路设计包括工作时钟电路和复位电路。

FPGA的主工作时钟由PLL电路提供。由于PLL电路需要FPGA配置，在主时钟产生前，FPGA需要依靠本地晶振产生时钟运行PLL配置程序。待主时钟正常输入后，FPGA进入正常工作状态。

FPGA具有两种复位方式，外部按键复位和OMAP复位。OMAP复位依靠一根GPIO实现。FPGA的复位信号均为低有效。

②OMAP***电路设计

OMAP的***电路包括总线电路、复位电路、接口电路和电源。

OMAP分为SDRC和GPMC两套总线。SDRC总线只用于访问外部DDR内存设备，GPMC总线用来访问外部存储器，例如NAND、FLASH等，FPGA作为一个外部存储设备，挂在OMAP的GPMC总线上。

NAND和FPGA都是直接连接到OMAP的GPMC总线上。GPMC总线上还挂有网卡设备，两者连接必须经过电平转换。总线上的数据线为双向传输，须由读写信号控制电平转换器的输入输出方向，由片选信号CS控制电平转换器的输出使能。NAND占据GPMC总线的CS0空间，网卡占据GPMC总线的CS6空间，FPGA占据GPMC总线的CS5空间。总线电路连接关系如图11所示。

OMAP复位电路支持上电复位和按键复位，上电复位由电源管理芯片控制，其在上电过程中始终为OMAP提供复位信号，在上电完成后释放。按键复位和电源管理芯片提供的复位信号为线与的关系。复位信号同时连接到LCD、FPGA和网卡上。复位电路如图11所示。

OAMP提供外部接口、内部接口和本地接口，接口电路如图11所示。

外部接口电路如下：

通信串口：使用OMAP的UART0串口，经过RS232接口芯片提供；

监测串口：使用OMAP的UART3串口，经过RS232接口芯片提供；

以太网口：利用网卡芯片，挂在GPMC总线空间CS6上。

内部接口电路包括：

USB OTG接口：使用OMAP的HSUSB0，通过电源管理芯片的USB接口电路，提供USBOTG接口；

LCD接口：OMAP提供DSS接口信号，即8bits的RGB接口信号，可与LCD直接相连；

键盘接口：前面板为4×5键盘，OMAP通过读取电源管理芯片中的相应寄存器，接收按键信号。OMAP通过I2C接口与电源管理芯片内部寄存器通信。

本地接口电路包括：

JTAG；

BOOT信号：不同的BOOT信号配置，决定了OMAP的启动顺序，电路选择从NAND先启动。

③FPGA与OMAP的接口电路

OMAP为测试仪的主处理器，FPGA作为从处理器受控于OMAP，连接在OMAP的GPMC总线上。FPGA与OMAP的数据读写采用单周期读写模式，FPGA处于OMAP的片选5空间，即使用NCS5选中。FPGA与OMAP总线的数据位数为16bits，地址为10bits。

FPGA与OMAP的接口信号除总线信号以外，还有FPGA至OMAP的中断信号，OMAP至FPGA的复位信号和FPGA重加载信号，以及OMAP和FPGA之间的GPIO。7）电源

数字中频处理板上的模拟电源与数字电源彼此独立，分别由外部输入。

板上的模拟电路使用外部模拟电源供电，采用线性稳压电源芯片产生各部分需求的不同电压值的电源。线性稳压电源芯片可以提供低噪声电源，保证模拟电路的性能。

板上的数字电路使用数字电源供电，采用开关电源芯片产生各部分需求的不同电压值的电源。开关电源芯片可以提供较高的电源转换效率，降低电源转换过程中的功率损耗。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同物限定。

Claims (7)

1.一种多频段TETRA数字集群检测装置，其在一个频段内进行多通道接收，并且同时进行上下行通道的接收，实现多个终端和多个基站信号的同时抓取，所述多个接收通道完全独立，所述检测装置还支持不同步的多路信号接收，其包括多频段接收机射频前端、数字中频处理板、参考源、二次电源，其特征在于：

所述多频段接收机射频前端具有多个接收通路，每路支持一个频段，从而实现多频段接收，每个频段为宽带接收，保证数字中频处理板能够在频段内进行多通道接收，多频段接收机射频前端又具有上下行独立的两套通路，支持上下行同时接收；

所述数字中频处理板接收一个频段带宽内的信号，同时进行多频点的接收，负责接收数据的处理和整机的控制，并提供对外接口；

所述参考源提供基准时钟；

所述二次电源为以上各部分提供工作电源。

2.如权利要求1所述多频段TETRA数字集群检测装置，其中所述接收机射频前端依靠数控衰减器为整体提供接收动态，接收机内部采用多级数控衰减器。

3.如权利要求1所述多频段TETRA数字集群检测装置，其中所述数字中频处理板包括A/D采集电路、锁相环电路PLL时钟产生电路、现场可编程门阵列FPGA+OMAP处理器电路和电源。

4.如权利要求3所述多频段TETRA数字集群检测装置，其中所述现场可编程门阵列FPGA部分用于执行所述多频段TETRA数字集群检测装置的全部信号处理，其按照频段带宽接收，能够接收频段内的所有信号，实际使用中按照设置选择多个频段进行接收，所述OMAP部分用于执行所述多频段TETRA数字集群检测装置的协议数据解析功能，以及实现对外接口功能。

5.如权利要求3所述多频段TETRA数字集群检测装置，其中所述FPGA部分的主工作时钟由所述PLL电路提供，并且在主时钟产生前，所述FPGA部分需要依靠本地晶振产生时钟运行PLL配置程序。

6.一种使用如权利要求1-5任意一项所述的多频段TETRA数字集群检测装置的多频段TETRA数字集群检测方法，所述多频段TETRA数字集群检测装置工作在350MHz至800MHz的6个集群工作频段，所述参考源输出三路基准时钟信号，两路提供给多频段接收机射频前端，另一路提供给数字中频处理板；

其包括以下步骤：

所述多频段接收机射频前端根据参数设置选择接收频段，将接收信号下变频至中频信号输出；

所述数字中频处理板对接收前端的输出信号进行采样，所述多频段接收机射频前端提供中频输出，所述数字中频处理板相应的设有中频采集通道；所述数字中频处理板在数字域进行扫频、下变频、变速率、解调、解码和协议分析处理，通过以太网口和串口对外进行数据交换，并控制前面板的显示屏、键盘。

7.如权利要求6所述多频段TETRA数字集群检测方法，其中通过前面板键盘进行仪器工作参数输入。