CN103780284A - 极性检测*** - Google Patents

Abstract

本发明涉及极性检测***。在用于极性检测的主题***中，在初级装置和次级装置之间的链路初始化在至少两个阶段执行，即在仅初级装置发送初始化信号以及任何编码的握手信号可以被设定为假时的半双工阶段，以及当两个装置都可以发送初始化信号的全双工阶段。次级装置可以在半双工阶段执行极性检测。如果次级装置确定所接收的信号的极性被反转，则次级装置可以反转随后从初级装置接收或发送至初级装置的任何信号的极性。在此方式中，可以由次级装置在半双工阶段对两个装置校对所述极性。次级装置可以通过将信号发送至初级装置启动全双工链路初始化阶段，在该阶段可以交换任何握手信号。

Description

极性检测***

相关申请的交叉引用

本申请要求于2012年10月24日提交的美国专利申请US61/718,140以及于2013年10月23日提交的美国专利申请US14/060，980的优先权，其全部内容结合于此作为参考。

技术领域

本发明主要涉及极性检测***，且更具体地，但不排他地，涉及编码器独立的极性检测***。

背景技术

以太网网络协议已经成为当今使用的最普通的网络协议中的一个。由于以太网的广泛的可用性，以及其大的安装基站（install base），以太网通常能够比其他的网络协议提供更多的有价值的特性。因此，近来在大范围的工厂部署中存在实施以太网接口的需求。以太网传输通常通过至少一个导线的双绞线来传输数据。导线的双绞线或“双绞线”可以指单个电路的两个导体绞合在一起的一种电缆。

如果两个电子装置之间的以太网电缆连接交叉，例如，双绞线被对换，则在双绞线上传输的符号的极性可能被反转，从而，接收装置可能不能正确地解码所接收的符号。因此，除了其他的握手信号（handshaking signal）之外，传输装置可以执行编码方案以在符号映射中嵌入极性信息，从而使得接收装置除了检测其他的握手信号之外，还可以执行极性检测。因此，由接收装置执行的极性检测可以取决于，和/或敏感于，由传输装置执行的编码方案，以及编码在其中的任何另外的握手信号。

发明内容

本发明的一个方面涉及一种用于极性检测的方法，所述方法包括：在链路初始化的半双工阶段通过次级装置接收来自初级装置的第一信号和第二信号；在所述链路初始化的所述半双工阶段确定所述第一信号的第一极性和所述第二信号的第二极性是否被反转；以及当所述第一信号的第一极性和所述第二信号的第二极性被反转时，由所述次级装置将后续从所述初级装置接收的信号以及后续发送至所述初级装置的信号的极性反转。

上述的方法中，优选由所述第一信号和所述第二信号编码的握手信号被设定为假。

上述的方法中，优选在所述链路初始化的所述半双工阶段确定所述第一信号的第一极性和所述第二信号的第二极性是否被反转进一步包括在所述链路初始化的所述半双工阶段并且至少基于所述握手信号确定所述第一信号的第一极性和所述第二信号的第二极性是否被反转。

上述的方法中，优选进一步包括：至少基于所述第一信号的第一极性和所述第二信号的第二极性是否被反转来确定第三信号的第三极性和第四信号的第四极性是否被反转；以及通过将所述第三信号和所述第四信号发送至所述初级装置来启动所述链路初始化的全双工阶段。

上述的方法中，优选进一步包括：从所述初级装置接收第五信号和第六信号；以及至少基于所述第一信号的第一极性和所述第二信号的第二极性是否被反转来确定所述第五信号的第五极性和所述第六信号的第六极性。

上述的方法中，优选所述次级装置经由单条双绞线（双绞线对）能通信地耦接至所述初级装置，所述第一信号通过所述单条双绞线中的第一导线接收，并且所述第二信号通过所述单条双绞线中的第二导线接收。

上述的方法中，优选在所述链路初始化的所述半双工阶段确定所述第一信号的第一极性和所述第二信号的第二极性是否被反转包括：确定是否能够至少基于所述第一信号的第一极性将所述次级装置的解扰器锁定至所述初级装置的扰码器；以及当不能至少基于所述第一信号的第一极性锁定所述扰码器时将所述第一极性和所述第二极性反转。

上述的方法中，优选进一步包括：确定是否能够至少基于所述第一信号的反转后的第一极性将所述次级装置的解扰器锁定至所述初级装置的扰码器；改变与所述第一信号和所述第二信号相关联的符号边界；以及确定是否能够至少基于所述第一信号的所述反转后的第一极性和改变后的符号边界将所述次级装置的所述解扰器锁定至所述初级装置的所述扰码器。

上述的方法中，优选进一步包括：从所述初级装置接收时钟源（clocksource）用于所述链路初始化。

本发明的另一方面涉及一种通信装置，包括：物理编码子层（PCS）模块，包括：解扰器，被配置为与另一通信装置的扰码器同步；以及极性校正器，被配置为将被发送至所述另一通信装置的符号以及从所述另一通信装置接收的符号的极性反转；以及其中，所述PCS模块被配置为：从所述另一通信装置接收时钟源用于链路初始化，在半双工链路初始化阶段接收具有第一极性的第一训练符号以及具有第二极性的第二训练符号，反转所述第一极性和所述第二极性，在所述半双工阶段至少基于反转后的与所述第一训练符号相关联的第一极性将所述解扰器同步至所述另一通信装置的所述扰码器，并且配置所述极性校正器以将后续发送至所述另一通信装置的符号以及后续从所述另一通信装置接收的符号反转。

上述的通信装置，优选所述PCS模块进一步包括存储器，所述存储器存储在所述半双工链路初始化阶段由所述第一符号和所述第二符号编码的握手信号的值。

上述的通信装置，优选所述PCS模块被进一步配置为：在所述半双工链路初始化阶段至少基于存储的所述握手信号的值和反转后的与所述第一符号相关联的第一极性将所述解扰器同步至所述另一通信装置的所述扰码器。

上述的通信装置，优选所述极性校正器被配置为反转第三符号的第三极性和第四符号的第四极性，并且所述PCS模块被配置为启动所述第三符号和所述第四符号至所述另一通信装置的发送。

上述的通信装置，优选在全双工链路初始化阶段所述PCS模块从所述另一通信装置接收第三符号和第四符号，并且所述极性校正器被配置为反转所述第三符号的第三极性和所述第四符号的第四极性。

上述的通信装置，优选所述通信装置进一步包括被耦接至单条双绞线的介质独立接口（MDI），所述第一训练符号通过所述单条双绞线中的第一导线接收，并且所述第二训练符号通过所述单条双绞线中的第二导线接收。

上述的通信装置，优选所述PCS模块被进一步配置为：改变与所述第一训练符号和所述第二训练符号相关联的边界，并且在所述半双工链路初始化阶段至少基于反转后的与所述第一训练符号相关联的第一极性以及所述第一训练符号的改变后的边界将所述解扰器同步至所述另一通信装置的所述扰码器。

本发明的再一方面涉及一种计算机程序产品，包括存储在有形计算机可读存储介质中的指令，所述指令包括：用于在半双工链路初始化阶段经由第一信道接收第一训练符号以及经由第二信道接收第二训练符号的指令；用于在所述半双工链路初始化阶段基于是否能够使用至少所述第一符号将解扰器锁定来确定与所述第一信道相关联的第一极性是否能够被反转的指令；以及用于当与所述第一信道相关联的第一极性被反转时将随后通过所述第一信道接收的第一符号和通过所述第一信道发送的第一符号的所述第一极性以及随后通过所述第二信道接收的第二符号和通过所述第二信道发送的第二符号的第二极性反转的指令。

上述的计算机程序产品中，优选所述第一信道包括导线的双绞线中的第一导线，而所述第二信道包括所述导线的双绞线中的第二导线。

上述的计算机程序产品中，优选所述指令进一步包括：用于改变与所述第一训练符号和所述第二训练符号相关联的符号边界的指令；以及用于在所述半双工链路初始化阶段至少基于能否至少使用具有改变后的符号边界的第一符号锁定所述解扰器来确定与所述第一信道相关联的第一极性是否被反转的指令。

上述的计算机程序产品中，优选由所述第一符号和所述第二符号编码的握手信号被设定为假，并且所述指令进一步包括：用于在所述半双工链路初始化阶段至少基于被设定为假的所述握手信号以及能否至少使用所述第一符号锁定所述解扰器来确定与所述第一信道相关联的第一极性是否被反转的指令。

附图说明

在所附权利要求中阐述了主题技术的某些特征。然而，为了说明的目的，在以下附图中阐述了主题技术的几个实施方式。

图1示出了根据一个或多个实施方式的极性检测***可以被实施在其中的示例性网络环境。

图2示出了根据一个或多个实施方式的可以实施极性检测***的示例性电子装置。

图3示出了根据一个或多个实施方式的可以实施极性检测***的示例性电子装置的示例性物理编码底层（PCS）传输模块。

图4示出了根据一个或多个实施方式的可以实施极性检测***的示例性电子装置的示例性物理编码底层（PCS）传输模块。

图5示出了根据一个或多个实施方式的实施极性检测***的示例性次级电子装置的示例性处理的流程图。

图6示出了根据一个或多个实施方式的与实施极性检测***的示例性次级装置通信的示例性初级电子装置的示例性处理的流程图。

图7示出了根据一个或多个实施方式的极性检测***的时序图。

图8示出了根据一个或多个实施方式的可以实施极性检测***的示例性电子装置的示例性线性反馈移位寄存器模块。

图9示出了根据一个或多个实施方式的用于极性检测***的示例性极性信息表。

图10概括地示出了主题技术的一个或多个实施方式可以通过其被实施的电子***。

具体实施方式

以下阐述的具体描述以在作为主题技术的各种配置的描述，且意不在表示主题技术可以被实施的唯一的配置。附图被结合在本文中并构成具体描述的一部分。具体描述包括用于提供对主题技术的透彻理解的目的的具体细节。然而，主题技术并不限于本文所阐述的具体细节，且可以利用一个或多个实施方式来实施。在一个或多个实例中，以框图形式示出了结构和部件，以避免使得主题技术的概念晦涩难懂。

在用于极性检测的主体***中，在两个阶段中执行初级（主时钟（clock master））装置和次级（从时钟（clock slave））装置之间的链路初始化：仅有初级装置传输诸如训练/空闲符号的符号时的半双工阶段，以及两个装置都传输符号时的全双工阶段。在半双工阶段期间，只有初级装置传输诸如训练/空闲符号的符号，且任何编码的握手信号被设置为假（或由次级装置提前知道的某些其他的值）。因此，在半双工阶段期间，次级装置可以假设任何编码的握手信号的值为假，因此，次级装置没必要检测传输的符号中的任何编码的握手信号。结果，可以显著降低在半双工阶段期间由次级装置执行极性检测的复杂性。此外，可以在半双工阶段期间，由次级装置独立于由初级装置使用的，例如，以编码任何握手信号的编码方案，且独立于其复杂性（例如，由于在半双工阶段期间，任何握手信号的值不需要由次级装置检测）来执行极性检测。

因此，在用于极性检测的主题***中，次级装置可以在半双工阶段期间执行极性检测，而同时任何编码的握手信号被设定为假。如果次级装置确定极性被反转，次级装置可以将随后从初级装置接收的任何符号的极性反转，并次级装置可以讲随后传输至初级装置的任何符号的极性反转。以这种方式，对于初级装置和次级装置，极性可以在处理装置处被校正。次级装置然后可以通过将数据传输至初级装置而开始全双工链路初始化阶段，在该阶段期间，握手信号可以被交换。

图1示出了根据一个或多个实施方式的极性检测***可以被实施在其中的示例性网络环境100。并不是所有的描述的部件都是必须的，一个或多个实施方式可以包括在图中未示出的另外的部件。在不脱离本文所阐述的权利要求的精神和范围的情况下，可以对部件的配置和类型做出变形。可以设置另外的部件、不同的部件或更少的部件。

示例性网络环境100可以包括经由传输线108耦接至网络装置110的多个电子装置102A-C。网络装置110可以将电子装置102A-C通信地彼此耦接。在一个或多个实施方式中，电子装置102A-C中的一个或多个可以直接地彼此通信耦接，诸如需不要网络装置110的支持。在一个或多个实施方式中，一个或多个传输线108可以是以太网传输线，诸如导线的一个或锁个双绞线。网络装置110可以是或可以包括开关装置、路由装置、集线器装置或通常可以包括能够通信地耦接电子装置102A-C的任何装置。在一个或多个实施方式中，任何电子装置102A-C可以包括或可以是图10的电子***。

在一个或多个实施方式中，可以在诸如汽车的车辆中实施示例性网络环境100的至少一部分。例如，电子装置102A-C可以包括或可以被耦接至车辆内的各种***，诸如动力***、底盘***、信息通讯***、娱乐***、照相机***、传感器***（诸如车道偏离警示***（lane departuresystem））、诊断***或通常为可以用在车辆中的任何***。在图1中，电子装置102A被描述为照相机装置，诸如前视、后视和侧视照相机，电子装置102B被描述为板上诊断***，而电子装置102C被描述为娱乐***。在一个或多个实施方式中，网络装置110和/或一个或多个电子装置102A-C可以被通信地耦接至公共通信网络，诸如英特网。

在一个或多个实施方式中，电子装置102A-C可以实施为物理层（PHY），所述物理层能够与一个或多个物理层规范（诸如在电气和电子工程（IEEE）802.3标准（Institute of Electrical and Electronics Engineers(IEEE)802.3Standards）中描述的那些）的一个或多个方面共同操作。在操作中，初级电子装置102A可以例如跨导线的双绞线发起（initiate，启动）与次级电子装置102B的链路初始化。在一个或多个实施方式中，初级电子装置102A可以被称为“主设备”，而次级电子装置102B可以被称为“从设备”，由于初级电子设备102A可以提供用于初始化与次级电子装置102B的链路（link）的时钟源。

在一个或多个实施方式中，初级装置102A和次级装置102B之间的初始化可以是两个阶段的处理。第一阶段可以是半双工阶段，在该阶段期间，初级电子装置102A将诸如训练符号或空闲符号的符号传输至次级电子装置102B，但次级电子装置102B并没有向初级电子装置102A传输任何的符号。初级电子装置102A在半双工阶段可以不传输任何的握手信号和/或在半双工阶段期间传输的握手信号可以被设置为提前由次级电子装置102B知道的值，诸如零或假。链路初始化的第二阶段可以是全双工阶段，在该阶段期间，初级电子装置102A和次级电子装置102B都传输信号，且在该阶段期间，握手信号可以被交换。

因此，在半双工阶段期间，次级电子装置102B能够确定属于握手信号状态（诸如，rem_rcvr_status）的变量为假或等于零。次级电子装置102B可以使用这些握手信号的已知的值来简化半双工阶段期间的极性检测，如在下文中进一步描述的。如果次级电子装置102B确定所接收的符号的极性被反转，次级电子装置102B可以改变所接收的符号（symbol）或随后从初级电子装置102A接收的任何符号的标志号（sign，符号）。

一旦半双工链路初始化阶段完成，次级电子装置102B可以通过向初级电子装置102A传输符号来发起全双工链路初始化阶段。如果次级装置102B在半双工链路初始化阶段确定所接收的符号的极性被反转，次级电子装置102B可以改变随后被传输至初级电子装置102A的任何符号（symbol）的标志号。以这种方式，次级电子装置102B可以在半双工初始化阶段期间处理电子装置102A-B的极性校正且对于初级电子装置102A是透明的。

图2示出了根据一个或多个实施方式的可以实施极性检测提供的示例性电子装置102B。并不是所有的描述的部件都是必须的，一个或多个实施方式可以包括在图中未示出的另外的部件。在不脱离本文所阐述的权利要求的精神和范围的情况下，可以对部件的配置和类型做出变形。可以设置另外的部件、不同的部件或更少的部件。

示例性电子装置102B包括媒体访问控制（MAC）模块210、物理层（PHY）模块220以及介质依赖接口（MDI）230。PHY模块220包括物理编码底层（PCS）模块222和物理介质附接（PMA）模块228。PCS模块222包括PCS接收模块224和OCS传输模块226。在一个或多个实施方式中，PCS接收模块224可以包括和/或可以被称为PCS解扰器，PCS传输模块226可以包括和/或可以被称为PCS编码器。

在一个或多个实施方式中，MAC模块210可以经由介质独立接口（MII）、吉比特介质独立接口（GMII）或任何其他的接口通信耦接至PHY模块220。接口可以包括传输、接收、和时钟信号线。PCS传输模块226可以包括一个或多个将从MAC模块210接收的传输数据转换为符号（诸如脉冲振幅模块（PAM）转换的符号、4比特至5比特（4B/5B）转换的符号、4比特至3比特（4B/35B）转换的符号或通常被发送至PMA模块228的任何符号）的模块。PCS传输模块226还可以对传输数据进行扰频，例如，以利用产生数据扰频序列的侧流扰码器功能（side-stream scramblerfunction）控制双绞线电缆上的辐射的发射。例如，PCS传输模块226可以通过对未被扰频的传输数据（UD）和数据扰频序列（N）执行异或（XOR）操作来扰频未被扰频的传输数据（UD），以产生扰频的传输数据（SD），例如，SD=（UD⊕N）。PCS传输模块226的实例在下文中将参照图3进行进一步的讨论。

PCS接收模块224可以包括一个或多个转换来自PMA模块228的接收的符号以接收将被发送至MAC模块210的数据的模块。如果接收的数据通过例如电子装置102A的传输装置被扰频，则PCS接收模块224可以利用由电子装置102A使用的同样的侧流扰码器功能而解扰频所接收的数据。例如，PCS接收模块224可以通过对接收的扰频数据（SD）和数据扰频序列（N）执行异或（XOR）来解扰频所接收的扰频数据，以恢复未被扰频的数据（UD），例如，UD=（SD⊕N）。PCS接收模块的实例在下文中将参照图4进行进一步的讨论,。

因此，为了使得电子装置102B正确地解扰频来自电子装置102A的接收的数据，电子装置102B的PCS接收模块224可能需要利用由电子装置102A的PCS传输模块226使用的同一数据扰频序列来对数据进行扰频。因此，电子装置102A-B可以执行链路初始化处理，例如，从而使得电子装置102B可以将解扰码器锁定至用于与电子装置102A上行链路的扰码器状态的适当的值。在主题***中，链路初始化是两个阶段的处理：第一阶，其为半双工阶段，在该阶段期间，只有初级电子装置102A传输符号，而次级电子装置102B执行极性检测；第二阶段，其为全双工阶段，在该阶段期间，当初级电子装置102A和次级电子装置102B传输信号时，由次级电子装置102B执行任何的极性校正。主题***的链路初始化处理在下文中将参照图5至图7进行进一步的讨论。

PMA模块228可以执行一个或多个功能以有助于不破坏数据传输，诸如调适均衡化、回波和/或串扰消除、自动增益控制（AGC）等。MDI230可以提供从PHY模块220至用来承载传输的物理介质（例如，传输线108）的接口。在一个或多个实施方式中，MAC模块210、PHY模块220以及MDI230中的一个或多个，或它们的一个或多个部分可以以软件（子程序或代码）的方式实施。在一个或多个实施方式中，MAC模块210、PHY模块220以及MDI230中的一个或多个，或它们的一个或多个部分可以以硬件（特定用途集成电路（ASIC）、场可编程门阵列（FPGA）、可编程逻辑器件（PLD）、控制器、状态机、门逻辑、离散硬件组件或任何其他的适当的装置）的方式实施和/或两者的组合。

图3示出了根据一个或多个实施方式可以实施极性检测***的示例电子装置102A的示例物理编码子层（PCS）传输模块226，并非所有描述的组件均是必需的，并且一个或多个实施方式可包括未在图中示出的另外的组件。在不背离本文中所阐述的权利要求的精神和范围的前提下，可进行布置及组件的类型的变形。可提供另外的组件、不同的组件或较少的组件。

示例电子装置102A可包括PCS模块222和PMA模块228（例：全部来自PHY模块220）以及MAC模块210。该PCS模块可包括PCS传输模块226和PCS接收模块（未示出）。该PCS传输模块226可包括线性反馈移位寄存器（LFSR）模块302，数据扰频码生成器304，扰频码生成器306、数据扰码器308、位至符号映射器310以及极性校正器312。在一个或多个实施方式中，该PCS传输模块226可包括另外的模块（未示出），诸如处理器、控制器、标志号扰频码生成器、标志号扰频半位元组生成器、符号标志号扰码器、回旋编码器或者其他可使PCS传输模块226的操作便利的其他模块。

在操作中，LFSR模块302至少基于电子装置102A是否作为初级装置（例如：主装置）或次级装置（例如：从装置）操作选择扰码器生成多项式。如前所述，任一电子装置102A-C可以作为主装置或次级装置操作，并且这样的指示指的是提供用于初始化的时钟源的电子装置。如果该电子装置102A作为初级装置操作，则LSFR模块302利用多项式g_m（x）=1+x¹³+x³³（式子1）。如果电子装置102A作为次级装置操作，则LFSR模块302利用多项式G_S（x）=1+x²⁰+x³³（式子2）。下面参照图8进一步论述由LFSR模块302所使用的多项式。

在PCS复位上可复位LFSR模块302，例如：启动链路初始化的开始，并且LFSR模块302的初始值可以是除了全零之外的任意值。该LFSR模块302可产生一个扰频序列Scr_n[32：0]并且可将扰频序列提供给数据扰频码生成器304。下标“n”可表示建立不同的符号期间之间的时间关系的时间索引。数据扰码字生成器304可使用LFSR模块302输出SCRN[32：0]以产生扰码器字，例如，Sy_n的[2：0]。在一个或多个实施方式中，数据扰码字生成器304可产生的Sy_n[2：0]的位（⊕表示一个异或（XOR）逻辑运算），如下所示：

Sy_n[0]=Scr_n[0]

Sy_n[1]=g(Scr_n[0])=Scr_n[3]⊕Scr_n[8]   (式子3)

Sy_n[2]=g²(Scr_n[0])=Scr_n[6]⊕Scr_n[16]

数据扰频码生成器304将Sy_n[2：0]提供给扰频位生成器306。扰频位生成器306使用Sy_n[2：0]和一个或多个其他信号，诸如tx_mode（传输模式），tx_enable（传输使能）以产生Sc_n[2：0]。该tx_mode信号可指示是否传输模块226在传输训练符号（例如：空闲（SEND_I）、在传输零（SEND_Z）或者在传输空闲/数据符号（SEND_N）。tx_enable信号可指示的发生数据传输（当断言时）或未发生数据传输（当未断言时）。在一个或多个实施方式中，扰频位生成器306产生Sc_n[2：0]的位如下：

${\mathrm{Sc}}_n[2:1]=\left[\begin{array}{cc}\left[\begin{array}{cc}0& 0\end{array}\right]& \mathrm{if}(\mathrm{tx}\_\mathrm{mode}=\mathrm{SEND}\_Z)\\ S{y}_n[2:1]& \mathrm{else}\end{array}\right.$

       （式子4）

${\mathrm{Sc}}_n\left[0\right]=\left[\begin{array}{cc}0& \mathrm{if}(\mathrm{tx}\_\mathrm{mode}=\mathrm{SEND}\_Z)\\ {\mathrm{Sy}}_n\left[0\right]& \mathrm{else}\end{array}\right.$

扰频位生成器306将SC_n[2：0]提供给数据扰码器308。数据扰码器308使用例如从MAC模块210接收到的Sc_n[2：0]以消除传输数据tx_datan[2：0]的相关性，并产生空闲和训练符号。数据扰码器308从scrambler bit generator306的输出Sc_n[2:0]以及tx_datan[2:0]产生Sdn[2:0]（在4B3B转换或任何其他的转换之后）。在一个或多个实施方式中，数据加扰器308可产生Sd_n[2:0]如下：

${\mathrm{Sd}}_n\left[2\right]=\left[\begin{array}{cc}{\mathrm{Sc}}_n\left[2\right]\⊕\mathrm{tx}\_{\mathrm{data}}_n\left[2\right]& \mathrm{if}(\mathrm{tx}\_{\mathrm{enable}}_{n-3}=1)\\ {\mathrm{Sc}}_n\left[2\right]\⊕1& \mathrm{elseif}(\mathrm{loc}\_\mathrm{rcvr}\_\mathrm{status}=\mathrm{OK})\\ {\mathrm{Sc}}_n\left[2\right]& \mathrm{else}\end{array}\right.$

5

    (式子5）

${\mathrm{Sd}}_n[1:0]=\left[\begin{array}{cc}{\mathrm{Sc}}_n[1:0]\⊕\mathrm{tx}\_{\mathrm{data}}_n[1:0]& \mathrm{if}(\mathrm{tx}\_{\mathrm{enable}}_{n-3}=1)\\ {\mathrm{Sc}}_n[1:0]& \mathrm{else}\end{array}\right.$

在一个或多个实施方式中，在链路初始化过程的半双工阶段，变量loc_rcvr_status可以是被设置为零、假、或否的握手信号。

该数据扰码器308将Sd_n[2：0]提供至位至符号映射310。该位至符号映射310使用Sd_n[2:0]的位以产生三元矢量（TA_n，TB_n）。在一个或多个实施方式中，在链路初始化处理的半双工阶段，位至符号映射器310可使用下面的表1中指示的用于训练的空闲符号映射以从Sd_n[2：0]的位产生三元矢量（TA_n，TB_n）。

Sdn[2:0]	三元A	三元B
			0	-1	0
1	0	1
			2	-1	1
3	0	1
			用于SSD/ESD	0	0
4	1	0
			5	0	-1
6	1	-1
			7	0	-1

表1：训练中的空闲符号映射

位至符号映射310将TA_n，TB_n提供给极性校正器312。当电子装置102A的作为次级装置操作时，极性校正器312确定是否先前检测到的极性被反转，如参照图4和图5下面进一步所论述的，例如，当被检测到的极性被反转时，电子装置102A可以设置位。如果电子装置102A作为次级装置操作，并且先前检测到极性被反转，则极性校正器312反转TA_n的标志号、TB_n的标志号以产生TA’_n，TB’_n。如果电子装置102A被作为次级装置操作，并且先前未检测到的极性反转，则极性校正器312不改变TA_n，TB_n的标志号，并且因此极性校正器312的输出TA’_n，TB’_n与TA_n，TB_n相同。类似地，如果电子装置102A被作为初级装置操作，极性校正312不改变TA_n，TB_n的标志号，（因为当接收到相应的RB_n的相应的RA_n，RB_n符号时将由次级装置执行极性校正），并且因此极性校正312的输出TA’_n，TB’_n与TA_n，TB_n相同。极性校正器312将TA’_n，TB’_n提供给用于进一步处理的PMA模块228以及例如经由MDI230的后续的传输。

图4示出根据一个或多个实施方式可以实施极性检测***的示例电子装置102B的示例物理编码子层（PCS）接收模块224。并非所有描述的组件均是必需的，然而，并且一个或多个实施方式可包括未在图中示出的另外的组件。在不背离本文中所阐述的权利要求的精神和范围的前提下，可进行布置及组件的类型的变形。可提供另外的组件、不同的组件或较少的组件。

电子装置102B包括MAC模块210、PCS模块222以及PMA模块228。PCS模块222包括PCS接收模块22和PCS传输模块（未示出）。该PCS接收模块224可包括LFSR模块402、数据解扰码生成器404、解扰位生成器406、数据解扰器412、极性校正器408以及符号至位映射器410。在一个或多个实施方式中，PCS接收模块224可包括另外的模块（未示出），诸如处理器、控制器或可便于PCS接收模块224操作任意其他模块。

在操作中，电子装置102B的PCS接收模块224的LFSR的模块402至少基于传输电子装置（例如：电子装置102A）作为初级装置操作（例如：主装置）或者次级装置（例如：从装置）选择的扰码生成多项式。如先前所述，任一电子装置102A-C可作为主装置或次级装置操作，并且这种指示指出提供用于初始化的时钟源的电子装置102A。如果传输电子装置102A作为初级装置操作，电子装置102B的PCS接收模块224的LFSR模块402利用多项式方程g_m（x）=1+x¹³+x³³（式子1）。如果电子装置102A作为次级装置操作，电子装置102B的PCS接收模块224的LFSR模块402利用多项式方程G_S（x）=1+x²⁰+X³³（式子2）。下面参照图8进一步论述由LFSR模块40中所使用的多项式方程。

如上述分别参照PCS传输模块226的LFSR模块302、数据扰码字生成器304以及位发生扰码器306所论述的，LFSR模块402、数据解扰器的字生成器404、以及PCS接收模块224的解扰器比特生成器406可以以相同的方式和/或类似的方式操作，在该方式中，当电子装置102B的PCS接收模块224完成了扰频锁处理，则电子装置102B的PCS接收模块224能够产生与电子装置102A的PCS传输模块226相同的扰频序列。

在操作中，PMA模块228将已处理的接收符号RA_n，RB_n提供给PCS接收模块224的极性校正器408。如果电子装置102B作为次级装置操作，并且先前检测到极性被反转，则极性校正器408将RA_n，RB_n的标志号反转以产生RA’_n，RB’_n。如果电子装置102B作为次级装置操作，并且先前未检测到的极性被反转，则极性校正器408不改变RA_n，RB_n的标志号，并且因此极性校正器408的输出RA’_n，RB’_n与RA_n，RB_n相同，类似地，如果电子装置102B作为初级装置操作，则极性校正器408不改变RA_n，RB_n的标志号（因为当传输相应的TA_n，TB_n符号时由次级装置执行极性校正），并且因此极性校正408的输出RA’_n，RB’_n等于RA_n,RB_n。极性校正器408将RA’_n，RB’_n提供给符号至位映射器410。

符号至位映射器410基于映射表将三元矢量(RA’n,RB’n)映射至Sd_n[：0]的位。在一个或多个实施方式中，在链路初始化的半双工阶段，符号至位映射器410可使用上述表1中所指示用于训练的空闲符号映射以将三元矢量(RA’_n，RB’_n)映射至Sd_n[2：0]的位。然后，利用由解扰器位生成器提供的位Sc_n[2：0]将提供给数据解扰器412的Sd_n[2:0]的位解码以产生rx_datan[2:0]的位，数据解扰器412可通过数据扰码器308执行XOR操作的反转，例如：当考虑任一握手信号、或任意其他信号、混乱位中的解码（例如上述在式子5中所列出的）时，通过在Sd_n[2:0]与Sc_n[2:0]上执行XOR操作。然后，为进一步的处理将rx_datan[2：0]的混乱位提供给MAC模块210。

在链路初始化的半双工阶段，如果电子装置102B作为次级装置操作，并且电子装置102A被作为初级装置操作，则次级电子装置102B执行扰码器锁定处理以锁定由次级电子装置102B的数据解扰器412所使用的数据扰频序列，由初级电子装置102A的数据扰码器308所使用数据扰频序列。初级电子装置102A可启动PCS传输模块226的LFSR模块302，并且可开始传输训练符号，例如：如上述表1的训练符号序列中所示。因此，初级电子装置102A可传输符号TA_n，TB_n（没有应用极性校正），假设没有变坏，其应该与通过次级电子装置102B所接收到的符号RA_n，RB_n相同。

如上述的式子3-式子5中所示，当初级电子装置102A传输训练符号时，通过初级电子装置102A产生的位适于Scr_n[0]=Sy_n[0]=Sc_n[0]=Sd_n[0]，如上图表1中所指出的，当Sd_n[0]等于0，TA_n等于+1或者-1；否则，TA_n等于0。因此，通过初级电子装置102A的数据扰码器308产生的第一位能够通基于RA_n的值（其应等于TA_n）通过次级电子装置解码。然后，解码位能够反馈至次级电子装置102B的LFSR模块402的移位寄存器以完成稳定状态的获取。一旦完成了稳定状态的获取，对于每一个符号周期，通过次级电子装置102B的LFSR模块402产生的Scr_n[0]的位能够被用作参考位以与从初级电子装置102A所接收的已处理的RA_n相比较。在某个时间段内连续一致指示次级电子装置102B的LFSR模块402已锁定至初级电子装置102A的LFSR模块302，并且因此次级电子装置102B的数据解扰器412已锁定至初级电子装置102A的数据扰码器308。

然而，如果所接收的符号的极性被反转，则次级电子装置102B的数据解扰器412在某个时间段内不能够锁定至初级电子装置102A的数据扰码器308。因此，如果数据解扰器412在某个时间段内不能锁定至数据扰码器308，电子装置102B的极性校正器408可反转所接收到的符号的极性并且重新尝试，例如：重启、将次级电子装置102B的数据解扰器412锁定至初级电子装置102A的数据扰码器308的处理。如果电子装置102B的数据解扰器412在某个时间段内仍不能锁定至电子装置102A的数据扰码器308，那么会认为RA_n，RB_n.的边界错误。因此，电子装置102B可为RA_n，RB_n使用不同的边界并且重新尝试，例如：重启、将电子装置102B的数据解扰器412锁定至电子装置102A的数据扰码器308。因为存在两种可能的极性和两种可能的边界，故次级电子装置102B可通过每个可能轮流循环，例如：以递归处理的方式，直至在所接收的符号与所推导出的符号之间达到了在某个时间段内相一致。

如果在扰码器锁定处理期间次级电子装置102B确定极性被反转，则电子装置102B改变任何后续接收的信号(RA_n，RB_n)以及任何后续发送的信号(TA_n，TB_n)的极性（例如标志号）。因此，当次级电子装置102B通过初级电子装置102A启动链路初始化过程的全双工阶段时，观察到极性不反转，例如：抵消。因此，能够通过独立于编码方案的次级电子装置102B的PCS接收模块224执行极性检测，该编码方案通过初级电子装置102A的PCS传输模块226被用于将握手信号和/或其他信号编码。

因为当发生扰码器锁定处理时，电子装置102A-B操作在初始化处理的半双工阶段中，诸如被用于确定上述式子5中的Sd_n[0]的rem_rcvr_status或loc_rcvr_status的任一握手信号均被设定为零、假或不可以，其通过电子装置102A-B两者可预先得知。在这个方式中，对应于信号的变量能够从上述式子中有效地去除，从而减少确定校正极性和/或校正边界的复杂性。然而，如果握手信号的值是未知的，则搜索空间会不得不以2ⁿ扩大，具有的n是握手信号的数量。例如，如果loc_rcvr_status的值未知，那么搜索空间不得不扩大，以对于除了两个可能的极性和两个可能的边界之外导致共八种可能的loc_rcvr_status的可能的值（例如：0或者1）计算。下面将参照图9进一步论述通过握手信号增加的搜索复杂性。

图5示出了实施根据本发明的一个或多个实施方式的极性检测***的实例次级电子装置102B的实例处理的流程框图。为了说明，在本文中参考图1的电子装置102A-B来描述实例处理500；然而，实例处理500不限于图1的电子装置102A-B，并且实例处理500可以由一个或多个电子装置102A-B的一个或多个组件执行，诸如电子装置102B的PCS接收模块224和电子装置102A的PCS发送模块226。进一步为了解释的目的，实例处理500的各个块在本文中串行或直线地发生。然而，实例处理500的多个块可以并行发生。另外，需要以示出的顺序执行实例处理500的各个块和/或不需要执行实例处理500的一个或多个块。

次级电子装置102B在链路初始化处理的半双工阶段期间通过一个或多个双绞线从初级电子装置102A接收符号RA_n，RB_n（502）。由于链路初始化阶段是半双工的，次级电子装置102B可以在半双工阶段不将任何信号发送至初级电子装置102A。此外，初级电子装置102A可以将在接收的符号RA_n，RB_n中编码的任何握手信号设置为例如假，并且次级电子装置102B可以预期在接收的符号RA_n，RB_n中编码的任何握手信号以被设置为例如假。次级电子装置102B至少基于RA_n对初级电子装置102A的PCS发送模块226的数据饶频器308的Scrn[0]进行解码（504）。例如，如上文表格1所表示的，当Sdn[0]等于0时，RA_n等于+1或-1；否则RA_n等于0。

次级电子装置102B将初级电子装置102A的数据扰码器308馈送至次级电子装置102B的PCS接收模块224的LFSR模块402的移位寄存器LFSR（506）。次级电子装置102B针对后续的符号周期将由LFSR模块402产生的Scr_n[0]与所接收的RA_n比较(508)。次级电子装置102B确定次级电子装置102B的PCS接收模块224的数据解扰码器412是否已被锁至初级电子装置102A的PCS发送模块226的数据扰码器308（510）。在一个或多个实施方式中，次级电子装置102B可以至少基于连续的一致性是否在时间的阈值量（诸如符号周期的阈值数目）内在由LFSR模块402和接收的RA_n之间实现，来确定数据解扰码器412已经被锁定。

如果次级电子装置102B确定数据解扰码器412以及被锁，则次级电子装置102B调节RA_n，RB_n的符号边界，或者次级电子装置102B使RA_n，RB_n的极性反转，并且使数据解扰码器412重复锁处理（512）。次级电子装置102B可以试图使用不同的符号边界和极性结合锁住数据解扰码器412，直到数据解扰码器412可以被锁住（510）。

一旦数据解扰码器412被锁住（510），次级电子装置102B确定为了锁住数据解扰码器412接收的信号的极性是否被反转（514）。如果极性被反转（514），次级电子装置102B使任何后续从初级电子装置102A接收的信号的标志号反转（516）并且使任何后续发送至初级电子装置102A的信号的标志号反转（518）。以此方式，次级电子装置102B可以代表两个电子装置102A-B校正极性。在一个或多个实施方式中，次级电子装置102B可以构造次级电子装置102B的PCS接收模块224的极性校正器408以使从初级电子装置102A后续接收的任何信号的标志号反转。相似地，次级电子装置102B可以构造次级电子装置102B的PCS发送模块226的极性校正器312以使后续发送到初级电子装置102A的任何信号的标志号反转。次级电子装置102B可以例如通过将数据发送至初级电子装置102A启动链路初始化处理的全双工阶段（520）。

图6示出了实例初级电子装置102A的实例处理600的流程框图，该实例初级电子装置与实施根据一个或多个实施方式的极性检测***相通信。为了解释的目的，在本文中参考图1的电子装置102A-B描述实例处理600；然而，实例处理600不限于图1的电子装置102A-B，并且实例处理600可以由一个或多个电子装置102A-B的一个或多个组件来执行，例如，电子装置102B的PCS接收模块224和电子装置102A的PCS发送模块226。进一步为了解释的目的，实例处理600的各个块在本文中如串行或直线地发生那样被描述。然而，实例处理600的多个块可以并行发生。另外，实例处理600的各个块不需要以示出的顺序执行和/或不需要执行实例处理600的一个或多个块。

初级电子装置102A在链路初始化处理的半双工阶段将时钟源和空符号（例如序列符号）发送至次级电子装置102B（602）。由于链路初始化阶段为半双工，初级电子装置102A可以从次级电子装置102B不接收任何信号。此外，初级电子装置102A可以将在发送的符号TA_n，TB_n中编码的任何握手信号设置为例如假，并且次级电子装置102B可以预期在接收的符号RA_n,RB_n中编码的任何握手信号以被设置为例如假。如果用于接收信号的一个或多个双绞线的极性被反转，则次级电子装置102B在半双工链路初始化阶段执行极性校正，而不将任何链路初始化信息发送至初级电子装置102A。

在半双工链路初始化阶段完成时，初级电子装置102A可以从次级电子装置102B接收指示链路初始化的全双工阶段开始的符号（604）。初级电子装置102A与次级电子装置102B相结合执行链路初始化的全双工阶段（606）。在全双工链路初始化阶段，初级电子装置102A可以从次级电子装置102B在一个或多个双绞线上接收链路初始化信息，诸如握手信号，并且将链路初始化信息发送至次级电子装置102B。由于在半双工链路初始化阶段由次级电子装置102B执行任何极性校正，则极性校正不需要在全双工链路初始化阶段被初级电子装置102A解决。

图7示出了根据一个或多个实施方式的极性检测***的时序图700。然而，可以不需要所有的所描述的组件，一个或多个实施方式可以包括图中未示出的额外组件。在不背离本文中所阐述的权利要求的精神或范围的情况下可进行组件的配置和类型的改变。可以设置额外的组件，不同的组件或很少的组件。

在时序图700中，初级电子装置102A在链路初始化的半双工阶段将具有被设置为例如假的任何编码握手信号的空符号发送至次级电子装置102B（702）。次级电子装置102B根据需要在链路初始化处理的半双工阶段期间执行扰码器锁定和极性校正，次级电子装置102B根据需要通过将例如包括编码握手信号和校正极性的符号发送至初级电子装置102A而启动链路初始化处理的全双工阶段（704），并且可以在链路初始化处理的全双工阶段期间继续将符号发送至初级电子装置102A。初级电子装置102A在链路初始化处理的全双工阶段将例如包括编码握手信号的符号发送至次级电子装置102B（706）。

图8示出了实例电子装置102B的实例物理编码子层（PCS）接收模块224的实例线性反馈移位寄存器（LFSR）模块402，该实例电子装置可以实施根据一个或多个实施方式的极性检测***。然而，可以不需要所有所描述的组件，并且一个或多个实施方式可以包括图中未示出的额外组件。在不背离本文中所阐述的权利要求的精神或范围的情况下可进行组件的配置和类型的改变。可以设置额外的组件，不同的组件或很少的组件。

LFSR模块402可以用在实施多项式g_m(x)=1+x¹³+x³³的初级装置LFSR802，或实施多项式g_s(x)=1+x²⁰+x³³的次级装置LFSR804。因此，初级装置LFSR802包括第十三个移位寄存器Scr_n[12]和第三十三个移位寄存器Scr_n[32]处的抽头（tap），并且次级装置LFSR804包括第二十个移位寄存器Scr_n[19]和第三十三个移位寄存器Scr_n[32]处的抽头。在一个或多个实施方式中，电子装置102B的PCS发送模块226的LFSR模块302可以以相同或相似模式操作。

图9示出了根据一个或多个实施方式的极性检测***的实例极性信息表900。然而，可以不需要所有的所描述的组件，一个或多个实施方式可以包括图中未示出的额外组件。在不背离本文中所阐述的权利要求的精神或范围的情况下可进行组件的配置和类型的改变。可以设置额外的组件，不同的组件或很少的组件。

如实例极性信息表900所示，如果loc_rcvr_status的握手信号部被设置为假（或不是OK），或被设置为由次级电子装置102B提前已知的值。次级电子装置102B不能够在接收的信号要被反转的极性之间区别，例如A（pol=1）和B（pol=1），并且loc_rcvr_status被设置为真（或OK）。换句话说，由于当loc_rcvr_status被设置为OK时，Sd_n[2]的位从1跳至0或从0跳至1，并且由于次级电子装置102B不知道loc_rcvr_status的值，次级电子装置102B可能不能够确定接收的信号的极性是否被反转或loc_rcvr_status的值是否被设置为真（或OK）。

图10概念性地示出了利用其可以实施主题技术的实施方式的电子***1000。电子***1000例如可以是或可以耦接至电力***、底盘***、远程信息处理***、娱乐***、照相机***、传感器***（诸如车道偏离***）、诊断***、网关设备、机顶盒、桌面计算机、膝上型计算机、平板计算机、服务器、交换机、路由器、基站、收发器、电话、个人数字助理（PDA）或通常通过网络传输信号的任何电子设备。电子***1000可以是网络设备110和/或一个或多个电子设备102A-C和/或可以是它们的一部分。这类电子***包括各种类型的计算机可读介质以及用于各种其他类型的计算机可读介质的接口。电子装置1000包括总线1008、一个或多个处理器1012、***内存1004或缓冲器、只读存储器（ROM）1010、永久存储设备1002、输出设备接口1014、输出设备接口1006以及一个或多个网络接口1016或它们的子集和变形。

总线1008总体地表示可通信地连接电子***1000的大量内部设备的所有***、***设备以及芯片集总线。在一个或多个实施方式中，总线1008可通信地将一个或多个处理器1012与ROM1010、***内存1004以及永久存储设备1002连接。为了执行主题公开的过程，一个或多个处理器1012从这些不同存储器单元中取回用于执行的指令和用于处理的数据。在不同的实施方式中，一个或多个处理器1012可以是单个处理器或多核处理器。

ROM1010存储一个或多个处理器1012以及电子***1000的其他模块所需要的静态数据和指令。另一方面，永久存储设备1002可以是读写存储设备。永久存储设备1002可以是非易失性存储单元（即使当电子***1000关闭时，其存储指令和数据）。在一个或多个实施方式中，大容量存储设备（诸如磁或光盘以及它的相应硬盘驱动）可以被用作永久存储设备1002。

在一个或多个实施方式中，可移除的存储设备（诸如软盘、闪存驱动以及它的相应硬盘驱动）可以被用作永久存储设备1002。如永久存储设备1002，***内存1004可以是读写存储设备。然而，与永久存储设备1002不同，***内存1004可以是易失性的读写存储器，诸如随机存取存储器。***内存1004可以存储一个或多个处理器在运行期间可能需要的任何指令和数据。在一个或多个实施方式中，主题公开的处理存储在***内存1004、永久存储设备1002和/或ROM1010中。为了执行一个或多个实施方式的处理，一个或多个处理器1012从这些不同的存储单元中取回用于执行的指令以及用于处理的数据。

总线1008还连接至输入和输出设备接口1014和1016。输入设备接口1014使用户能够向电子***1000传递信息以及为电子***1000选择指令。可以与输入设备接口1014一起使用的输入设备可包括例如字母数字键盘和指点设备（也称为“光标控制设备”）。输出设备接口1006例如可以实现由电子***1000产生的图像的显示。可以与输出设备接口一起使用的输出设备可以包括例如打印机和显示设备（诸如液晶显示器（LCD）、发光二极管（LED）显示器、有机发光二极管（OLED）显示器、柔性显示器、平板显示器、固态显示器、投影机）或用于输出信息的任何其他设备。一个或多个实施方式可包括既用作输入设备又用作输出设备的设备，诸如触摸屏。在这些实施方式中，提供给用户的反馈可以是感官反馈的任何形式，诸如视觉反馈、听觉反馈或触觉反馈，并且可以任何形式（包括声音、语音或触觉输入）接收来自用户的输入。

如图10所示，总线1008还通过一个或多个网络接口1016将电子***1000耦接至一个或多个网络（未示出）、一个或多个电子设备102A-C和/或网络设备110。一个或多个网络接口可包括以太网接口、WiFi接口、多媒体同轴电缆联盟（MoCA）接口、介质独立接口（MII）、简化的千兆媒体独立接口（RGMII，reduced gigabit media independent interface）或通常用于连接至网络的任何接口。一个或多个网络接口1016可包括或可耦接至物理层模块，诸如PHY模块220。以这种方式，电子***1000可以是诸如，因特网的一个或多个计算机网络（诸如局域网（“LAN”）、广域网（WLAN）或企业内部网络或网络的网络）的一部分。电子***1000的任何或全部部件可以结合于主题公开来使用。

使用编码一个或多个指令的有形计算机可读存储介质（或多个一个或多个类似的有形计算机可读存储介质）可以部分地或全部地实现在本公开范围内的实施方式。有形计算机可读存储介质也可本质上是非瞬时性的。

计算机可读存储介质可以是可由通用或专用计算设备（其包括能够执行指令的任何处理电子器件和/或处理电路）读取、写入或不然访问的任何的存储介质。例如，但不限于，计算机可读介质可包括任何易失性的半导体存储器，诸如，RAM、DRAM、SRAM、T-RAM、Z-RAM以及TTRAM。计算机可读介质还可包括任何非易失性的半导体存储器，诸如，ROM、PROM、EPROM、EEPROM、NVRAM、闪存、nvSRAM、FeRAM、FeTRAM、MRAM、PRAM、CBRAM、SONOS、RRAM、NRAM、赛道存储器、FJG以及Millipede存储器。

此外，计算机可读存储介质可包括任何非半导体存储器，诸如光盘存储器、磁盘存储器、磁带、其它磁存储设备或能够存储一个或多个指令的任何其它介质。在某些实施方式中，有形计算机可读存储介质可以直接耦接至计算设备，而在其他实施方式中，有形计算机可读存储介质可以间接耦接至计算设备，例如，经由一个或多个有线连接、一个或多个无线连接或其任意组合。

可以直接执行指令或可以将指令用于开发可执行的指令。例如，指令可以被实现为可执行的或不可执行的机器代码或被实现为可被编译生成可执行的或不可执行的机器代码的属于高级语言的指令。此外，指令也可被实现为或可包括数据。计算机可执行的指令也可以任何形式（包括例程、子例程、程序、数据结构、对象、模块、应用程序、小程序、功能等）来组织。如本领域技术人员所认可的，细节包括但不限于，在不改变本质的逻辑、功能、处理和输出的前提下，指令的数量、结构、顺序以及组织可以明显不同。

尽管上述讨论主要涉及运行软件的微处理器或多核处理器，但一个或多个实施方式是通过一个或多个集成电路（诸如，专用集成电路（ASIC）或现场可编程门阵列（FPGA））执行的。在一个或多个实施方式中，这类集成电路执行存储在电路本身的指令。

本领域技术人员将会理解，各种示出的方框、模块、元件、部件、方法以及本文描述的算法可以实施为电子硬件、计算机软件或二者的组合。为了示出硬件和软件的可交换性，上面已经一般地以它们的功能性的形式描述了各种示出的方块、模块、元件、部件、方法以及算法。这类功能是实施为硬件还是软件取决于特定应用以及施加于整个***的设计约束。技术人员可以针对每个特定应用以不同的方式实施所描述的功能。在不偏离主题技术的范围的前提下，可以完全不同地布置（例如，以不同的顺序布置或以不同的方式划分）各种部件和方块。

应理解，在公开的过程中的方块的任何特定的顺序或分层是实例方法的说明。基于设计参数，应理解，在过程中的方块的特定顺序或分层可以重新布置或执行所有示出的方块。可以同步地执行任何方块。在一个或多个实施方式中，多任务和并行处理可以是有利的。而且，在上述实施方式中的各种***部件的划分不应当被理解为在所有的实施方式中都需要这样的划分，并且应当理解所描述的程序部件和***通常可以一起集成在单个软件产品或封装在多个软件产品中。

如在本申请的该说明书和任何权利要求中使用的，术语“基站”、“收发器”、“计算机”、“服务器”、“处理器”和“存储器”都是指电子或其他技术设备。这些术语排除人和人群。为了说明的目的，术语“显示”或“显示”是指在电子装置上的显示。

如本文使用的，一系列术语（具有分开任何术语的术语“和”或“或”）之前的短语“其中的至少一个”修改作为整体的列表而不是列表的每个成员（即，每个术语）。短语“其中至少一个”不需要选择列出的每个术语的至少一个，而是该短语允许包括术语任何一个的至少一个和/或术语的任何组合的至少一个和/或术语的每个的至少一个的含义。通过举例，短语“A、B和C的至少一个”或“A、B或C的至少一个”各自是指只有A、只有B或只有C，A、B和C的任意组合，和/或A、B和C的至少一个。

谓词“配置为”、“可操作为”和“编程为”不是指主题的任何特定的有形的或无形的修改，而是意在互换地使用。在一个或多个实施方式中，配置为监控和控制操作或部件的处理器也可意味着处理器被编程为监控和控制操作或处理器可操作为监控和控制操作。类似地，配置为执行代码的处理器可以被解释为被编程为执行代码或可操作为执行代码的处理器。

诸如方面、该方面、另一个方面、某些方面、一个或多个方面、实施方式、该实施方式、另一个实施方式、某些实施方式、一个或多个实施方式、实施例、该实施例、另一个实施例、某些实施例、一个或多个实施例、配置、该配置、另一种配置、某些配置、一个或多个配置、主题技术、公开、本公开、它们的其他变形等的术语是为了方便，并且不是指关于这些术语的公开对于主题技术是必不可少的或该种公开适用于主题技术的所有配置。关于这些术语的公开可以适用于所有的配置或一个或多个配置。关于这些术语的公开可以提供一个或多个实例。诸如方面或某些方面的术语可以指一个或多个方面，反之亦然，并且这也同样适用于前述的术语。

本文中使用词语“示例性”是指“用作示例、实例或说明”。本文中作为“示例性”或作为“实例”描述的任何实施方式不需要解释为相对其他实施方式是优选的或有利的。此外，到术语“包括”、“具有”等被用于权利要求的描述中的程度，这类术语意在以类似于术语“包含”（由于“包含”在被作为权利要求中的过渡词语而采用时被解译）的方式包含的。

对贯穿本公开描述的各个方面的元件的所有结构性或功能性等价物（其对本领域技术人员来说是已知的或之后会知道的）清楚地结合于本文中以供参考，并且意在由权利要求来覆盖。而且，不管该类公开是否在权利要求中清楚地描述，本文公开的内容不旨在专注于公众。不在35U.S.C.§112第六段解释任何权利要求元件，除非明确地使用短语“用于…的装置”描述该元件，或如果是方法权利要求，使用短语“用于…的步骤”描述该元件。

提供前面的描述是为了使得本领域技术人员能够实施本文描述的各个方面。对这些方面的各种变形对本领域技术人员来说将是显而易见的，并且本文定义的一般原理可以适用于其他方面。因此，权利要求不旨在被限制为本文所示出的方面，而是应被赋予与语言权利要求一致的全部范围，其中，以单数形式对元件的引用不旨在表示“一个并且只有一个”（除非特别声明），而是指“一个或多个”。除非特别声明，否则术语“某些”是指一个或多个。男性中的代名词（例如，他的）包括女性和中性（例如，她的和它的），反之亦然。标题和副标题（如果有的话）只是为了方便，并不限制主题公开。

Claims (10)

1.一种用于极性检测的方法，所述方法包括：

在链路初始化的半双工阶段通过次级装置接收来自初级装置的第一信号和第二信号；

在所述链路初始化的所述半双工阶段确定所述第一信号的第一极性和所述第二信号的第二极性是否被反转；以及

当所述第一信号的第一极性和所述第二信号的第二极性被反转时，由所述次级装置将后续从所述初级装置接收的信号以及后续发送至所述初级装置的信号的极性反转。

2.根据权利要求1所述的方法，其中，由所述第一信号和所述第二信号编码的握手信号被设定为假。

3.根据权利要求2所述的方法，其中，在所述链路初始化的所述半双工阶段确定所述第一信号的第一极性和所述第二信号的第二极性是否被反转进一步包括在所述链路初始化的所述半双工阶段并且至少基于所述握手信号确定所述第一信号的第一极性和所述第二信号的第二极性是否被反转。

4.根据权利要求1所述的方法，进一步包括：

至少基于所述第一信号的第一极性和所述第二信号的第二极性是否被反转来确定第三信号的第三极性和第四信号的第四极性是否被反转；以及

通过将所述第三信号和所述第四信号发送至所述初级装置来启动所述链路初始化的全双工阶段。

5.根据权利要求4所述的方法，进一步包括：

从所述初级装置接收第五信号和第六信号；以及

至少基于所述第一信号的第一极性和所述第二信号的第二极性是否被反转来确定所述第五信号的第五极性和所述第六信号的第六极性。

6.根据权利要求1所述的方法，其中，所述次级装置经由单条双绞线能通信地耦接至所述初级装置，所述第一信号通过所述单条双绞线中的第一导线接收，并且所述第二信号通过所述单条双绞线中的第二导线接收。

7.根据权利要求1所述的方法，其中，在所述链路初始化的所述半双工阶段确定所述第一信号的第一极性和所述第二信号的第二极性是否被反转包括：

确定是否能够至少基于所述第一信号的第一极性将所述次级装置的解扰器锁定至所述初级装置的扰码器；以及

当不能至少基于所述第一信号的第一极性锁定所述扰码器时将所述第一极性和所述第二极性反转。

8.根据权利要求7所述的方法，进一步包括：

确定是否能够至少基于所述第一信号的反转后的第一极性将所述次级装置的解扰器锁定至所述初级装置的扰码器；

改变与所述第一信号和所述第二信号相关联的符号边界；以及

确定是否能够至少基于所述第一信号的所述反转后的第一极性和改变后的符号边界将所述次级装置的所述解扰器锁定至所述初级装置的所述扰码器。

9.根据权利要求1所述的方法，进一步包括：

从所述初级装置接收时钟源用于所述链路初始化。

10.一种通信装置，包括：

物理编码子层（PCS）模块，包括：

解扰器，被配置为与另一通信装置的扰码器同步；以及

极性校正器，被配置为将被发送至所述另一通信装置的符号以及从所述另一通信装置接收的符号的极性反转；以及

其中，所述PCS模块被配置为：

从所述另一通信装置接收时钟源用于链路初始化，在半双工链路初始化阶段接收具有第一极性的第一训练符号以及具有第二极性的第二训练符号，反转所述第一极性和所述第二极性，在所述半双工阶段至少基于反转后的与所述第一训练符号相关联的第一极性将所述解扰器同步至所述另一通信装置的所述扰码器，并且配置所述极性校正器以将后续发送至所述另一通信装置的符号以及后续从所述另一通信装置接收的符号反转。

Images