CN103780231B - 实现峰值采样保持的电路结构 - Google Patents

Abstract

本发明涉及一种实现峰值采样保持的电路结构，其中包括峰值采样模块、峰值采样缓冲输出模块、峰值保持模块和峰值保持缓冲输出模块，所述的峰值采样模块包括：采样信号输入缓冲单元、第一采样单元、采样开关、信号清零开关和第二采样单元，信号清零开关用以在清零时钟脉冲的各个周期内对第一采样单元输入到采样信号输入缓冲单元的第一比较端的电压进行清零，清零时钟脉冲与采样时钟脉冲频率相同。采用该种实现峰值采样保持的电路结构，可以实现更加精确的线电压峰值采样和保持，更好地再现输入信号，通过信号清零开关和清零模块的实时清零可以准确得到峰值电压并避免采样电容上的电荷积累，结构简单，应用方便，具有更广泛应用范围。

Description

实现峰值采样保持的电路结构

技术领域

本发明涉及开关电源技术领域，尤其涉及线电压信号峰值采样保持领域，具体是指一种实现峰值采样保持的电路结构。

背景技术

在开关电源***中，AC线电压的大小会影响开关电源正常工作的可靠性，同时也会影响整机性能，在恶劣的AC线电压下工作会使开关电源***寿命和安全无法得到保证。如图1所示为现有技术采样保持电路，包含信号缓冲输入模块100、信号采样模块101、峰值保持模块102、峰值保持缓冲输出模块103。

所述信号缓冲输入模块100对线电压信号进行电压跟随，包含信号输入缓冲器111：

所述信号输入缓冲器111正端接AC线电压输入，负端接输出，输出接采样信号开关112。

所述信号采样模块101采样线电压信号，包含采样信号开关112、采样电容113：

所述采样信号开关112一端接信号输入缓冲器111输出，一端接地；

所述采样电容113正端接采样信号开关112一端和峰值保持开关114一端，负端接地。

所述峰值保持模块对采样电容113采样得到的峰值电压进行保持，包含峰值保持开关114、峰值保持电容115：

所述峰值保持开关114一端接采样电容113正端和采样信号开关112，一端接峰值保持电容115正端和峰值保持输出缓冲器116正端；

所述峰值保持电容115正端接峰值保持开关114和峰值保持输出缓冲器116正端，负端接地。

所述峰值保持缓冲输出模块103对峰值保持电容115峰值信号进行电压跟随，同时增加对负载的驱动能力，包含峰值保持输出缓冲器116：

所述峰值保持输出缓冲器116正端接峰值保持电容115正端和峰值保持开关，负端接输出。

如图2所示为现有技术采样保持电路在AC信号输入下工作时的各点波形：110为AC线电压输入信号；112为控制采样信号开关112的时钟信号；114为控制峰值保持开关114的时钟信号，与采样信号开关112时钟信号相反；117为AC线电压峰值输出信号。

现有技术采样保持电路工作原理：当采样信号开关112控制信号为有效电平时，采样电容113采样输入线电压信号，当峰值保持开关114控制信号为有效电平时，采样电容113对峰值保持电容115充电，保持线电压峰值信号电压，同时峰值保持输出缓冲器116跟随峰值保持电容115电压输出。

现有技术的不足：当峰值保持开关114控制信号为有效电平时，采样电容113对峰值保持电容115充电，采样电容113上的电压在下降，直至采样电容113和峰值保持电容115电压一致时停止下降，此时峰值保持电容上的电压已经不是有效的线电压峰值电压，不能精确得到AC线电压峰值电压；根据图2波形可知，现有技术不能有效的采样AC交流电峰值电压，只能采样AC交流电经过全波整流后的直流峰值电压。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现更加精确的线电压峰值采样和保持、更好地再现输入信号、结构简单、具有更广泛应用范围的实现峰值采样保持的电路结构。

为了实现上述目的，本发明的实现峰值采样保持的电路结构具有如下构成：

该实现峰值采样保持的电路结构，其主要特点是，所述的电路结构包括：

峰值采样模块，用以采样输入信号的各个时间点的峰值电压；

峰值采样缓冲输出模块，用以增强所述的峰值采样模块的采样输出电压的负载驱动能力；

峰值保持模块，用以对所述的峰值采样缓冲输出模块输出的采样峰值电压进行保持；

峰值保持缓冲输出模块，用以增强所述的峰值保持模块的输出电压的负载驱动能力；

所述的峰值采样模块包括：

采样信号输入缓冲单元，用以比较所述的峰值采样缓冲输出模块的输出电压值和所述的采样输入信号的电压值并输出比较结果；

第一采样单元，用以对所述的采样输入信号进行采样并将采样的输入信号输入所述的采样信号输入缓冲单元的第一比较端；

采样开关，用以当采样时钟脉冲为有效电平时控制所述的第一采样单元进行采样，且当采样时钟脉冲为无效电平时断开所述的第一采样单元与采样输入信号的连接；

第一信号清零开关，用以在清零时钟脉冲的各个周期内对所述的第一采样单元输入到所述的采样信号输入缓冲单元的第一比较端的电压进行清零，所述的清零时钟脉冲与采样时钟脉冲频率相同；

第二采样单元，用以当所述的峰值采样缓冲输出模块的电压值低于采样输入信号的电压值时进行采样，所述的第二采样单元与所述的采样信号输入缓冲单元的输出端相连接。

较佳地，所述的电路结构还包括：

清零模块，用以将所述的峰值采样模块输出的上一周期峰值电压进行清零，所述的清零模块连接于所述的峰值采样模块与峰值采样缓冲输出模块之间。

更佳地，所述的实现峰值采样保持的电路结构，其特征在于，所述的清零模块为第二信号清零开关，所述的第二信号清零开关用以将所述的峰值采样模块输出的上一周期峰值电压进行清零。

较佳地，所述的第一采样单元和第二采样单元均为采样电容。

较佳地，所述的采样信号输入缓冲单元为第一运算放大器，所述的第一运算放大器的正向输入端与所述的第一采样单元相连接，所述的第二运算放大器的反向输入端与所述的峰值保持缓冲输出模块的输出端相连接。

更佳地，所述的峰值保持缓冲输出模块为第二运算放大器，所述的第二运算放大器的正向输入端与所述的峰值采样模块的输出端相连接，所述的第二运算放大器的反向输入端与所述的第二运算放大器的输出端相连接，所述的第二运算放大器的输出端还连接所述的峰值保持模块的输入端。

较佳地，所述的峰值保持模块包括峰值保持开关和峰值保持电容，所述的峰值保持开关用以当保持时钟脉冲为有效电平时，控制所述的峰值保持电容进行充电至与所述的峰值采样模块输出的峰值电压相同为止，且当保持时钟脉冲为无效电平时控制所述的峰值保持电容维持当前电压值，所述的峰值保持电容与所述的峰值保持缓冲输出模块的输入端相连接。

较佳地，所述的峰值保持缓冲输出模块为第三运算放大器，所述的第三运算放大器的正向输入端与所述的峰值保持模块的输出端相连接，所述的第三运算放大器的反向输入端与所述的第三运算放大器的输出端相连接。

采用了该发明中的实现峰值采样保持的电路结构，实现了更加精确的线电压峰值采样和保持，更好地再现输入信号，通过信号清零开关和清零模块的实时清零可以准确得到峰值电压并避免采样电容上的电荷积累，结构简单，应用方便，具有更广泛应用范围。

附图说明

图1为现有技术中采样保持电路的结构示意图。

图2为现有技术中采样保持电路工作时各点波形示意图。

图3为本发明的实现峰值采样保持的电路结构示意图。

图4为本发明的实现峰值采样保持的电路结构工作时各点波形示意图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

本发明涉及一种峰值采样保持控制电路，意旨在于解决现有技术的不足，提供一种比较精确的线电压峰值采样保持电路，具体实施根据图3进行详细描述。

如图3所示，本发明电路包含峰值采样模块200、清零模块201、峰值采样缓冲输出模块202、峰值保持模块203、峰值保持缓冲输出模块204。

所述峰值采样模块200采样线电压信号各个点电压，包含采样开关211、采样电容212、采样信号清零开关214、采样信号输入缓冲器215、采样二极管216、采样电容217：

所述采样开关211由时钟控制，采样开关211闭合时采样电容212采样输入信号，同时采样信号输入缓冲器215检测输入信号电压，当输入信号电压大于负端电压时，采样电容217进行采样，当输入信号电压小于负端电压时，采样电容217不进行采样，一个时钟周期内采样信号清零开关214清零一次，采样信号清零开关214时钟信号与采样开关211时钟信号相反；

所述采样开关211一端接输入信号，一端接信号输入缓冲器215正端；

所述采样电容212正端接信号输入缓冲器215正端，负端接地；

所述采样信号清零开关214一端接信号输入缓冲器215正端，一端接地；所述采样信号输入缓冲器215正端接采样开关211输出端，负端接峰值采样输出缓冲器220输出，输出端接采样二极管216阳极；

所述采样二极管216阳极接采样信号输入缓冲器215输出，阴极接采样电容217正端；

所述采样电容217正端接采样二极管216阴极，负端接地。

所述清零模块201在峰值保持缓冲输出模块204完成输出后对上一周期采样信号进行清零，为下一周期采样做好准备，包含采样信号清零开关219：

所述采样信号清零开关219一端接采样电容217正端和峰值采样信号输出缓冲器220正端，一端接地。

所述峰值采样信号缓冲输出模块202跟随采样电容217电压，同时增加峰值采样信号对负载的驱动能力，包含峰值采样信号输出缓冲器220：

所述峰值采样信号输出缓冲器220对峰值采样信号进行电压跟随，正端接采样信号清零开关219一端和采样电容217正端，负端接输出，输出接采样信号输入缓冲器215负端和峰值保持开关222一端。

所述峰值保持模块203对峰值采样信号电压进行保持，包含峰值保持开关222、峰值保持电容223：

所述峰值保持开关222一端接峰值采样信号输出缓冲器220输出和采样信号输入缓冲器215负端，一端接地；

所述峰值保持电容223一端接峰值保持开关222一端和峰值保持输出缓冲器225正端，一端接地。

所述峰值保持缓冲输出模块204对峰值保持信号进行电压跟随同时增加峰值保持信号对负载的驱动能力，包含峰值保持输出缓冲器225：

所述峰值保持输出缓冲器225正端接峰值保持开关222和峰值保持电容223正端，负端接输出。

如图4所示为本发明峰值采样保持电路在AC输入信号下工作时的各点波形：210为AC线电压输入信号；211为采样开关211控制时钟信号，时钟信号频率越高峰值采样精度越高；214为控制采样信号清零开关214的时钟信号，与211时钟信号相反，通过采样信号清零模块的清零作用避免电荷累积，可以准确得到峰值电压；213为采样电容212采样得到的AC线电压输入信号；218为采样电容217采样得到的AC线电压峰值信号；221为AC线电压峰值信号的电压跟随信号；219为完成峰值保持信号输出后，控制采样清零信号开关219的时钟信号，每个AC线电压周期完成一次；222为控制峰值保持开关222的时钟信号；224为峰值保持电容保持的AC线电压峰值信号；226为AC线电压峰值输出信号。

本发明的峰值采样保持电路工作原理：当采样开关211控制信号为有效电平时，采样电容212采样AC线电压输入信号电压，得到的电压与峰值采样信号输出缓冲器220输出电压进行比较，若为高，采样电容217采样AC线电压输入信号电压，若为低，采样电容217不进行采样，采样信号输出缓冲器220输出与采样信号输入缓冲器215构成的闭环***能使采样得到的峰值电压精度都到保证。当峰值保持开关控制信号为有效电平时，采样信号输出缓冲器220对采样保持电容223充电直到与采样电容217电压一致为止，同时峰值保持输出缓冲器225对保持电容223上的电压进行电压跟随，完成峰值输出后对采样电容217进行清零动作，一个AC线电压周期完成一次峰值保持输出和采样电容217清零动作，为下一周期采样做好准备。

对于本发明中电路局部结构的变更（如缓冲器内部结构的变换）、对于元器件的替换（如采样二极管类型包括二极管形式接法的三极管和MOS管）、开关管的组合非实质性的替换或修改，均落入本发明保护范围之内。

采用了该发明中的实现峰值采样保持的电路结构，实现了更加精确的线电压峰值采样和保持，更好地再现输入信号，通过信号清零开关和清零模块的实时清零可以准确得到峰值电压并避免采样电容上的电荷积累，结构简单，应用方便，具有更广泛应用范围。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (6)

1.一种实现峰值采样保持的电路结构，其特征在于，所述的电路结构包括：

峰值采样模块，用以采样输入信号的各个时间点的峰值电压；

峰值采样缓冲输出模块，用以增强所述的峰值采样模块的采样输出电压的负载驱动能力；

峰值保持模块，用以对所述的峰值采样缓冲输出模块输出的采样峰值电压进行保持；

峰值保持缓冲输出模块，用以增强所述的峰值保持模块的输出电压的负载驱动能力；

所述的峰值采样模块包括：

采样信号输入缓冲单元，用以比较所述的峰值采样缓冲输出模块的输出电压值和所述的采样输入信号的电压值并输出比较结果；

第一采样单元，用以对所述的采样输入信号进行采样并将采样的输入信号输入所述的采样信号输入缓冲单元的第一比较端；

采样开关，用以当采样时钟脉冲为有效电平时控制所述的第一采样单元进行采样，且当采样时钟脉冲为无效电平时断开所述的第一采样单元与采样输入信号的连接；

第一信号清零开关，用以在清零时钟脉冲的各个周期内对所述的第一采样单元输入到所述的采样信号输入缓冲单元的第一比较端的电压进行清零，所述的清零时钟脉冲与采样时钟脉冲频率相同；

所述第一信号清零开关一端接采样信号输入缓冲单元正端，一端接地；所述采样信号输入缓冲单元正端接采样开关输出端，负端接峰值采样缓冲输出模块输出，输出端接采样二极管阳极；

所述采样二极管阳极接采样信号输入缓冲单元输出，阴极接第一采样单元正端；

第二采样单元，用以当所述的峰值采样缓冲输出模块的电压值低于采样输入信号的电压值时进行采样，所述的第二采样单元与所述的采样信号输入缓冲单元的输出端相连接；

清零模块，用以将所述的峰值采样模块输出的上一周期峰值电压进行清零，所述的清零模块连接于所述的峰值采样模块与峰值采样缓冲输出模块之间；

所述采样开关控制信号为有效电平时，采样电容采样AC线电压输入信号电压，得到的电压与峰值采样缓冲输出模块输出电压进行比较，若为高，采样电容采样AC线电压输入信号电压，若为低，采样电容不进行采样，且峰值采样缓冲输出模块与峰值采样模块构成的闭环***使采样得到的峰值电压精度得到保证；

所述的峰值保持模块包括峰值保持开关和峰值保持电容，所述的峰值保持开关用以当保持时钟脉冲为有效电平时，控制所述的峰值保持电容进行充电至与所述的峰值采样模块输出的峰值电压相同为止，且当保持时钟脉冲为无效电平时控制所述的峰值保持电容维持当前电压值，所述的峰值保持电容与所述的峰值保持缓冲输出模块的输入端相连接。

2.根据权利要求1所述的实现峰值采样保持的电路结构，其特征在于，所述的实现峰值采样保持的电路结构，其特征在于，所述的清零模块为第二信号清零开关，所述的第二信号清零开关用以将所述的峰值采样模块输出的上一周期峰值电压进行清零。

3.根据权利要求1所述的实现峰值采样保持的电路结构，其特征在于，所述的第一采样单元和第二采样单元均为采样电容。

4.根据权利要求1所述的实现峰值采样保持的电路结构，其特征在于，所述的采样信号输入缓冲单元为第一运算放大器，所述的第一运算放大器的正向输入端与所述的第一采样单元相连接，第二运算放大器的反向输入端与所述的峰值保持缓冲输出模块的输出端相连接。

5.根据权利要求4所述的实现峰值采样保持的电路结构，其特征在于，所述的峰值保持缓冲输出模块为第二运算放大器，所述的第二运算放大器的正向输入端与所述的峰值采样模块的输出端相连接，所述的第二运算放大器的反向输入端与所述的第二运算放大器的输出端相连接，所述的第二运算放大器的输出端还连接所述的峰值保持模块的输入端。

6.根据权利要求1所述的实现峰值采样保持的电路结构，其特征在于，所述的峰值保持缓冲输出模块为第三运算放大器，所述的第三运算放大器的正向输入端与所述的峰值保持模块的输出端相连接，所述的第三运算放大器的反向输入端与所述的第三运算放大器的输出端相连接。