CN103779497B - 基于埋层的垂直结构存储器的制备方法 - Google Patents
基于埋层的垂直结构存储器的制备方法 Download PDFInfo
- Publication number
- CN103779497B CN103779497B CN201410039896.4A CN201410039896A CN103779497B CN 103779497 B CN103779497 B CN 103779497B CN 201410039896 A CN201410039896 A CN 201410039896A CN 103779497 B CN103779497 B CN 103779497B
- Authority
- CN
- China
- Prior art keywords
- material layer
- layer
- preparation
- longitudinal
- vertical stratification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种基于埋层的垂直结构存储器的制备方法。该方法采用填埋下电极和存储功能材料层,不仅可以实现良好的电热绝缘,而且避开了以往制备此类垂直结构器件对化学机械抛光(CMP)的依赖。该方法在电子束曝光、聚焦粒子束刻蚀等高精度线性光刻手段,及高精度的薄膜淀积与刻蚀工艺辅助下,解决了以往研发此类垂直结构由CMP技术的研发瓶颈所导致的研发周期长、难度大、成本高、适用性差的缺点,并在制备精度、制备效率、经济性以及与现有的CMOS工艺兼容性等方面具有很大的优越性。
Description
技术领域
本发明涉及微纳技术领域,特别涉及一种基于埋层的垂直结构存储器的制备方法。
背景技术
高新技术产业和基础服务设施的加速发展对于快速计算和高效存储的要求越来越高,而CPU处理能力的提升对存储芯片的速度和功耗的依赖性越来越显著,因此如何发展高效存储成为未来急需突破的关键技术之一。相变存储器PCRAM(phase change randomaccess memory)具有非挥发性,与目前大多数的存储器相比,具有器件尺寸小、功耗低、读取速度快、抗辐照、能实现多级存储以及与现有的CMOS工艺兼容等诸多优点。具有类似器件结构,基于金属氧化物的电阻存储器RRAM由于其结构简单、成分精确可控、与逻辑工艺兼容等优点。PCRAM和RRAM被认为最有可能取代目前的SRAM、DRAM、FLASH等主流产品而成为未来主流存储的半导体存储器。
PCRAM以硫系化合物为存储介质,依靠电流的热效应控制相变材料在晶态(低阻)和非晶态(高阻)之间转化实现信息的写入与擦除,依靠探测存储区域电阻的变化实现信息的读出。目前,相变存储器面临的最主要问题是操作电流过大,对驱动电路的要求较高,限制了存储功耗的降低、存储速度的提升和存储密度的提高。对于PCRAM操作电流过大的技术瓶颈,常规的解决方法(例如垂直器件中的插塞电极制备)对于光学光刻分辨率、CMP、MOCVD等工艺的依赖性较强,难于实现大面积、高精度、经济、高效地制备。而制备精度较高的电子束曝光、聚焦粒子束刻蚀等线性加工技术虽然能实现较高的制备精度,但受限于加工的速度无法实现大面积衬底上精细图形的高效制备。
电阻存储器(Resistance RandomAccess Memory,RRAM)是基于一些介质材料的电诱导阻变效应发展起来的非挥发存储器。它以简单的MIM(Metal-Insulator-Metal)电容结构为功能器件。电容结构中间的绝缘层是具有电诱导阻变特性的材料,其材料电阻会在特定外加电信号下发生可逆的非挥发的变化。这种可逆的阻值变化就形成了存储器工作的基础。
对于PCRAM和RRAM来说,最具有产业化发展前景的是垂直结构,但垂直结构的制备产业化过程中都离不开CMP工艺。相比较其它工艺来说,对于新材料的刻蚀和CMP工艺优化则是一个比较耗时、耗钱的过程,这也是新型存储材料验证要面临的最大瓶颈。采用第一电极材料和存储材料的埋层处理,不仅可以达到高质量的电绝缘,而且可以避开CMP工艺优化过程对器件研发的时间和成本限制,加快新型存储材料验证研发的速度。
发明内容
为解决现有技术中存在的上述问题,本发明提出了一种基于埋层的垂直结构存储器的制备方法。本发明对于快速实现10纳米量级垂直结构器件的自适应性制备具有非常好的应用前景。
本发明提出的一种基于埋层的垂直结构存储器的制备方法,该方法包括:
步骤1:在衬底上,依次淀积电热绝缘材料层和牺牲材料层;
步骤2:在牺牲材料层上,旋涂光刻第一掩模层,并光刻形成纵向开槽;
步骤3:通过纵向开槽,干法刻蚀牺牲材料层和电热绝缘材料层组成的叠层,在电热绝缘材料层上形成不触底的电热绝缘材料层开槽;
步骤4:有机清洗去除样片表面的刻蚀残留物,在电热绝缘材料层开槽和牺牲材料层暴露的上表面上,依次淀积第一电极材料层和存储材料层,腐蚀牺牲材料层剥离,以在电热绝缘材料层开槽内形成纵向第一电极材料层以及覆盖其上方的纵向存储功能叠层,其中纵向第一电极材料层的上表面不高于电热绝缘材料层的上表面;
步骤5:在电热绝缘材料层和纵向存储功能叠层暴露的上表面,旋涂光刻第二掩模层,光刻形成横向开槽,所述横向开槽与所述纵向存储功能叠层垂直交叉;
步骤6:在横向开槽、电热绝缘材料层及纵向存储功能叠层暴露的上表面上,淀积第二电极材料层;
步骤7:剥离第二掩膜层,去除其上方的第二电极材料层,在横向开槽内,形成横向第二电极材料层,在并去除横向第二电极材料层正下方以外的纵向存储功能叠层,形成局域化存储材料层;
步骤8:在牺牲材料层、纵向第一电极材料层和横向第二电极材料层暴露的上表面旋涂光刻第三掩模层,并光刻形成位于纵向第一、横向第二电极材料层一端上方的开槽,淀积金属层形成第一测试电极和第二测试电极,然后淀积钝化材料层钝化并引出第一、第二测试电极,完成器件制备。
本发明的上述方法基于薄膜淀积工艺和刻蚀工艺制备埋层式垂直结构存储器,不仅能够实现效果良好的电绝缘特性,而且避免了以往制备此类垂直结构器件对化学机械抛光(CMP)的依赖。本方法在电子束曝光、聚焦粒子束刻蚀等高精度线性光刻手段,及高精度的薄膜淀积与刻蚀工艺辅助下,解决了以往研发此类垂直结构由CMP技术的研发瓶颈所导致的研发周期长、难度大、成本高、适用性差的缺点,尤其适用于10纳米量级新型存储材料的表征及10纳米量级器件电学特性及器件失效机制的预研等工作,并在制备精度、制备效率、经济性以及与现有的CMOS工艺兼容性等方面具有很大的优越性。
附图说明
图1是本发明提供的基于埋层的垂直结构存储器的制备方法的流程图;
图2A-图2k是基于埋层的垂直结构存储器的制备工艺流程示意图;
图3是本发明提出的器件结构的三维结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明作进一步的详细说明。
图1示出了本发明提出的基于埋层的垂直结构存储器的制备方法流程图。图2A--图2k示出了本发明提出的基于埋层的垂直结构存储器的制备工艺流程示意图。请参阅图1、图2A--图2k所示,本发明提供一种基于埋层的垂直结构存储器的制备方法,该方法包括:
步骤1:在衬底101上,依次淀积电热绝缘材料层102和牺牲材料层103,如图2A所示;
其中衬底101的材料可以为硅、氮化镓、蓝宝石、碳化硅、砷化镓或玻璃;作用在于提供器件制备所必须的平坦化支撑。
所述电热绝缘材料层102的材料可以为氮氧化合物、氮化物或氧化物中的任意一种或几种的组合,作用在于提供器件工作的电热绝缘环境;所述电热绝缘材料层102,通过溅射法、蒸镀法、化学气相淀积法、激光辅助淀积法、原子层淀积法、热氧化法或金属有机物热分解法中的一种或者几种制备。电热绝缘材料层102优选地采用低压化学气相淀积(LPCVD)方法生长的氮化硅,热氧化生长的氧化硅及等离子体增强化学气相淀积(PECVD)方法生长的氮化硅和氧化硅。
所述牺牲材料层103的材料可以为硅氧化物,硅氮化物,铝、铁、锌、银、锡、铅金属单质及其氧化物,钙、镁、金金属单质中的任意一种或几种的组合。所述牺牲材料层103通过旋涂法、化学气相淀积法、原子层沉积法、金属有机物热分解法中的一种或者几种制备。
步骤2:在牺牲材料层103上,旋涂光刻第一掩模层104A,并光刻形成纵向开槽1041,如图2B所示;
步骤3:通过纵向开槽1041,干法刻蚀牺牲材料层103和电热绝缘材料层102组成的叠层,在电热绝缘材料层102上形成不触底的电热绝缘材料层开槽1021,如图2C所示;
步骤4:有机清洗去除样片表面的刻蚀残留物,在电热绝缘材料层开槽1021和牺牲材料层103暴露的上表面上,依次淀积第一电极材料层105和存储材料层106,腐蚀牺牲材料层103剥离,以在电热绝缘材料层开槽1021内形成纵向第一电极材料层1051以及覆盖其上方的纵向存储功能叠层1061,其中第一电极材料层105和存储材料层106厚度之和不超过牺牲材料层103的厚度,纵向第一电极材料层1051的上表面不高于电热绝缘材料层102的上表面,如图2D-2F所示;
横向干法刻蚀牺牲材料层103和电热绝缘材料层102叠层对应的开槽工艺会产生较多的粘污,为了保证后续淀积薄膜填缝工艺的可靠性,需要对产生的粘污进行有机清洗处理,同时不可避免地去除干法刻蚀剩余的第一掩膜层104A。同时考虑到后续的剥离工艺可操作性,因此,引入厚度不小于第一电极材料层105和存储材料层106厚度之和的牺牲材料层103,有助于实现上述两点目的。
存储材料层和纵向存储功能叠层可以是相变材料,诸如GeSbTe系列合金、掺杂后的GeSbTe系列合金,以及以Ge、Sb、Te、In、As、Ag、Au、O、N、P中部分元素组成的相变材料,或者是由相变材料和热包裹材料(TiO2、Ta2O5或CeO2,或及其组合)组成的二层或三层叠层;也可以是电阻存储材料:HfOx、NiO、AlOx、TiOx、TaOx。
存储材料层和纵向存储功能叠层通过溅射法、蒸镀法、化学气相淀积法、激光辅助淀积法、原子层淀积法、热氧化法或金属有机物热分解法中的一种或者几种制备。
步骤5:在电热绝缘材料层102和纵向存储功能叠层1061暴露的上表面,旋涂光刻第二掩模层104B,光刻形成横向开槽1042,所述横向开槽1042与所述纵向存储功能叠层1061垂直交叉,如图2G所示;
步骤6:在横向开槽1042、电热绝缘材料层102及纵向存储功能叠层暴露1061的上表面上,淀积第二电极材料层107,如图2H所示;
步骤7:剥离第二掩膜层104B,去除其上方的第二电极材料层107,在横向开槽1042内,形成横向第二电极材料层1071,在并去除横向第二电极材料层1071正下方以外的纵向存储功能叠层1061,形成局域化存储材料层1062,如图2I所示;
纵向第一电极材料1051的填埋处理可以避开常规垂直结构研发过程中对化学机械抛光(CMP)工艺的依赖。电热绝缘材料层开槽1021的深度决定了第一电极材料层105的最大可淀积厚度,通过调控电热绝缘材料层开槽1021的深度和第一电极材料层105的厚度,可以在一定的弹性范围内控制垂直的纵向第一电极材料层1051和横向第二电极材料层1071两电极间的电绝缘特性。
纵向开槽掩膜和横向开槽掩膜两步光刻工艺的分辨线宽决定了两垂直电极与所填充的存储材料的接触面积,与存储材料的薄膜淀积工艺一起决定了垂直电极间局域化的存储材料的体积,这是决定器件电学特性的最关键工艺尺寸。
所述在纵向第一电极材料层1051、局域化存储材料层1062和横向第二电极材料层1071组成的存储单元中,局域化存储材料层1062作为存储的核心单元,实现高低阻值的变化,以实现信息的写入,擦除和读出。事实证明局域化存储材料层1062的有效体积越小,器件对应的电学特性越优秀,因此,研发存储材料全限制在相互垂直的电极间的新型结构和更高制备精度的工艺成为业内原型器件研发的有效途径之一。
横向第二电极材料层1071可以作为干法刻蚀纵向存储功能材料叠层1061的掩模,因此要求横向第二电极材料层1071与纵向存储功能材料叠层1061有较高的干法刻蚀选择比。
步骤8:在牺牲材料层102、纵向第一电极材料层1051和横向第二电极材料层1071暴露的上表面旋涂光刻第三掩模层104C,并光刻形成位于纵向第一、横向第二电极材料层一端上方的开槽104C1和104C2,淀积金属层形成第一测试电极1081和第二测试电极1082,然后淀积钝化材料层109钝化并引出第一、第二测试电极,完成器件制备,如图2J2K所示。
所述钝化材料层109的材料和制备方法可以同第一电热绝缘材料层102相同,可以是硅氧化物,硅氮化物中的任意一种或几种的组合,通过溅射法、蒸镀法、化学气相淀积法、激光辅助淀积法、原子层淀积法中的或者几种制备,优选地选择等离子体增强化学气相沉积(PECVD)法制备的氧化硅。优选地采用PECVD法制备的氧化硅。钝化的目的在于在器件的上表面形成电热绝缘保护层,避免存储操作过程中局域化存储材料层1062氧化,提高局域化存储材料层1062的加热效率和器件可靠性。钝化材料优选地采用PECVD方法生长的氧化硅和氮化硅。
第一、第二和第三掩膜层可以是SU-8光刻胶、ZEP光刻胶、HSQ光刻胶、PMMA光刻胶、AZ系列光刻胶中的任意一种;且第一、第二和第三掩膜层是通过光学光刻、电子束曝光、离子束直写、激光直写等光刻手段中的一种或者几种制备。
第一电极材料层105、第二电极材料层107、测试电极1801、1802可以是钨、氮化钛、镍、铝、钛、金、银、铜、铂金属单质、及其氧化物、氮化物中的一种或及其组合。
图3示出了利用本发明提出的上述方法制备的存储器的立体结构示意图。如图3所示,其中测试电极1081和1082从钝化层109引出,其引出是为了方便对单个分立器件进行加电测试,而量产的存储单元阵列则通过***晶体管电路产生电脉冲实现数据操纵。考虑到三维立体示意图的直观性,将钝化层109设置为透明材质,在附图中未明确标示。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (11)
1.一种基于埋层的垂直结构存储器的制备方法,该方法包括:
步骤1:在衬底上,依次淀积电热绝缘材料层和牺牲材料层;
步骤2:在牺牲材料层上,旋涂光刻第一掩模层,并光刻形成纵向开槽;
步骤3:通过纵向开槽,干法刻蚀牺牲材料层和电热绝缘材料层组成的叠层,在电热绝缘材料层上形成不触底的电热绝缘材料层开槽;
步骤4:有机清洗去除样片表面的刻蚀残留物,在电热绝缘材料层开槽和牺牲材料层暴露的上表面上,依次淀积第一电极材料层和存储材料层,腐蚀牺牲材料层剥离,以在电热绝缘材料层开槽内形成纵向第一电极材料层以及覆盖其上方的纵向存储功能叠层,其中纵向第一电极材料层的上表面不高于电热绝缘材料层的上表面;
步骤5:在电热绝缘材料层和纵向存储功能叠层暴露的上表面,旋涂光刻第二掩模层,光刻形成横向开槽,所述横向开槽与所述纵向存储功能叠层垂直交叉;
步骤6:在横向开槽、电热绝缘材料层及纵向存储功能叠层暴露的上表面上,淀积第二电极材料层;
步骤7:剥离第二掩膜层,去除其上方的第二电极材料层,在横向开槽内,形成横向第二电极材料层,在并去除横向第二电极材料层正下方以外的纵向存储功能叠层,形成局域化存储材料层;
步骤8:在牺牲材料层、纵向第一电极材料层和横向第二电极材料层暴露的上表面旋涂光刻第三掩模层,并光刻形成位于纵向第一、横向第二电极材料层一端上方的开槽,淀积金属层形成第一测试电极和第二测试电极,然后淀积钝化材料层钝化并引出第一、第二测试电极,完成器件制备。
2.根据权利要求1所述的基于埋层的垂直结构存储器的制备方法,其中衬底的材料为硅、氮化镓、蓝宝石、碳化硅、砷化镓或玻璃。
3.根据权利要求1所述的基于埋层的垂直结构存储器的制备方法,其中电热绝缘材料层的材料是氮氧化合物、氮化物或氧化物中的任意一种或几种的组合。
4.根据权利要求1所述的基于埋层的垂直结构存储器的制备方法,其中电热绝缘材料层是通过溅射法、蒸镀法、化学气相淀积法、激光辅助淀积法、原子层淀积法、热氧化法或金属有机物热分解法中的一种制备。
5.根据权利要求1所述的基于埋层的垂直结构存储器的制备方法,其中牺牲材料层是硅氧化物,硅氮化物,铝、铁、锌、银、锡、铅金属单质及其氧化物,钙、镁、金金属单质中的任意一种或几种的组合。
6.根据权利要求1所述的基于埋层的垂直结构存储器的制备方法,其中牺牲材料层是通过旋涂法、化学气相淀积法、原子层沉积法、金属有机物热分解法中的一种或者几种制备。
7.根据权利要求1所述的基于埋层的垂直结构存储器的制备方法,其中第一、第二和第三掩膜层是SU-8光刻胶、ZEP光刻胶、HSQ光刻胶、PMMA光刻胶、AZ系列光刻胶中的任意一种;且第一、第二和第三掩膜层是通过光学光刻、电子束曝光、离子束直写、激光直写中的一种或者几种制备。
8.根据权利要求1所述的基于埋层的垂直结构存储器的制备方法,其中第一电极材料层、第二电极材料层、第一测试电极、第二测试电极是钨、镍、铝、钛、金、银、铜、铂金属单质中的一种或几种的组合,或者上述金属的氧化物或氮化物中的一种或几种的组合;且是通过溅射法、蒸发法、化学气相淀积、等离子体辅助淀积法、金属有机物热分解法或激光辅助淀积法中的一种或者几种制备。
9.根据权利要求1所述的基于埋层的垂直结构存储器的制备方法,其中存储材料层和纵向存储功能叠层是相变材料层、由相变材料和热包裹材料组成的二层或三层叠层或是电阻存储材料层。
10.根据权利要求1所述的基于埋层的垂直结构存储器的制备方法,其中存储材料层和纵向存储功能叠层通过溅射法、蒸镀法、化学气相淀积法、激光辅助淀积法、原子层淀积法、热氧化法或金属有机物热分解法中的一种或者几种制备。
11.根据权利要求1所述的基于埋层的垂直结构存储器的制备方法,其中钝化材料层是硅氧化物,硅氮化物中的任意一种或几种的组合,钝化材料层通过溅射法、蒸镀法、化学气相淀积法、激光辅助淀积法、原子层淀积法中的或者几种制备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410039896.4A CN103779497B (zh) | 2014-01-27 | 2014-01-27 | 基于埋层的垂直结构存储器的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410039896.4A CN103779497B (zh) | 2014-01-27 | 2014-01-27 | 基于埋层的垂直结构存储器的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103779497A CN103779497A (zh) | 2014-05-07 |
CN103779497B true CN103779497B (zh) | 2017-03-29 |
Family
ID=50571528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410039896.4A Expired - Fee Related CN103779497B (zh) | 2014-01-27 | 2014-01-27 | 基于埋层的垂直结构存储器的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103779497B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101286546A (zh) * | 2007-04-13 | 2008-10-15 | 财团法人工业技术研究院 | 相变化存储装置及其制造方法 |
KR20120053328A (ko) * | 2010-11-17 | 2012-05-25 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 그 제조 방법 |
CN102593356A (zh) * | 2012-03-29 | 2012-07-18 | 中国科学院半导体研究所 | 与光刻分辨率无关的水平相变存储器的制备方法 |
CN102859690A (zh) * | 2010-02-23 | 2013-01-02 | 松下电器产业株式会社 | 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置 |
CN103022347A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
-
2014
- 2014-01-27 CN CN201410039896.4A patent/CN103779497B/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101286546A (zh) * | 2007-04-13 | 2008-10-15 | 财团法人工业技术研究院 | 相变化存储装置及其制造方法 |
CN102859690A (zh) * | 2010-02-23 | 2013-01-02 | 松下电器产业株式会社 | 非易失性存储装置的制造方法、非易失性存储元件、及非易失性存储装置 |
KR20120053328A (ko) * | 2010-11-17 | 2012-05-25 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 그 제조 방법 |
CN103022347A (zh) * | 2011-09-27 | 2013-04-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
CN102593356A (zh) * | 2012-03-29 | 2012-07-18 | 中国科学院半导体研究所 | 与光刻分辨率无关的水平相变存储器的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103779497A (zh) | 2014-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180240967A1 (en) | Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching | |
CN105118917B (zh) | 相变化存储器单元的形成方法 | |
CN101335328B (zh) | 一种相变存储器器件单元结构及其制作方法 | |
CN103682089A (zh) | 高速、高密度、低功耗的相变存储器单元及制备方法 | |
CN102832340B (zh) | 一种相变存储器单元及其制备方法 | |
CN102664236B (zh) | 低功耗相变存储器用环形电极结构及制备方法 | |
CN103219462B (zh) | 环形垂直结构相变存储器的制备方法 | |
CN102097585A (zh) | 一种类边接触纳米相变存储器单元的制备方法 | |
CN104051623B (zh) | 多位高集成度垂直结构存储器的制备方法 | |
CN102593356B (zh) | 与光刻分辨率无关的水平相变存储器的制备方法 | |
CN103779497B (zh) | 基于埋层的垂直结构存储器的制备方法 | |
CN100397561C (zh) | 一种纳米相变存储器器件单元的制备方法 | |
CN102769101A (zh) | 一种GeTe4相变记忆元件及制备方法 | |
CN103531710B (zh) | 一种高速低功耗相变存储器单元及其制备方法 | |
CN105489755B (zh) | 垂直结构全限制相变存储器的自对准制备方法 | |
CN105070827B (zh) | 基于腐蚀的水平全限制相变存储器的自对准制备方法 | |
CN101789492B (zh) | 一种平面相变存储器的制备方法 | |
CN103105325B (zh) | 一种水平全限制相变量子点相变机理的检测方法 | |
CN104810473A (zh) | 电阻式存储器及其制造方法 | |
CN102637823B (zh) | 低功耗相变存储器用限制型电极结构及制备方法 | |
CN101494196B (zh) | 低压低功耗、高密度相变存储器单元阵列的制备方法 | |
CN103441215B (zh) | 三明治型刀片状电极的相变存储结构及其制备方法 | |
CN100356567C (zh) | 一种相变微、纳电子存储器器件及制作方法 | |
CN100508235C (zh) | 相变存储器单元器件的制备方法 | |
CN104733608B (zh) | 电阻式存储器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170329 Termination date: 20180127 |