CN103730494A - 一种芯片尺寸封装半导体功率器件的结构 - Google Patents
一种芯片尺寸封装半导体功率器件的结构 Download PDFInfo
- Publication number
- CN103730494A CN103730494A CN201210382123.7A CN201210382123A CN103730494A CN 103730494 A CN103730494 A CN 103730494A CN 201210382123 A CN201210382123 A CN 201210382123A CN 103730494 A CN103730494 A CN 103730494A
- Authority
- CN
- China
- Prior art keywords
- bed course
- type
- metal
- metal bed
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 188
- 239000002184 metal Substances 0.000 claims abstract description 188
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000002019 doping agent Substances 0.000 claims description 48
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 25
- 239000010703 silicon Substances 0.000 claims description 25
- 238000009825 accumulation Methods 0.000 claims description 24
- 230000005669 field effect Effects 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 16
- 238000001459 lithography Methods 0.000 claims description 16
- 239000011248 coating agent Substances 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 14
- 238000005260 corrosion Methods 0.000 claims description 12
- 230000007797 corrosion Effects 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 10
- 239000010937 tungsten Substances 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 8
- 229910052719 titanium Inorganic materials 0.000 claims description 8
- 229910000838 Al alloy Inorganic materials 0.000 claims description 7
- 238000002360 preparation method Methods 0.000 claims description 6
- 229910003978 SiClx Inorganic materials 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 238000000227 grinding Methods 0.000 claims description 2
- 238000007654 immersion Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 30
- 238000009792 diffusion process Methods 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000007773 growth pattern Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种芯片尺寸封装的沟槽式功率场效应晶体管器件的新结构，包括以下特征：器件的源极，漏极和栅极金属垫层都在芯片的表面上，在源极金属垫层下是沟槽式场效应晶体管结构，在漏极和栅极金属垫层下是LDMOS结构并有导电深沟槽把漏区连接至衬底，导通时，电流从漏极或栅极金属垫层流向源极金属垫层有两个路径：第一路径是纵向地经导电深沟槽流向漏极或栅极处衬底，然后横向地流向源极衬底，接着向上流经衬底，外延层，导电沟道，金属插塞至源极金属垫层；第二路径是从漏极金属垫层流向漏极或栅极金属垫层下的漏区，然后横向地流经导电沟道，金属插塞至源极金属垫层。
Description
技术领域
本发明涉及半导体功率器件技术领域，具体的说，涉及一种芯片尺寸封装的沟槽式功率场效应晶体管器件的新结构。
背景技术
从器件的物理结构来看，功率场效应晶体管(Power MOSFET)的导电沟道可分为纵向的和横向的，它具有低正向压降、高转换速度、容易栅控制等特点，在低中压电力电子应用中成为一种重要的半导体器件，目前，功率场效应晶体管作为功率开关器件已被广泛应用于各类电子、通讯产品、电脑、消费电器和汽车电子等。
沟槽式功率场效应晶体管(Trench Power MOSFET)的导电沟道在纵的方向上，所以与普通横向的功率场效应晶体管相比，在相同面积下，具有更低的导通电阻，因其具有结构上的高效以及导通电阻特性低的优点，沟槽型功率场效应晶体管作为电源控制用电子器件已被广泛应用。
九十年代后期，商用的沟槽式功率场效应晶体管产品开始批量投产，当时，器件的单元尺寸约为4.0um左右，发展至2010年左右，最小单元尺寸已缩小至0.8um，器件的导通电阻得到极大的改进，芯片尺寸大为缩小。随着消费电子产品微型化的趋势，对功率场效应晶体管产品的封装的要求也趋微型化，从早期的表面贴装型封装(Surface Mount)S08，然后发展至SOT-23，SC-70，SC75A，SC89等至目前的芯片尺寸封装(Chip Scale Package，简略为CSP)，封装所 占的空间愈来愈小。芯片尺寸封装(CSP)要求器件的栅极，源极和漏极都在芯片的表面上，沟槽式功率场效应晶体管的栅极，源极在芯片的表面上而漏极在芯片的背面，为了使沟槽式功率场效应晶体管可作芯片尺寸封装(CSP)，现有的技术是把漏极从衬底的背面引至外延层表面上的漏区金属垫层，图1表示出用作芯片尺寸封装(CSP)的沟槽式功率场效应晶体管金属布线的俯视结构；图2表示出横切面结构，它的缺点是在漏区金属垫层和栅极金属垫层下没有场效应晶体管单元，换言之，漏区金属垫层和栅极金属垫层处芯片区域只被用作金属垫层，没有好好地被利用。
发明内容
本发明克服了现有器件结构的缺点，提供了一种芯片尺寸封装(CSP)的沟槽式功率场效应晶体管器件的新型结构，其较之前的芯片尺寸封装沟槽式功率场效应晶体管更有效地利用芯片面积，从而增加了器件的性能价格比。
为了解决上述技术问题，本发明是通过以下设计方案来提高器件芯片面积的使用效率：
芯片尺寸封装(CSP)要求器件的源极金属垫层，漏极金属垫层和栅极金属垫层在芯片的表面上，新型器件的结构是：在源极金属垫层下是沟槽式场效应晶体管结构，在漏极金属垫层和栅极金属垫层下是LDMOS结构并有导电深沟槽把外延层表面的漏区连接至衬底。
图3表示出这种新型器件在源极金属垫层下和在漏极金属垫层下的横切面结构，当器件导通时，电流从漏极金属垫层流向源极金属垫层，主要有两个路径：第一路径是电流从漏极金属垫层纵向地经导电深沟槽流向衬底与衬底背 面的金属层，然后横向地沿着衬底与衬底背面的金属层流向漏极旁边的源极衬底与衬底背面的金属层，接着向上流经衬底，外延层，导电沟道，金属插塞，源极金属垫层；第二路径是从漏极金属垫层流向漏极金属垫层下的漏区，然后横向地流经导电沟道，金属插塞至源极金属垫层，图4是横切面结构表示出电流第一路径，图5是CSP金属布线的俯视结构，表示出电流第二路径。
图6表示出这种新型器件在源极金属垫层下和在栅极金属垫层下的横切面结构，电流从漏极金属垫层流向源极金属垫层，主要有两个路径：第一路径是电流从漏极金属垫层流进栅极金属垫层下漏极的金属插塞，然后纵向地流经导电深沟槽流向衬底与衬底背面的金属层，然后横向地沿着衬底与衬底背面的金属层流向栅极旁边的源极衬底与衬底背面的金属层，接着向上流经衬底，外延层，导电沟道，金属插塞，源极金属垫层；第二路径是电流从漏极金属垫层横向地流进栅极金属垫层下漏极的金属插塞，然后横向地流经导电沟道，源区金属插塞至源极金属垫层；图7是横切面结构表示出电流第一路径，图8是CSP金属布线的俯视结构，表示出电流第二路径。
与现有技术相比，本发明的有益效果是：
采用本发明所述的芯片尺寸封装沟槽式功率场效应晶体管的新型器件结构会更有效地利用芯片面积，还可以提高器件电气特性的优点指数(Ron x Qg)，从而增加了器件的性能价格比。
附图说明
附图用来提供对本发明的进一步理解，与本发明的实施例一起用于解释本 发明，并不构成对本发明的限制，在附图中：
图1是芯片尺寸封装的沟槽式场效应晶体管金属布线的俯视结构示意图；
图2是芯片尺寸封装的沟槽式场效应晶体管的横切面结构示意图；
图3是本发明的芯片尺寸封装的沟槽式场效应晶体管在源极金属垫层下和在漏极金属垫层下的横切面结构示意图；
图4是本发明在源极金属垫层和漏极金属垫层之间的电流第一路径的横切面结构示意图；
图5是本发明在源极金属垫层和漏极金属垫层之间的电流第二路径的俯视结构示意图；
图6是本发明在源极金属垫层下和在栅极金属垫层下的横切面结构示意图；
图7是本发明在源极金属垫层和栅极金属垫层之间的电流第一路径的横切面结构示意图；
图8是本发明在源极金属垫层和漏极金属垫层之间的电流第二路径的俯视结构示意图；
图9是本发明实施例1的在漏极金属垫层处暴露出深沟槽开孔示意图；
图10是本发明实施例1的在漏极金属垫层处形成深沟槽示意图；
图11是本发明实施例1的在漏极金属垫层处形成N型高掺杂多晶硅填充深沟槽示意图；
图12是本发明实施例1的在源极金属垫层处形成多个栅极沟槽示意图；
图13是本发明实施例1沉积高掺杂的多晶硅后示意图；
图14是本发明实施例1在漏极金属垫层处形成多晶硅栅极后示意图；
图15是本发明实施例1形成P型区示意图；
图16是本发明实施例1形成spacer后对硅片表面注入N型掺杂剂示意图；
图17是本发明实施例1通过高温扩散作业后形成N型轻掺杂漏区(LDD)示意图；
图18是本发明实施例1透过层间介质对硅片表面注入N型掺杂剂示意图；
图19是本发明实施例1通过高温扩散作业后形成N型源区示意图；
图20是本发明实施例1的注入P型掺杂剂到接触孔沟槽底部示意图；
图21是本发明实施例1的填上金属插塞后示意图；
图22是本发明实施例1的第二层层间介质示意图；
图23是本发明实施例1在该器件的表面上沉积一层铝合金示意图；
图24是本发明实施例2在漏区处没有P型区的横切面结构示意图；
图25是本发明实施例3通过高温扩散作业后形成N型源区示意图；
图26是本发明实施例3向深沟槽注入N型掺杂剂示意图；
图27是本发明实施例3注入P型掺杂剂到接触孔沟槽底部示意图；
图28是本发明实施例3的填上金属插塞后示意图；
图29是本发明实施例3的第二层层间介质示意图；
图30是本发明实施例3在该器件的表面上沉积一层铝合金示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
本发明所述的一种新型器件结构的芯片尺寸封装(CSP)的沟槽式功率场效应晶体管的制备方法，包括以下步骤：首先将外延层置于高掺杂衬底上方，在漏区金属垫层处形成导电深沟槽把外延层表面的漏区连接至衬底，在源区金属 垫层处利用沟槽掩模在外延层上进行侵蚀而形成多个栅极沟槽并通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的上表面形成一层薄的栅极氧化层，然后沉积N型高掺杂剂的多晶硅以填充沟槽并覆盖顶面，利用多晶硅掩模步骤在漏区金属垫层处形成LDMOS的多晶硅栅极，多晶硅栅层可被金属化，如在多晶硅层表面形成钴化硅(CoSi)，钛化硅(TiSi)或钨化硅(WSi)等，接着对硅片表面注入P型掺杂剂和N型掺杂剂形成P型区和N型轻掺杂漏区(LDD)区，在表面上积淀第一层层间介质，然后通过接触孔掩模步骤暴露出层间介质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层表面，接着对硅片表面注入N型掺杂剂形成N型源区，然后通过蚀刻形成接触孔沟槽，并对接触孔沟槽进行金属插塞填充，之后在表面沉积第二层层间介质，通过层间介质掩模步骤，把漏区金属垫层处源区接触孔金属插塞与漏极金属隔离开来，同时也把栅极金属垫层下的源区接触孔金属插塞和漏区金属插塞与栅极金属垫层彼此隔离开来，接着在器件的表面沉积一层铝合金，利用金属掩模进行金属侵蚀，形成源电极金属垫层，漏电极金属垫层和栅电极金属垫层，然后把完成前道工序的衬底10研磨其背面至小于160um厚，最后在硅片的背表面沉积多层金属层而形成背面电极。
实施例1：
如图9所示，首先将N型外延层20置于N型衬底10的上方，接着在外延层的上面采用积淀或热生长方式形成氧化层100(厚度为0.01um至1um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层1000，然后通过深沟槽掩模形成图案暴露出氧化层的一些部分，接着对深沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出外延层。
如图10所示，然后清除掉光刻涂层，接着通过蚀刻形成深沟槽21(深度为0.6um至5.0um，宽度为0.1um至1.5um)，深沟槽穿过N型外延层进入到N型衬底。如图11所示，在沟槽中沉积N型高掺杂剂的多晶硅22，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(方阻)，以填充沟槽并覆盖顶面，接着对在外延层表面氧化层上的多晶硅层进行平面腐蚀处理或化学机械，最终使在沟槽内多晶硅顶面离外延层表面下小于0.5um，然后清除掉外延层表面上的氧化层。
如图12所示，在外延层的上面采用积淀或热生长方式形成氧化层100(厚度为0.3um至1.5um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层1000，然后通过栅极沟槽掩模形成图案暴露出氧化层的一些部分，对栅极沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出外延层，然后清除掉光刻涂层，通过蚀刻形成栅极沟槽(深度为0.6um至5.0um，宽度为0.12um至1.5um)，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000℃至1200℃)，以消除在开槽过程中被等离子破坏的硅层，然后清除掉所有氧化层。如图13所示，通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的上表面形成一层薄的栅极氧化层30(厚度为0.01um至0.12um)，在沟槽中沉积N型高掺杂剂的多晶硅31，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(方阻)，以填充沟槽并覆盖顶面。
如图14所示，在多晶硅层上积淀一层光刻涂层1000，然后通过多晶硅掩模形成图案暴露出多晶硅层的一些部分，接着对多晶硅层掩模形成图案暴露出的多 晶硅层进行干蚀后，直至暴露出外延层上氧化层，然后清除掉光刻涂层，接着向外延层表面注入P型掺杂剂(硼，剂量为2e12/cm3至2e14/cm3)。
如图15所示，通过高温扩散作业(时间为10分钟至1000分钟，温度为950℃至1200℃)把注入的P型掺杂剂推进扩散到外延层中形成P型区24。
如图16所示，之后在最表面上积淀一层介质如氮化硅，然后对介质进行干蚀形成spacer32，接着对硅片表面注入N型掺杂剂(剂量为1e12/cm3至1e15/cm3)，有多晶硅层和spacer的部分没有被注入，没有多晶硅层和spacer的部分，N型掺杂剂会注入到外延层表面上，N型掺杂剂可采用砷或磷。
如图17所示，之后通过高温扩散作业(时间为10分钟至200分钟，温度为950℃至1200℃)把注入的N型掺杂剂推进扩散到外延层中形成N型轻掺杂漏区(LDD)区25，
如图18所示，接着在最表面上积淀第一层层间介质，然后在层间介质表面上积淀一层光刻涂层1000，之后通过接触孔掩模形成图案暴露出层间介质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层表面，之后清除掉光刻涂层，对硅片表面注入N型掺杂剂(剂量为1e15/cm3至2e16/cm3)，有层间介质覆盖的部分没有被注入，没有层间介质覆盖的部分，N型掺杂剂会注入到外延层表面上形成N型区，N型掺杂剂可采用砷或磷。
如图19所示，注入的N型掺杂剂通过高温扩散作业(时间为10分钟至1000分钟，温度为950℃至1200℃)被推进扩散到外延层中形成N型源区26。这步骤所形成的N型源区深度(深度为0.1um至0.6um)。
如图20所示，之后对接触孔沟槽底部注入P型高掺杂剂28，杂剂剂量为1014至5×1015/cm3，以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区，注入在LDMOS深沟槽顶部处的P型掺杂剂量比深沟槽处的N型掺杂剂量低几倍，所以对深沟槽处的掺杂浓度没有明显的影响。
如图21所示，在接触孔沟槽侧壁、底部以及层间介质上表面沉积一层钛/氮化钛层33，接着对接触孔沟槽进行钨34填充以形成金属插塞。
如图22所示，把第一层层间介质表面上的一层钛/氮化钛层33和钨层34清除掉，然后在最表面上积淀第二层层间介质36，在第二层层间介质表面上积淀一层光刻涂层，然后通过掩模步骤，在漏区金属垫层处，把保护LDMOS处源区接触孔沟槽金属插塞顶部和栅极金属垫层以外的层间介质清除掉。
如图23所示，在该器件的上面沉积一层铝合金40(厚度为0.8um至5um)，然后通过金属掩模进行金属浸蚀，形成源区金属垫层，漏区金属垫层和栅极金属垫层。
接着在最表面上积淀一层钝化层，通过钝化层掩模进行钝化层浸蚀，形成源区金属垫层开孔，漏区金属垫层开孔和栅极金属垫层开孔。之后把完成前道工序的衬底10研磨其背面至所需厚度，衬底最终厚度小于250um，最后在硅片的背表面沉积多层金属层。
实施例2：
为本发明的一种变型(embodiment)。
步骤与实施例1相同，只是在图14步骤中，在向外延层表面注入P型掺杂剂前加一掩模步骤把漏区金属垫层处的漏区覆盖起来，不彼P型掺杂剂注入，实施例2的器件结构参考图24。
实施例3：
为本发明的一种变型(embodiment)。
把形成漏区金属垫层处导电深沟槽步骤放置于工艺流程后面，首先：如图10所示，在外延层的上面采用积淀或热生长方式形成氧化层100(厚度为0.3um至1.5um氧化物硬光罩)，在氧化层上再积淀一层光刻涂层1000，然后通过栅极沟槽掩模形成图案暴露出氧化层的一些部分，对栅极沟槽掩模形成图案暴露出的氧化层进行干蚀后，暴露出外延层，然后清除掉光刻涂层，通过蚀刻，在源区金属垫层处形成栅极沟槽(深度为0.6um至5.0um，宽度为0.12um至1.5um)，在形成沟槽后，对沟槽进行牺牲性氧化(时间为10分钟至100分钟，温度为1000℃至1200℃)，以消除在开槽过程中被等离子破坏的硅层，然后清除掉所有氧化层。之后步骤如实施例1由图11至图19，形成N型源区后如图25，然后：
如图26所示，在最表面上积淀一层光刻涂层1000，然后通过深沟槽掩模形成图案暴露出一些部分那里没有层间介质；接着通过蚀刻形成深沟槽21(深度为0.6um至5.0um，宽度为0.1um至1.5um)，深沟槽穿过N型源区和N型外延层进入到N型衬底，然后用一般的离子注入法或plasma immersion离子注入法对深沟槽侧壁注入N型掺杂剂形成深沟槽N型掺杂侧壁23。
如图27所示，清除掉光刻涂层，通过蚀刻形成第一层接触孔沟槽27(深度为0.6um至1.5um，宽度为0.1um至1.5um)，第一层接触孔沟槽27穿过N型源区进入到P型基区；之后对接触孔沟槽注入P型高掺杂剂28，杂剂剂量为1014至5×1015/cm3，以减少P型基区与金属插塞间的接触电阻，这有效地增加器件的安全使用区。
如图28所示，在深沟槽和接触孔沟槽侧壁、底部以及层间介质上表面沉积一层钛/氮化钛层33，接着对深沟槽和接触孔沟槽进行钨34填充以形成金属插塞。如图29所示，把第一层层间介质表面上的一层钛/氮化钛层33和钨层34清除掉，然后在最表面上积淀第二层层间介质36，在第二层层间介质表面上积淀一层光刻涂层，然后通过掩模步骤，在漏区金属垫层处，把保护LDMOS处源区接触孔沟槽金属插塞顶部和栅极金属垫层以外的层间介质清除掉。
如图30所示，再在该器件的上面沉积一层铝合金40(厚度为0.8um至5um)，然后通过金属掩模进行金属浸蚀，形成形成源区金属垫层，漏区金属垫层和栅极金属垫层。
接着在最表面上积淀一层钝化层，通过钝化层掩模进行钝化层浸蚀，形成源区金属垫层开孔，漏区金属垫层开孔和栅极金属垫层开孔。之后把完成前道工序的衬底10研磨其背面至所需厚度，衬底最终厚度小于250um，最后在硅片的背表面沉积多层金属层。
最后应说明的是：以上仅为本发明的优选实施例而已，并不用于限制本发明，本发明的实施例是以N型通道器件作出说明，本发明亦可用于P型通道器件，尽管参照实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换，但是凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
参考符号表：
10 衬底
20 外延层
21 深沟槽
22 深沟槽里的高掺杂多晶硅
23 深沟槽侧壁N型源区
24 P型基
25 轻掺杂漏(LDD)N型区
26 N型源区
27 接触孔沟槽
28 接触孔沟槽底部的P型高掺杂区
30 栅极氧化层
31 栅极多晶硅层
32 spacer
33 第一层层间介质
34 钛层/氮化钛层
35 钨
36 第二层层间介质
40 金属垫层
100 氧化物硬光罩
1000 光刻涂层。
Claims (11)
1.一种芯片尺寸封装半导体功率器件的结构包括以下部分：
(1)器件的源极金属垫层，漏极金属垫层和栅极金属垫层都在芯片的表面上；
(2)在源极金属垫层下是沟槽式场效应晶体管结构；
(3)至少有一漏极金属垫层，在它之下是LDMOS结构并有导电深沟槽把外延层表面的漏区连接至衬底；
(4)在栅极金属垫层下是LDMOS结构并有导电深沟槽把外延层表面的漏区连接至衬底，栅极金属垫层下的漏区电流是透过漏区金属插塞从栅极金属垫层外的漏极金属引进；
(5)在源极金属垫层，漏极金属垫层和栅极金属垫层上可有钝化层，钝化层中有开孔用来连接焊球或金属打线；
(6)完成前度工序后的硅片不用研磨背面，也不用在背面沉积多层金属。
2.根据权利要求1所述的一种芯片尺寸封装半导体功率器件的结构，其中，导电深沟槽可以由高掺杂的多晶硅形成，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(方阻)，导电深沟槽可以由金属插塞形成，金属插塞材料可以由钛层/氮化钛层和钨组成，沟槽深度从外延层表面至衬底方向算起深度范围为1um至5um；导电深沟槽也可以分为两部分，底部分深度3um至4.5um，由高掺杂的多晶硅形成，顶部分深度0.5um至2.0um，由金属插塞形成。
3.根据权利要求1所述的一种芯片尺寸封装半导体功率器件的结构，其中，在漏极金属垫层下的LDMOS的漏区是有P型区。
4.根据权利要求1所述的一种芯片尺寸封装半导体功率器件的结构，其中，在漏极金属垫层下的LDMOS的漏区是没有P型区，这需要一掩模步骤把LDMOS的漏区在注入P型掺杂剂之前覆盖住。
5.根据权利要求1所述的一种芯片尺寸封装半导体功率器件的结构，其中，至少有一栅极金属垫层，在它之下没有LDMOS结构晶体管单元。
6.根据权利要求1所述的一种芯片尺寸封装半导体功率器件的结构，其中，把完成前度工序的硅片研磨至小于250um厚，然后在背面沉积多层金属。
7.一种芯片尺寸封装半导体功率器件的制备方法，包括以下步骤：
(1)首先将N型外延层置于N型高掺杂衬底上方，N型衬底的掺杂浓度高于1e19/cm3，N型外延层的掺杂浓度浓度范围是1e14/cm3至5e16/cm3，在漏区金属垫层处形成导电深沟槽把外延层表面的漏区连接至衬底；
(2)在源区金属垫层处利用栅极沟槽掩模在外延层上进行侵蚀而形成多个栅极沟槽并通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的上表面形成一层薄的栅极氧化层，然后沉积N型高掺杂剂的多晶硅以填充沟槽并覆盖顶面；
(3)利用多晶硅掩模步骤在漏区金属垫层处形成LDMOS的多晶硅栅极，接着对硅片表面注入P型掺杂剂形成P型区，在漏区金属垫层下的LDMOS的漏区是有P型掺杂剂注入形成P型区；
(4)在最表面上积淀一层介质如氮化硅，然后对介质进行干蚀形成spacer32，接着对硅片表面注入N型掺杂剂形成N型轻掺杂漏区(LDD)区；
(5)在表面上积淀第一层层间介质，然后通过接触孔掩模步骤暴露出层间介质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层表面，接着对硅片表面注入N型掺杂剂形成N型源区，N型源区浓度高于1e19/cm3；
(6)然后通过蚀刻形成接触孔沟槽，接着对接触孔沟槽底部注入P型掺杂剂，剂量范围是1e14/cm3至5e15/cm3，并对接触孔沟槽进行金属插塞填充；
(7)之后在表面沉积第二层层间介质，通过层间介质掩模步骤，把漏区金属垫层处源区接触孔金属插塞与漏极金属隔离开来，同时也把栅极金属垫层下的源区接触孔金属插塞和漏区金属插塞与栅极金属垫层彼此隔离开来；
(8)接着在器件的表面沉积一层铝合金，利用金属掩模进行金属侵蚀，形成源电极金属垫层，漏电极金属垫层和栅电极金属垫层；
(9)然后把完成前道工序的衬底10研磨其背面至小于250um厚，最后在硅片的背表面沉积多层金属层而形成背面电极。
8.根据权利要求7所述的一种芯片尺寸封装半导体功率器件的的制备方法，其中步骤(3)所述的多晶硅栅极是高掺杂的，多晶硅掺杂浓度为RS＝5Ω/□至100Ω/□(方阻)，多晶硅栅层可被金属化，如在多晶硅层表面形成钴化硅(CoSi)，钛化硅(TiSi)或钨化硅(WSi)等。
9.根据权利要求7所述的一种芯片尺寸封装半导体功率器件的的制备方法，其中步骤(3)所述的对硅片表面注入P型掺杂剂形成P型区，在注入P型掺杂剂之前，用一掩模步骤把LDMOS的漏区覆盖住，使P型掺杂剂无法注入LDMOS的漏区，所以LDMOS的漏区没有P型区。
10.一种芯片尺寸封装半导体功率器件的制备方法，包括以下步骤：
(1)首先将N型外延层置于N型高掺杂衬底10上方，N型衬底的掺杂浓度高于1e19/cm3，N型外延层的掺杂浓度浓度范围是1e14/cm3至5e16/cm3；
(2)在源区金属垫层处利用栅极沟槽掩模在外延层上进行侵蚀而形成多个栅极沟槽并通过热生长的方式，在沟槽暴露着的侧壁和底部，和外延层的上表面形成一层薄的栅极氧化层，然后沉积N型高掺杂剂的多晶硅以填充沟槽并覆盖顶面；
(3)利用多晶硅掩模步骤在漏区金属垫层处形成LDMOS的多晶硅栅极，接着对硅片表面注入P型掺杂剂形成P型区，在漏区金属垫层下的LDMOS的漏区是有P型掺杂剂注入形成P型区；
(4)在最表面上积淀一层介质如氮化硅，然后对介质进行干蚀形成spacer32，接着对硅片表面注入N型掺杂剂形成N型轻掺杂漏区(LDD)区；
(5)在表面上积淀第一层层间介质，然后通过接触孔掩模步骤暴露出层间介质的一些部分，然后对暴露出的部分层间介质进行干蚀，直至暴露出外延层表面，接着对硅片表面注入N型掺杂剂形成N型源区，N型源区浓度高于1e19/cm3；
(6)在最表面上积淀一层光刻涂层1000，然后通过深沟槽掩模形成图案暴露出一些部分那里没有层间介质；接着通过蚀刻形成深沟槽，深度为0.6um至5.0um，宽度为0.1um至1.5um，深沟槽穿过N型源区和N型外延层进入到N型衬底，然后用一般的离子注入法或plasma immersion离子注入法对深沟槽侧壁注入N型掺杂剂形成深沟槽N型掺杂侧壁23；
(7)通过蚀刻形成接触孔沟槽，深度为0.6um至1.5um，宽度为0.1um至1.5um，接触孔沟槽穿过N型源区进入到P型基区；之后对接触孔沟槽注入P型高掺杂剂，剂量为1014至5×1015/cm3；
(8)在深沟槽和接触孔沟槽侧壁、底部以及层间介质上表面沉积一层钛/氮化钛层，接着对深沟槽和接触孔沟槽进行钨填充以形成金属插塞；
(9)把第一层层间介质表面上的一层钛/氮化钛层和钨层清除掉，然后在最表面上积淀第二层层间介质36，通过第二层层间介质掩模步骤，把漏区金属垫层下源区接触孔金属插塞与漏极金属隔离开来，同时也把栅极金属垫层下的源区接触孔金属插塞和漏区金属插塞与栅极金属垫层彼此隔离开来；
(10)在器件的上面沉积一层铝合金40，厚度为0.8um至5um，然后通过金属掩模进行金属浸蚀，形成源区金属垫层，漏区金属垫层和栅极金属垫层；
(11)然后把完成前道工序的衬底10研磨其背面至小于250um厚，最后在硅片的背表面沉积多层金属层而形成背面电极。
11.根据权利要求10所述的一种芯片尺寸封装半导体功率器件的的制备方法，其中步骤(3)所述的对硅片表面注入P型掺杂剂形成P型区，在注入P型掺杂剂之前，用一掩模步骤把LDMOS的漏区覆盖住，使P型掺杂剂无法注入LDMOS的漏区，所以LDMOS的漏区没有P型区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210382123.7A CN103730494A (zh) | 2012-10-10 | 2012-10-10 | 一种芯片尺寸封装半导体功率器件的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210382123.7A CN103730494A (zh) | 2012-10-10 | 2012-10-10 | 一种芯片尺寸封装半导体功率器件的结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103730494A true CN103730494A (zh) | 2014-04-16 |
Family
ID=50454507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210382123.7A Pending CN103730494A (zh) | 2012-10-10 | 2012-10-10 | 一种芯片尺寸封装半导体功率器件的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103730494A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409502A (zh) * | 2014-11-13 | 2015-03-11 | 中航（重庆）微电子有限公司 | 功率晶体管及其制作方法 |
| CN105762193A (zh) * | 2016-04-28 | 2016-07-13 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
| CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
| CN107591452A (zh) * | 2017-10-10 | 2018-01-16 | 无锡新洁能股份有限公司 | 一种晶圆级功率半导体器件及其制作方法 |
| CN113113485A (zh) * | 2020-01-13 | 2021-07-13 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件及其形成方法 |
| CN115088081A (zh) * | 2020-12-29 | 2022-09-20 | 伏达半导体(合肥)有限公司 | 感应超结晶体管 |
| CN117810267A (zh) * | 2024-03-01 | 2024-04-02 | 深圳市冠禹半导体有限公司 | 一种栅极嵌埋式mosfet器件及其制造方法 |
-
2012
- 2012-10-10 CN CN201210382123.7A patent/CN103730494A/zh active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104409502A (zh) * | 2014-11-13 | 2015-03-11 | 中航（重庆）微电子有限公司 | 功率晶体管及其制作方法 |
| CN105762193A (zh) * | 2016-04-28 | 2016-07-13 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
| CN105845735A (zh) * | 2016-04-28 | 2016-08-10 | 上海格瑞宝电子有限公司 | 一种mosfet及其制备方法 |
| CN107591452A (zh) * | 2017-10-10 | 2018-01-16 | 无锡新洁能股份有限公司 | 一种晶圆级功率半导体器件及其制作方法 |
| CN107591452B (zh) * | 2017-10-10 | 2024-03-12 | 无锡新洁能股份有限公司 | 一种晶圆级功率半导体器件及其制作方法 |
| CN113113485A (zh) * | 2020-01-13 | 2021-07-13 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件及其形成方法 |
| CN113113485B (zh) * | 2020-01-13 | 2023-03-21 | 中芯国际集成电路制造（天津）有限公司 | 半导体器件及其形成方法 |
| CN115088081A (zh) * | 2020-12-29 | 2022-09-20 | 伏达半导体(合肥)有限公司 | 感应超结晶体管 |
| CN117810267A (zh) * | 2024-03-01 | 2024-04-02 | 深圳市冠禹半导体有限公司 | 一种栅极嵌埋式mosfet器件及其制造方法 |
| CN117810267B (zh) * | 2024-03-01 | 2024-04-30 | 深圳市冠禹半导体有限公司 | 一种栅极嵌埋式mosfet器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103730494A (zh) | 一种芯片尺寸封装半导体功率器件的结构 | |
| CN103247681B (zh) | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet | |
| CN103137697B (zh) | 功率mosfet及其形成方法 | |
| CN103456791A (zh) | 沟槽功率mosfet | |
| US8790971B1 (en) | Method of fabricating a super junction transistor | |
| US7790520B2 (en) | Process for manufacturing a charge-balance power diode and an edge-termination structure for a charge-balance semiconductor power device | |
| CN101777514A (zh) | 一种沟槽型半导体功率器件及其制备方法 | |
| CN106024630B (zh) | 沟槽栅功率器件的制造方法及结构 | |
| CN108091573A (zh) | 屏蔽栅沟槽mosfet esd结构及其制造方法 | |
| CN104617045B (zh) | 沟槽栅功率器件的制造方法 | |
| CN103839999A (zh) | 一种功率场效应晶体管的结构与制备方法 | |
| CN104241268A (zh) | 沟槽型-垂直式双扩散金氧半晶体管结构及其制造方法 | |
| CN103730493A (zh) | 一种半导体功率器件的结构 | |
| CN104183639B (zh) | 半导体器件及其制造工艺方法 | |
| CN101728266B (zh) | 沟渠式功率半导体的制作方法 | |
| CN109037071A (zh) | 一种屏蔽栅功率器件的制备方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN104425247B (zh) | 一种绝缘栅双极型晶体管的制备方法 | |
| CN103872095B (zh) | P型ldmos器件的沟槽及工艺方法 | |
| CN103441149B (zh) | 沟槽功率器件及其制作方法 | |
| CN102646712A (zh) | 一种ldmos器件及其制造方法 | |
| CN103730467A (zh) | 一种半导体功率器件的结构与制备方法 | |
| CN103730497A (zh) | 一种芯片尺寸封装功率器件的结构 | |
| CN103187292B (zh) | 一种制造沟槽型半导体功率器件的方法 | |
| CN104241353B (zh) | 射频ldmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| DD01 | Delivery of document by public notice |
Addressee: Hui Guodong Document name: Notification of Publication of the Application for Invention |
|
| DD01 | Delivery of document by public notice |
Addressee: SHENZHEN LIZHEN SEMICONDUCTOR CO., LTD. Document name: Notification of before Expiration of Request of Examination as to Substance |
|
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140416 |