CN103701322A - 电源电路和迟滞降压变换器 - Google Patents

电源电路和迟滞降压变换器 Download PDF

Info

Publication number
CN103701322A
CN103701322A CN201310445499.2A CN201310445499A CN103701322A CN 103701322 A CN103701322 A CN 103701322A CN 201310445499 A CN201310445499 A CN 201310445499A CN 103701322 A CN103701322 A CN 103701322A
Authority
CN
China
Prior art keywords
voltage
sluggish
feedback
inductor
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310445499.2A
Other languages
English (en)
Inventor
金光镐
许栋勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103701322A publication Critical patent/CN103701322A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

提供一种电源电路和迟滞降压变换器。一种使用电感器来变换DC电源的电源单元包括：反馈电路，用于对从电感器的第一端输出的输出电压进行分压以将输出电压变换为第一反馈电压；微分器，用于对第一反馈电压进行微分以将第一反馈电压变换为第二反馈电压；迟滞比较器，用于将第二反馈电压的电平与参考电压带进行比较以输出比较信号；开关，用于响应于比较信号来执行将利用输入电压对电感器的第二端进行上拉或者将电感器的第二端进行下拉中的至少一个。

Description

电源电路和迟滞降压变换器
本申请要求于2012年9月27日提交的第10-2012-0108082号韩国专利申请的优先权，该申请的全部内容通过引用包含于此。
技术领域
在此的本发明构思涉及半导体装置，更具体地讲，本发明构思涉及一种具有高速响应特性的电源电路和迟滞降压变换器（hysteresis buckconverter）。
背景技术
电源电路是用于驱动各种电子装置的基本装置。随着移动装置的使用的增加，对高效率的DC-DC变换器的需求也增加。具体地讲，移动装置需要一种使电阻分量的干扰最小化的DC-DC变换器。在使用利用电阻器的压降方法的情况下，功耗必然增加。因此，通常将使用电感器的降压变换器用作DC-DC变换器，其中，降压变换器可易于在使功耗最小化的同时获得目标电平的电压。
降压变换器是用于将高的直流电压变换为较低直流电压的电源电路。使用与电阻器相比功耗相对低的电感器的降压变换器可提供高的能量效率。
使用迟滞比较器控制上拉/下拉开关的迟滞降压变换器使用特定带的参考电压Vref。迟滞降压变换器具有高速瞬态响应和稳定性的优点。
在迟滞降压变换器中，上拉/下拉开关的切换频率相对低。由于低的切换频率，因此迟滞降压变换器易受流过电感器的大的电流纹波的影响。由于电流纹波，因此相对大量的噪声被施加到负载。
发明内容
根据本发明构思的一方面，提供一种使用电感器来变换DC电源的电源单元，所述电源单元可包括：反馈电路，用于对从电感器的第一端输出的输出电压进行分压以将输出电压变换为第一反馈电压；微分器，用于对第一反馈电压进行微分以将第一反馈电压变换为第二反馈电压；迟滞比较器，用于将第二反馈电压的电平与参考电压带进行比较以输出比较信号；开关，用于响应于比较信号来执行将利用输入电压对电感器的第二端进行上拉或者将电感器的第二端进行下拉中的至少一个。
在一些实施例中，微分器控制延迟使得第二反馈电压的相位与流过电感器的电流的相位同步。
在一些实施例中，第二反馈电压的波形被配置为恢复流过电感器的电流的波形。
在一些实施例中，微分器包括：运算放大器，用于通过非反相端接收第一反馈电压；电容器，用于连接在运算放大器的反相端与地之间；电阻器，用于连接在运算放大器的输出端与运算放大器的反相端之间。在一些实施例中，电容器和电阻器中的至少一个是可变的。
在一些实施例中，通过控制电容器和电阻器中的至少一个来控制开关的上拉或下拉周期。
在一些实施例中，反馈电路包括用于对输出电压进行分压的第一反馈电阻器和第二反馈电阻器，其中，第一反馈电阻器是可变的。
在一些实施例中，参考电压带对应于第二反馈电压的线性部分。
在一些实施例中，参考电压带对应于第二反馈电压的最小值和最大值之间的带隙。
根据本发明构思的另一方面，提供一种迟滞降压变换器。所述迟滞降压变换器可包括：反馈电路，用于对从电感器的第一端输出的输出电压进行分压以将输出电压变换为反馈电压；迟滞比较器，用于将反馈电压的电平与参考电压带进行比较以输出比较信号；开关，用于参照比较信号以将输入电压上拉或将输入电压下拉到电感器的第二端；自适应迟滞窗控制器，用于自适应地控制迟滞窗，使得参考电压带与输入电压成正比并与输出电压成反比。
在一些实施例中，自适应迟滞窗控制器包括：迟滞电流发生器，用于生成与输入电压成正比并与输出电压成反比的迟滞电流；迟滞电压发生器，用于参照迟滞电流来设置参考电压带。在一些实施例中，迟滞电流发生器包括其电阻值与包括在反馈电路中的反馈电阻器对应的可变电阻器，其中，可变电阻器与输出电压的电平成正比。在一些实施例中，迟滞电流发生器生成其电平与输入电压成正比并与输出电压成反比的迟滞电流。
在一些实施例中，迟滞电压发生器根据迟滞电流而生成第一参考电压和第二参考电压以形成参考电压带。
根据本发明构思的另一方面，提供一种迟滞降压变换器。所述迟滞降压变换器可包括：电感器，具有第一端和第二端；反馈电路，用于将来自电感器的第一端的输出电压变换为第一反馈电压；微分器，用于将第一反馈电压变换为第二反馈电压；迟滞比较器，用于将第二反馈电压的电平与参考电压带进行比较并且输出比较信号。微分器控制延迟以使得第二反馈电压的相位与流过电感器的电流的相位同步。
在一些实施例中，迟滞降压变换器还包括：开关，其中，开关包括上拉开关和下拉开关，其中，上拉开关和下拉开关响应于比较信号来控制电感器的第二端的输入电压。在一些实施例中，当上拉开关被激活时，电源电压被施加到电感器的第二端，当下拉开关被激活时，电感器的第二端接地。
在一些实施例中，微分器可包括：运算放大器，用于通过非反相端接收第一反馈电压；电容器，用于连接在运算放大器的反相端与地之间；电阻器，用于连接在运算放大器的输出端与运算放大器的反相端之间。在一些实施例中，电容器和电阻器中的至少一个是可变的。
在一些实施例中，反馈电路包括用于驱动输出电压的第一反馈电阻器和第二反馈电阻器，其中，第一反馈电阻器是可变的。
附图说明
从对附图中示出的本发明构思的实施例的更具体的描述中，本发明构思的前述及其它特征和优点将变得清楚，其中，类似的附图标号在不同的示图中指示相同的部件。附图不必成比例，反而将重点放在示出本发明构思的原理上。
图1是示出根据本发明构思的示例实施例的迟滞降压变换器的电路和框图。
图2是示出根据本发明构思的示例实施例的图1的迟滞比较器的功能的波形图。
图3是示出根据本发明构思的示例实施例的图1的微分器的电路图。
图4是示出根据本发明构思的示例实施例的反馈电压的波形的波形图。
图5A和图5B是分别示出不包括微分器的迟滞降压变换器的输出和包括微分器的迟滞降压变换器的输出的波形图。
图6是示出本发明构思的示例实施例的迟滞降压变换器的效率的曲线图。
图7是示出根据本发明构思的示例实施例的迟滞降压变换器的电路和框图。
图8是示出根据本发明构思的示例实施例的图7的自适应迟滞窗控制器的框图。
图9是示出根据本发明构思的示例实施例的图8的迟滞电流发生器的电路图。
图10是示出根据本发明构思的示例实施例的图8的迟滞电压发生器的示例实施例的电路图。
图11是示出根据本发明构思的示例实施例的图8的迟滞电压发生器的另一示例实施例的电路图。
图12A和图12B是示出根据本发明构思的一些示例实施例的切换频率的改变的曲线图。
图13是示出根据本发明构思的一些示例实施例的存储器控制器的框图。
图14是示出根据本发明构思的一些示例实施例的移动装置的框图。
具体实施方式
以下将参照示出示例实施例的附图更充分地描述各种实施例。然而，这些发明构思可以以许多不同的形式来实现，而不应被解释为限于这里阐述的实施例。
将理解，当元件或层被称为“在”另一元件或层“上”、“连接到”或“结合到”另一元件或层时，所述元件或层可直接“在”所述另一元件或层“上”、“连接到”或“结合到”所述另一元件或层，或者可存在中间元件或层。相比之下，当元件或层被称为“直接在”另一元件或层“上”、“直接连接到”或“直接结合到”另一元件或层时，不存在中间元件或层。类似的标号始终表示相同的元件。如这里所使用的，术语“和/或”包括相关列出的项中的一个或多个项的任意组合和所有组合。
将理解，虽然术语“第一”、“第二”、“第三”等在这里可被用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应当被这些术语所限制。这些术语仅用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分进行区分。因此，在不脱离本发明构思的教导的情况下，下面论述的第一元件、组件、区域、层或部分可被称为第二元件、组件、区域、层或部分。
为便于描述，为描述如附图中所示出的一个元件或特征与另一元件或特征的关系，这里可使用空间相关术语（诸如“在……下面”、“在……下方”、、“在……之下”、“在……之上”、“上面”等）。将理解，空间相关术语不仅意图包含附图中描绘的方位，还意图包含装置在使用或操作中的不同方位。例如，如果附图中的装置被倒置，则被描述为在其它元件或特征“下方”或“下面”的元件或特征将随后被定位于在所述其它元件或特征“之上”。因此，示例性术语“在…下方”可包含上面和下面的方位两者。可将装置以其他方式定位（旋转90度或处于其它方位），并相应地解释这里使用的空间相关描述符。
这里使用的术语仅是为了描述特定示例性实施例的目的，而不意图限制本发明构思。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解，当在本说明书中使用时，术语“包括”和/或“包含”表示存在所陈述的特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组合。
这里，参照代表性示图来描述示例性实施例，其中，所述代表性示图是理想化的示例性实施例（和中间结构）的示意图。这样，将预料到由例如制造技术和/或公差引起的示图的形状的变化。因此，示例性实施例不应被解释为限于这里示出的区域的特定形状，而将包括由例如制造引起的形状的偏差。例如，作为矩形示出的注入区域通常将具有圆形的或曲线的特征和/或在边缘处的注入浓度的梯度，而不是从注入区域到非注入区域的二态变化。同样地，由注入形成的埋入区域可导致在埋入区域与发生注入的表面之间的区域中的一些注入。因此，在附图中示出的区域实际上是示意性的，所述区域的形状未意图示出装置的区域的实际形状，且未意图限制本发明构思的范围。
图1是示出根据本发明构思的示例实施例的迟滞降压变换器100的电路和框图。参照图1，迟滞降压变换器100包括电感器L、输出电容器Co、电阻器RESR、Rfb1和Rfb2、迟滞比较器110、控制器120、开关130、零电流检测器140以及微分器150。
迟滞比较器110具有输入端IN以及参考电压端HYS_H、HYS_L。迟滞比较器110分别将提供给输入端IN的反馈电压vfb'(t)与提供给参考电压端HYS_H、HYS_L的参考电压VH、VL进行比较。在反馈电压vfb'(t)的电平高于第二参考电压VH的实施例中，迟滞比较器110可输出逻辑“高”的比较信号Comp。在逻辑“高”被输出时，如果反馈电压vfb'(t)的电平低于第一参考电压VL，则迟滞比较器110将比较信号Comp转变为逻辑“低”。迟滞比较器110的驱动方法可被设置为以与上述输出方法相反的方式进行操作。即，在反馈电压vfb'(t)的电平高于第二参考电压VH的实施例中，迟滞比较器110可输出逻辑“低”的比较信号Comp。在逻辑“低”被输出时，如果反馈电压vfb'(t)的电平低于第一参考电压VL，则迟滞比较器110将比较信号Comp转变为逻辑“高”。
控制器120参照从迟滞比较器110输出的比较信号Comp和零电流检测器140的输出来控制开关130。控制器120根据从迟滞比较器110提供的比较信号Comp来输出第一开关信号S1和第二开关信号S2。第一开关信号S1和第二开关信号S2控制开关130。第一开关信号S1驱动开关130的上拉开关（PUS），第二开关信号S2驱动开关130的下拉开关（PDS）。控制器120可被构造为在比较信号Comp的逻辑“高”的部分使上拉开关（PUS）导通且使下拉开关（PDS）截止。控制器120可被构造为在比较信号Comp的逻辑“低”的部分使上拉开关（PUS）截止且使下拉开关（PDS）导通。
开关130响应于开关信号S1、S2将电压施加到电感器L。开关130接收电源电压VDD。如果第一开关信号S1有效，则上拉开关（PUS）被导通并且电源电压VDD被施加到电感器L和输出电容器Co。有效串联电阻器RESR是通过连接电容器Co引起的电阻分量。如果有效串联电阻RESR增加，则电路的压降和功耗增加。优选地，有效串联电阻RESR的值保持尽可能小。如果第二开关信号S2有效，则下拉开关（PDS）被导通，并且电感器L的一端接地。因此，如果第二开关信号S2有效，则流过电感器L的前向电流减小。
输出电容器Co执行低通滤波器的功能。反馈电阻器Rfb1、Rfb2对输出电压vo(t)进行分压以将适当电平的电压提供给微分器150。反馈电阻器Rfb1可以是可变的。
零电流检测器140检测电感器电流iL(t)变为0的时间。根据上拉操作和下拉操作，流过电感器L的电流可增大或减小。然而，在直流偏置状态下，电感器电流iL(t)必须增大或减小。如果电感器电流iL(t)由于过度下拉操作而变为0，则降压变换器100不能作为电源而工作。因此，零电流检测器140检测电感器电流iL(t)是否变为0，并将检测的内容传送到控制器120。随后，控制器120生成用于增大上拉部分的开关信号。
微分器150对反馈电压vfb(t)执行微分操作，以将微分操作结果vfb’(t)传送到迟滞比较器110的输入端IN。微分器150可包括电阻器Rd和电容器Cd。反馈电压vfb(t)的相位在通过微分器150时被微分器150的电容器Cd偏移90°。由于相移，提供给迟滞比较器110的反馈电压vfb'(t)可具有与电感器电流iL(t)近似相同的相位的波形。
包括在微分器150中的电阻器Rd和电容器Cd可以是可变的。即，微分后的反馈电压vfb'(t)的电平或相位可通过可变电阻器和/或可变电容器来控制。如果控制电阻器Rd的电阻值或电容器Cd的电容值，则迟滞降压变换器100的切换频率可被设置为最优频率。
根据迟滞降压变换器100，由输出电容器Co延迟的相位可通过微分器150来补偿。相位与电感器电流iL(t)相同的反馈电压vfb'(t)可被提供给迟滞比较器110。根据这种操作，迟滞比较器110的参考电压的带可被扩展。迟滞比较器110可在不增大作为功耗的主要原因的电阻器的电阻值的情况下增大切换频率fsw。
图2是示出根据本发明构思的示例实施例的图1的迟滞比较器110的功能的波形图。参照图2，迟滞比较器110基于针对反馈电压vfb'(t)的两个阈值电压VL、VH而工作。
首先，假设提供给迟滞比较器110的输入端IN的反馈电压vfb'(t)具有一直增大到时间t3并在时间t3之后减小的三角波形。假设从迟滞比较器110输出的比较信号Comp的初始状态是逻辑“低”。
提供给迟滞比较器110的输入端IN的反馈电压vfb'(t)逐渐增大。反馈电压vfb'(t)的电平在时间t1变得高于第一参考电压VL。在从迟滞比较器110输出的电流比较信号Comp的状态是逻辑“低”的情况下，直到反馈电压vfb'(t)高于第二参考电压VH时比较信号Comp才翻转。因此，即使反馈电压vfb'(t)的电平高于第一参考电压VL，如果反馈电压vfb'(t)的电平低于第二参考电压VH，则迟滞比较器110的输出仍可保持逻辑“低”。
在时间t2，反馈电压vfb'(t)的电平变得高于第二参考电压VH。此时，迟滞比较器110可将比较信号Comp的电平转变为逻辑“高”。反馈电压vfb'(t)的电平必须高于第二参考电压VH，以便使比较信号Comp从逻辑“低”转变为逻辑“高”。
反馈电压vfb'(t)的电平从时间t3开始减小。此时，迟滞比较器110可将比较信号Comp的电平保持在逻辑“高”。在时间t4，反馈电压vfb'(t)的电平开始减小至第二参考电压VH以下。然而，迟滞比较器110将比较信号Comp的电平保持在逻辑“高”。在电流比较信号Comp是逻辑“高”状态的情况下，只有在反馈电压vfb'(t)的电平变得低于第一参考电压VL时,迟滞比较器110才将比较信号Comp的电平转变为逻辑“低”。即，当反馈电压vfb'(t)的电平变得低于第一参考电压VL时，在时间t5，迟滞比较器110将比较信号Comp的电平转变为逻辑“低”。
在迟滞比较器110中，当在输入端IN接收的输入信号的电平增大时，第一参考电压VH变为阈值电压，而当输入信号的电平减小时，第二参考电压VL变为阈值电压。
图3是示出根据本发明构思的示例实施例的图1的微分器的示例实施例的电路图。参照图3，微分器150可包括运算放大器151。
反馈电压vfb(t)被输入到运算放大器151的非反相输入端（+）。电阻器Rd连接在反相输入端（-）与输出端之间，电容器Cd连接在反相输入端（-）与地之间。可使用虚地概念来实现微分器150，其中，非反相输入端（+）与反相的输入端（-）之间的电压差为0，并且流入微分器150的电流为0。根据使用虚地概念的实施方式，微分器150的输入和输出的传递函数可由以下数学公式1表示。
[数学公式1]
r(』)二1十口RdCd
就传递函数而言，交流（AC）增益可由于电阻器Rd和电容器Cd而增大。微分器150的输出信号相对于微分器150的输入信号相移约90°。
包括在微分器150中的电阻器Rd和电容器Cd可以是可变的。微分后的反馈电压vfb'(t)的电平或相位可由电阻器Rd的电阻值或电容器Cd的电容值来控制。即，通过控制微分器150的电阻器Rd的电阻值或电容器Cd的电容值，迟滞降压变换器100的切换频率fsw可被控制。如果电阻器Rd的电阻值或电容器Cd的电容量被最优地控制，则可增大迟滞降压变换器100的切换频率fsw且可提供稳定输出电压vo(t)。
微分器150不限于上述运算放大器151。输入信号与输出信号之间的增益和相位被设置为对应于微分器150的特性的任何电路均可替代微分器150。
图4是示出图1的示例实施例的迟滞降压变换器100的操作的波形图。参照图4，示出电感器电流iL(t)、输出电压vo(t)、微分器150的反馈电压vfb(t)和输出电压vfb'(t)。基于这样的假设示出每个波形：构成迟滞降压变换器100的元件无信号延迟并具有无穷大增益。
在图4的波形图（I）中，示出电感器电流iL(t)的波形。以周期为（Δt1+Δt2）的三角波形状来提供电感器电流iL(t)的波形。电感器电流iL(t)对应于根据开关130的上拉/下拉操作而存储在电感器L中的能量。流过电感器L的电感器电流iL(t)的交流电平对应于基于平均电流（Io）的最大点（Io+ΔIL）和最小点（Io-ΔIL）。如果上拉开关PUS被导通，则电感器电流iL(t)从最小点（Io-ΔIL）增大到最大点（Io+ΔIL）。此后，如果下拉开关PDS被导通，则电感器电流iL(t)从最大点（Io+ΔIL）减小到最小点（Io-ΔIL）。电感器电流iL(t)的波形的增大部分（Δt1）和波形的减小部分（Δt2）可根据迟滞降压变换器100的特性而被不同地控制。电感器电流iL(t)的波形的上拉部分的斜率（m1）和波形的下拉部分的斜率（-m2）可被开关信号S1、S2不同地控制。
在图4的波形图（II）中，示出根据电感器电流iL(t)的输出电压vo(t)的波形。在通过开关130将能量积累在电感器L中的波形的部分，输出电压vo(t)变得低于偏移电压Vo。在电感器电流iL(t)增大的波形的部分(0-T2)中，跨过有效串联电阻器RESR和输出电容器Co而出现的电压减小，随后增大，但是保持低于偏移电压Vo。在电感器L中的能量被放电的波形的部分，输出电压vo(t)增大到偏移电压Vo以上。即，在电感器电流iL(t)减小的波形的部分（T2-T4）中，跨过有效串联电阻器RESR与输出电容器Co而出现的电压增大到偏移电压Vo以上，随后减小。
在图4的波形图（III）中，示出反馈电压vfb(t)。反馈电压vfb(t)是对输出电压vo(t)进行分压而产生的电压。即，输出电压vo(t)的电平跨过反馈电阻器Rfb1而下降以变为反馈电压vfb(t)。反馈电压vfb(t)的波形与输出电压vo(t)相同，并且反馈电压vfb(t)的电平小于输出电压vo(t)的电平。
反馈电压vfb(t)不足以实时反映电感器电流iL(t)的变化。在电感器电流iL(t)增大的波形的部分（0-T2），可发生反馈电压vfb(t)的电平的增大和减小。由于反馈电压vfb(t)的电压电平相对低，因此迟滞窗（ΔHYS'）相对窄。因此，迟滞比较器110的区分能力由于窄的迟滞窗（ΔHYS'）而下降。
在图4的波形图（IV）中，示出作为将反馈电压vfb(t)微分的电压的反馈电压vfb'(t)的波形。参照微分后的反馈电压vfb'(t)，反馈电压vfb'(t)的电平从时间0至时间T2线性增大，并从时间T2至时间T4线性减小。根据反馈电压vfb'(t)，迟滞比较器110的输入可具有分段线性。因此，由反馈电压vfb(t)的非线性造成的迟滞窗（ΔHYS）的限制可被解决。
微分后的反馈电压vfb'(t)的波形实时反映电感器电流iL(t)的增大和减小。在微分后的反馈电压vfb'(t)被提供给迟滞比较器110的情况下，迟滞比较器110可以以高速更准确地工作。
根据本发明构思的一方面，电感器电流iL(t)和微分后的反馈电压vfb'(t)具有相同的相位。下拉/上拉操作可被相位与电感器电流iL(t)相同的反馈电压vfb'(t)所控制。即，可相对于电感器电流iL(t)无延迟地执行快速开关。快速开关控制意味着迟滞降压变换器100的切换频率fsw的增大。切换频率fsw的增大意味着迟滞降压变换器100可用作具有高的变换效率的稳定电源，并可生成具有减小的纹波的输出电压。
图5A和图5B是示出根据本发明构思的示例实施例的本发明构思的特性的波形。图5A示出当反馈电压vfb(t)被直接输入到迟滞比较器110时的电感器电流iL(t)和输出电压vo(t)的波形。图5B示出当通过微分器150的反馈电压vfb'(t)被输入到迟滞比较器110时的电感器电流iL(t)和输出电压vo(t)的波形。
参考图5A，假设负载电流是500mA，示出不使用微分器150的迟滞比较器110的电感器电流iL(t)和输出电压vo(t)的波形。参照电感器电流iL(t)，由未被微分的反馈电压发生开关。在这种情况下，上拉/下拉操作被相对小的切换频率fsw所控制。
参照图5A的电感器电流iL(t)，通过切换，最小电流与最大电流之间的电平差约为720mA。电平差对应于电感器电流iL(t)的纹波的振幅。具有三角波形的电感器电流iL(t)的周期约为4.54μs，这对应于约220kHZ的切换频率fsw。
就图5A的输出电压vo(t)而言，输出电压vo(t)在与电感器电流iL(t)的相位不同的同时进行变化。然而，输出电压vo(t)具有与电感器电流iL(t)相同的周期。输出电压vo(t)包括大约88mV的纹波。这对于稳定电源是不充足的值。
参照图5B，示出使用微分器150来提供500mA的负载电流的迟滞降压变换器100的电感器电流和输出电压。参照电感器电流iL(t)，由微分后的反馈电压vfb'(t)发生切换。在这种情况下，上拉/下拉被相对高的切换频率所控制。
参照图5B中的电感器电流iL(t)的波形，通过切换的最小电流与最大电流之间的电平差约为147mA。即，与不使用微分器150的情况相比，电感器电流iL(t)的纹波极大地减小。具有三角波形的电感器电流iL(t)的周期为0.97μs,这对应于约1.024MHz的切换频率fsw。
就图5B的输出电压vo(t)而言，输出电压在与电感器电流iL(t)的相位相同的同时进行变化。输出电压vo(t)具有与电感器电流iL(t)相同的周期（约0.97μs）。输出电压vo(t)包括约5mV的纹波。这对于稳定电源是充足的值。根据本发明构思的示例实施例，如图5B所示，在迟滞降压变换器100中，与不使用微分器150的实施例相比，切换频率fsw可至少增大四倍，电感器电流iL(t)的纹波可至少减小五分之一。如图5B所示，与不使用微分器150的实施例相比，迟滞降压变换器100的输出电压vo(t)的纹波可减小到小于6%。
根据使用微分器150提供反馈电压的本发明构思的示例实施例，迟滞降压变换器100的切换频率fsw可极大地增大。本发明构思的迟滞降压变换器100可由于切换频率的增大而用作稳定电源。
图6是示出本发明构思的迟滞降压变换器100的效率的曲线图。参照图6，曲线图示出在分别使用微分器150和不使用微分器150时的迟滞降压变换器100相对于负载电流的变换效率。
通过曲线C2示出使用微分器150的迟滞降压变换器200的效率。通过曲线C1示出不使用微分器150的降压变换器的效率。就不使用微分器150的迟滞降压变换器100的效率曲线C1而言，不管负载电流的状况如何，变换效率总是小于95%。就使用微分器150的迟滞降压变换器100的效率曲线C2而言，变换效率在负载电流为100mA之前大于95%。根据本发明构思的迟滞降压变换器100，与不使用微分器150的实施例相比，即使负载增大，迟滞降压变换器100也可使效率提高约1.3%～3.4%。
图7是示出根据本发明构思的示例实施例的迟滞降压变换器200的电路和框图。参照图7，迟滞降压变换器200包括电感器L、输出电容器Co、电阻器RESR、Rfb1和Rfb2、迟滞比较器210、控制器220、开关230、零电流检测器240和自适应迟滞窗控制器250。电阻器Rfb1可以是可变的。
迟滞比较器210、控制器220、开关230和零电流检测器240与关于图1描述的迟滞比较器110、控制器120、开关130和零电流检测器140相同。因此，省略对迟滞比较器210、控制器220、开关230和零电流检测器240的描述。
自适应迟滞窗控制器250可根据输入电压VDD或输出电压Vo(t)自适应地控制迟滞比较器210的参考电压Vref。自适应迟滞窗控制器250生成迟滞窗(ΔHYS=VH-VL)，其中，迟滞窗与输入电压VDD成正比并与输出电压Vo(t)成反比。
切换频率fsw的变化可因与输入电压VDD成正比并与输出电压Vo(t)成反比的迟滞窗（ΔHYS）所减小。因此，噪声谱可因切换频率fsw的稳定所减小。在负载中流过的噪声被容易地切断。由于开关损耗和导电损耗可因切换频率fsw的稳定所最优化，因此可实现有效率的降压变换器200。
图8是示出根据本发明构思的示例实施例的图7的自适应迟滞窗控制器250的框图。参照图8，迟滞窗控制器250包括迟滞电流发生器252和迟滞电压发生器254。
图9是示出图8的迟滞电流发生器252的电路图。参照图8和图9，迟滞窗控制器250接收参考电压Vref并输出第一参考电压VH和第二参考电压VL。迟滞电流发生器252被提供作为电源的输入电压VDD。迟滞电流发生器252包括控制电阻器Rctrl，其中，控制电阻器Rctrl对应于图7的可变反馈电阻器Rfb1和反馈电阻器Rfb2的和。迟滞电流发生器252使用作为源的输入电压VDD来生成与控制电阻器Rctrl成反比的迟滞电流IHYS。使用生成的迟滞电流IHYS，迟滞电流发生器252生成第一参考电流(IΔH)和第二参考电流(IΔ L)。
迟滞电压发生器254接收参考电压Vref和电源电压VDD，并使用从迟滞电流发生器252提供的第一参考电流(IΔH)和第二参考电流(IΔL)来生成第一参考电压VH和第二参考电压VL。第一参考电压VH和第二参考电压VL之间的电平差对应于在迟滞比较器210中输入的迟滞窗。
参照图9，迟滞电流发生器252可包括使用运算放大器251的电流源电路。
迟滞电流发生器252生成与输入电压VDD成正比并与输出电压Vo(t)成反比的迟滞电流IHYS。迟滞电流发生器252参照迟滞电流IHYS来生成第一参考电流(IΔH)和第二参考电流(IΔL)。
输入电压VDD被串联电阻器R1、R2所分压。在节点n1的电压（跨过电阻器R1而出现的电压）被输入到运算放大器251的非反相输入端（+）。运算放大器251的输出端连接到NMOS晶体管N1的栅极。跨过控制电阻器Rctrl而出现的控制电压Vctrl由以下数学公式2表示。
[数学公式2]
Vctrl = VDD ( R 2 R 1 + R 2 )
R1和R2是固定的阻值。控制电阻器Rctrl可以是可变电阻器，并可由以下数学公式3表示。
[数学公式3]
Rctrl = Rfb 1 + Rfb 2 = Vo ( Rfb 2 V REF )
根据上述控制电阻器Rctrl的值，流过控制电阻器Rctrl的电流可由数学公式4表示。
[数学公式4]
I HYS = Vctrl Rctrl = ( R 2 R 1 + R 2 ) ( V REF Vfb 3 ) ( VDD Vo ) = K 1 ( VDD Vo )
参照上述数学公式3，由于控制电阻器Rctrl，由迟滞电流发生器252所生成的迟滞电流IHYS与输入电压VDD成正比且与输出电压Vo(t)成反比。
基于迟滞电流IHYS，通过电流镜电路生成第一参考电流(IΔH)和第二参考电流(IΔL)。电流发生器252可包括PMOS晶体管P1、P2、P3以及NMOS晶体管N2、N3。分别流过PMOS晶体管P3和NMOS晶体管N3的第一参考电流(IΔH)和第二参考电流(IΔL)的量与迟滞电流IHYS的量相同。第一参考电流(IΔH)和第二参考电流(IΔL)的电平与输入电压VDD成正比且与输出电压Vo(t)成反比。
图10是示出图8的迟滞电压发生器254的示例的电路图。参照图10，迟滞电压发生器254a将从迟滞电流发生器252提供的第一参考电流(IΔH)和第二参考电流(IΔL)分别变换为迟滞电压VH和迟滞电压VL。
根据迟滞电压发生器254a，为了使迟滞电压发生器254a包括使用参考电压Vref的电流源电路，设有运算放大器255a和电流镜部分256a。运算放大器255a的输出端连接到NMOS晶体管N4的栅极。迟滞电压发生器254a可生成迟滞参考电压VH和迟滞参考电压VL，其中，迟滞参考电压VH和迟滞参考电压VL不会极大地受运算放大器255a和电流镜部分256a生成的电流的影响。这是因为这样的结果：迟滞电压发生器254a被提供由迟滞电流发生器252生成的第一参考电流(IΔH)和第二参考电流(IΔL)以生成与所述电流对应的迟滞参考电压VH、VL。在这种结构中，如图10所示，流过电流镜部分256a的PMOS晶体管P4、P5的电流不必很大。不管电阻器R3、R4、R5、R6如何，相对大的第一参考电流(IΔH)和第二参考电流(IΔL)可用于生成迟滞参考电压VH、VL。因参考电流的差异造成的误差可在减小电阻器R5、R6的同时通过生成第一参考电流(IΔH)和第二参考电流(IΔL)而被极大地减小。
图11是示出图8的迟滞电压发生器254的另一示例实施例的电路图。参照图11，迟滞电压发生器254b可包括图10的迟滞电压发生器254a，但是迟滞电压发生器254b不包括电流镜部分256a。迟滞电压发生器254b可包括运算放大器255b。
如图11所示，迟滞电压发生器254b的这种结构是可行的，这是由于迟滞电流发生器252生成具有足够大的值的第一参考电流(IΔH)和第二参考电流(IΔL)。
图12A和图12B是根据本发明构思的一些示例实施例的切换频率的变化的曲线图。图12A示出切换频率相对于输入电压VDD的变化。图12B示出切换频率相对于输出电压Vo的变化。
参照图12A，简要示出当在将输出电压Vo保持为1.5V的同时将输入电压VDD从2.5V改变到3.6V时的切换频率fsw的变化。曲线C4示出当迟滞参考电压固定时的切换频率fsw的变化。曲线C3示出当施加根据本发明构思的图7的示例实施例而自适应地变化的迟滞参考电压时的切换频率fsw的变化。与如曲线C4所示的固定的迟滞参考电压条件相比，如曲线C3所示的降压变换器（例如，本发明构思的迟滞降压变换器200）的切换频率fsw的变化基于280KHz而减小约33%。
参照图12B，简要示出当在将输入电压VDD固定在30V的同时将输出电压Vo从0.7V改变为2.2V时的切换频率fsw的变化。曲线C5示出当迟滞参考电压固定时的切换频率fsw的变化。曲线6示出当施加根据本发明构思的图7的示例实施例而自适应地变化的迟滞参考电压时的切换频率fsw的变化。与如曲线C5所示的固定的迟滞参考电压条件相比，如曲线C6所示的本发明构思的降压变换器（例如，迟滞降压变换器200）的切换频率fsw的变化基于280KHz而减小约25%。
图13示出根据本发明构思的示例实施例的存储***1000的框图。参照图13，存储***1000包括存储器控制器1100、非易失性存储器1200和降压变换器1300。存储器控制器1100输入/输出数据和命令信号数据/CMD。存储器控制器1100和非易失性存储器1200交换I/O数据。降压变换器1300将电压Vout施加到存储器控制器1100和非易失性存储器1200。降压变换器1300与分别关于图1和图7描述的迟滞降压变换器100和迟滞降压变换器200基本上相同。
可根据这样的实施例来设置降压变换器1300：将反馈电压微分以输入到迟滞比较器（参照图1）的实施例，或者迟滞窗根据输入或输出电压的电平而自适应地变化的实施例（参照图7）。
适用这种技术的降压变换器1300可作为通过高的切换频率而具有减小的纹波的稳定的DC电源而工作。降压变换器1300可作为DC-DC变换器而工作，其中，DC-DC变换器针对输入或输出电压的变化而以稳定的切换频率工作。。
图14是示出根据本发明构思的示例实施例的移动装置2000的框图。参照图14，移动装置2000可包括电池2100、电源电路2200、应用处理器2300、输入/输出接口2400、RAM2500、模拟基带芯片集2600、显示器2700和非易失性存储器2800。
电源2200将从电池2100提供的电源电压VDD变换为各种电平Vout1至Vout6以将它们分别输出到各种驱动部件，即，应用处理器2300、输入/输出接口2400、RAM2500、模拟基带芯片集2600、显示器2700和非易失性存储器2800。例如，电源电路2200可包括降压变换器，其中，所述降压变换器对反馈电压进行微分以将微分后的反馈电压提供给迟滞比较器（基本上类似于关于图1描述的迟滞降压变换器100）。例如，电源电路2200可被设置为降压变换器，其中，所述降压变换器根据输入或输出电压的电平自适应地改变迟滞窗（基本上类似于关于图7描述的迟滞降压变换器200）。
适用这种技术的电源电路2200可作为通过高的切换频率而具有减小的纹波的稳定的DC电源而工作。电源电路2200可作为DC-DC变换器而工作，其中，DC-DC变换器针对输入或输出电压的变化而以稳定的切换频率工作。
可使用各种类型的封装来安装半导体装置，其中，所述封装诸如PoP（封装体叠层，package on package）、球栅阵列（BGA）、芯片级封装（CSP）、带引线的塑料芯片载体（PLCC）、塑料双列直插式封装（PDIP）、窝伏尔组件中的裸片（Die in Waffle Pack）、窝伏尔晶片形式中的裸片（Die in Wafer Form）、板上芯片（COB）、陶瓷双列直插式封装（CERDIP）、塑料公制四方扁平封装（MQFP）、薄型四方扁平封装（TQFP）、小外型封装（SOIC）、缩小外型封装（SSOP）、薄小外型封装（TSOP）、***封装（SIP）、多芯片封装（MCP）、晶片级制造封装（WFP）和晶片级堆叠封装（WSP）等。
根据本发明构思的一些示例实施例，可提供一种具有快速响应特性、高电压稳定性和电能效率的电源及其控制方法。
尽管已参考本发明构思的示例实施例具体示出和描述了本发明构思，但是将理解在不脱离权利要求的精神和范围的情况下，可在形式和细节上做出各种改变。

Claims (20)

1.一种使用电感器来变换DC电源的电源单元，包括：
反馈电路，用于对从电感器的第一端输出的输出电压进行分压以将输出电压变换为第一反馈电压；
微分器，用于对第一反馈电压进行微分以将第一反馈电压变换为第二反馈电压；
迟滞比较器，用于将第二反馈电压的电平与参考电压带进行比较以输出比较信号；
开关，用于响应于比较信号来执行将利用输入电压对电感器的第二端进行上拉或者将电感器的第二端进行下拉中的至少一个。
2.如权利要求1所述的电源单元，其中，微分器控制延迟使得第二反馈电压的相位与流过电感器的电流的相位同步。
3.如权利要求2所述的电源单元，其中，第二反馈电压的波形被配置为恢复流过电感器的电流的波形。
4.如权利要求1所述的电源单元，其中，微分器包括：
运算放大器，用于通过非反相端接收第一反馈电压；
电容器，用于连接在运算放大器的反相端与地之间；
电阻器，用于连接在运算放大器的输出端与运算放大器的反相端之间。
5.如权利要求4所述的电源单元，其中，电容器和电阻器中的至少一个是可变的。
6.如权利要求5所述的电源单元，其中，通过控制电容器和电阻器中的至少一个来控制开关的上拉或下拉周期。
7.如权利要求1所述的电源单元，其中，反馈电路包括用于对输出电压进行分压的第一反馈电阻器和第二反馈电阻器，其中，第一反馈电阻器是可变的。
8.如权利要求1所述的电源单元，其中，参考电压带对应于第二反馈电压的线性部分。
9.如权利要求8所述的电源单元，其中，参考电压带对应于第二反馈电压的最小值和最大值之间的带隙。
10.一种迟滞降压变换器，包括：
反馈电路，用于对从电感器的第一端输出的输出电压进行分压以将输出电压变换为反馈电压；
迟滞比较器，用于将反馈电压的电平与参考电压带进行比较以输出比较信号；
开关，用于响应于比较信号来执行将利用输入电压对电感器的第二端进行上拉或者将电感器的第二端进行下拉中的至少一个；
自适应迟滞窗控制器，用于自适应地控制迟滞窗，使得参考电压带与输入电压成正比并与输出电压成反比。
11.如权利要求10所述的迟滞降压变换器，其中，自适应迟滞窗控制器包括：
迟滞电流发生器，用于生成与输入电压成正比并与输出电压成反比的迟滞电流；
迟滞电压发生器，用于参照迟滞电流来设置参考电压带。
12.如权利要求11所述的迟滞降压变换器，其中，迟滞电流发生器包括具有与包括在反馈电路中的反馈电阻器对应的电阻值的可变电阻器，其中，可变电阻器与输出电压的电平成正比。
13.如权利要求12所述的迟滞降压变换器，其中，迟滞电流发生器生成具有与输入电压成正比并与输出电压成反比的电平的迟滞电流。
14.如权利要求11所述的迟滞降压变换器，其中，迟滞电压发生器根据迟滞电流而生成第一参考电压和第二参考电压以形成参考电压带。
15.一种迟滞降压变换器，包括：
电感器，具有第一端和第二端；
反馈电路，用于将来自电感器的第一端的输出电压变换为第一反馈电压；
微分器，用于将第一反馈电压变换为第二反馈电压；
迟滞比较器，用于将第二反馈电压的电平与参考电压带进行比较并且输出比较信号；
其中，微分器控制延迟以使得第二反馈电压的相位与流过电感器的电流的相位同步。
16.如权利要求15所述的迟滞降压变换器，还包括：开关，其中，开关包括上拉开关和下拉开关，其中，上拉开关和下拉开关响应于比较信号来控制电感器的第二端的输入电压。
17.如权利要求16所述的迟滞降压变换器，其中，当上拉开关被激活时，电源电压被施加到电感器的第二端，当下拉开关被激活时，电感器的第二端接地。
18.如权利要求15所述的迟滞降压变换器，其中，微分器包括：
运算放大器，用于通过非反相端接收第一反馈电压；
电容器，用于连接在运算放大器的反相端与地之间；
电阻器，用于连接在运算放大器的输出端与运算放大器的反相端之间。
19.如权利要求18所述的迟滞降压变换器，其中，电容器和电阻器中的至少一个是可变的。
20.如权利要求15所述的迟滞降压变换器，其中，反馈电路包括用于驱动输出电压的第一反馈电阻器和第二反馈电阻器，其中，第一反馈电阻器是可变的。
CN201310445499.2A 2012-09-27 2013-09-26 电源电路和迟滞降压变换器 Pending CN103701322A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020120108082A KR20140041108A (ko) 2012-09-27 2012-09-27 전원 공급 장치 및 히스테리시스 벅 컨버터
KR10-2012-0108082 2012-09-27

Publications (1)

Publication Number Publication Date
CN103701322A true CN103701322A (zh) 2014-04-02

Family

ID=50338215

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310445499.2A Pending CN103701322A (zh) 2012-09-27 2013-09-26 电源电路和迟滞降压变换器

Country Status (3)

Country Link
US (1) US20140084888A1 (zh)
KR (1) KR20140041108A (zh)
CN (1) CN103701322A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016095447A1 (zh) * 2014-12-15 2016-06-23 深圳市中兴微电子技术有限公司 一种用于迟滞模式降压转换器的锁频方法和装置
CN105846678A (zh) * 2016-03-25 2016-08-10 东南大学 一种单电感多输出开关电源变换器的次环控制***
CN108418398A (zh) * 2018-02-28 2018-08-17 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） Dc-dc升压转换器的电感采样模块、电路及环路控制***
CN109217672A (zh) * 2018-10-30 2019-01-15 天津大学 采用电压比例微分滞环技术的dc-dc降压转换***
CN111082644A (zh) * 2019-12-25 2020-04-28 深圳南云微电子有限公司 宽压输入的降压电源变换器及其开关管的控制方法
CN114649935A (zh) * 2020-12-17 2022-06-21 圣邦微电子（北京）股份有限公司 开关变换器及其控制电路
CN114649935B (zh) * 2020-12-17 2024-08-30 圣邦微电子（北京）股份有限公司 开关变换器及其控制电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9501074B2 (en) * 2014-02-10 2016-11-22 Texas Instruments Incorporated Dynamic current pull-down for voltage regulator
US11005365B2 (en) * 2014-06-25 2021-05-11 Semiconductor Components Industries, Llc Power converter using hysteretic boost architecture and method therefor
JP6515570B2 (ja) * 2015-02-18 2019-05-22 Tdk株式会社 制御回路およびスイッチング電源装置
CN106208233B (zh) * 2016-08-17 2019-07-12 杰华特微电子（张家港）有限公司 迟滞比较器、应用其的电压判断电路以及电池均衡电路
KR102521718B1 (ko) 2016-11-01 2023-04-14 삼성전자주식회사 스위치 모드 전원 공급기를 포함하는 전원 변조기 및 그것을 포함하는 송신 장치
KR102028513B1 (ko) * 2018-02-08 2019-10-04 고려대학교 산학협력단 펄스폭 조절 방식의 직류-직류 벅 컨버터
US11881779B2 (en) * 2020-11-24 2024-01-23 Stmicroelectronics S.R.L. Adaptive compensation sytem for switching power converters

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3664136B2 (ja) * 2002-01-22 2005-06-22 村田機械株式会社 ヒータ通電制御回路
TWI308996B (en) * 2006-03-22 2009-04-21 Anpec Electronics Corp Switching regulator capable of fixing frequency
JP4791260B2 (ja) * 2006-06-09 2011-10-12 富士通セミコンダクター株式会社 Ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御回路及びｄｃ−ｄｃコンバータの制御方法
US7990120B2 (en) * 2006-08-04 2011-08-02 Linear Technology Corporation Circuits and methods for adjustable peak inductor current and hysteresis for burst mode in switching regulators
JP5287191B2 (ja) * 2008-12-03 2013-09-11 株式会社リコー ヒステリシススイッチングレギュレータ及びその動作制御方法
JP5634028B2 (ja) * 2009-03-05 2014-12-03 スパンション エルエルシー Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ、ｄｃ−ｄｃコンバータの制御方法
JP5347748B2 (ja) * 2009-06-18 2013-11-20 富士通セミコンダクター株式会社 Ｄｃ／ｄｃコンバータ及びｄｃ／ｄｃコンバータの制御方法
TW201109876A (en) * 2009-09-07 2011-03-16 Niko Semiconductor Co Ltd A method of reducing IC pin of pulse width modulation regulator integrate chip, and the pulse width modulation regulator integrate chip and the circuit thereof
US20110140678A1 (en) * 2009-12-14 2011-06-16 Yee Philip W Current limit recovery circuit

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016095447A1 (zh) * 2014-12-15 2016-06-23 深圳市中兴微电子技术有限公司 一种用于迟滞模式降压转换器的锁频方法和装置
CN105763054A (zh) * 2014-12-15 2016-07-13 深圳市中兴微电子技术有限公司 一种用于迟滞模式降压转换器的锁频方法和装置
CN105846678A (zh) * 2016-03-25 2016-08-10 东南大学 一种单电感多输出开关电源变换器的次环控制***
CN105846678B (zh) * 2016-03-25 2018-04-24 东南大学 一种单电感多输出开关电源变换器的次环控制***
CN108418398A (zh) * 2018-02-28 2018-08-17 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） Dc-dc升压转换器的电感采样模块、电路及环路控制***
CN108418398B (zh) * 2018-02-28 2019-10-18 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） Dc-dc升压转换器的电感采样模块、电路及环路控制***
CN109217672A (zh) * 2018-10-30 2019-01-15 天津大学 采用电压比例微分滞环技术的dc-dc降压转换***
CN109217672B (zh) * 2018-10-30 2023-09-01 天津大学 采用电压比例微分滞环技术的dc-dc降压转换***
CN111082644A (zh) * 2019-12-25 2020-04-28 深圳南云微电子有限公司 宽压输入的降压电源变换器及其开关管的控制方法
CN111082644B (zh) * 2019-12-25 2021-07-16 深圳南云微电子有限公司 宽压输入的降压电源变换器
CN114649935A (zh) * 2020-12-17 2022-06-21 圣邦微电子（北京）股份有限公司 开关变换器及其控制电路
CN114649935B (zh) * 2020-12-17 2024-08-30 圣邦微电子（北京）股份有限公司 开关变换器及其控制电路

Also Published As

Publication number Publication date
US20140084888A1 (en) 2014-03-27
KR20140041108A (ko) 2014-04-04

Similar Documents

Publication Publication Date Title
CN103701322A (zh) 电源电路和迟滞降压变换器
CN102761244B (zh) 电荷泵反馈控制装置及其方法
Huang et al. Hybrid buck–boost feedforward and reduced average inductor current techniques in fast line transient and high-efficiency buck–boost converter
US9991794B2 (en) Hybrid capacitive-inductive voltage converter
US8207721B2 (en) Switching regulator capable of stable operation and improved frequency characteristics in a broad input and output voltage range and method for controlling operation thereof
EP2695288B1 (en) Power supply controller
Chen et al. A low-power dual-frequency SIMO buck converter topology with fully-integrated outputs and fast dynamic operation in 45 nm CMOS
US9407144B2 (en) Method for a current mode buck-boost converter
US8994352B2 (en) Switching regulator and control method for same
CN102651608A (zh) 用于控制电源的控制电路、电子设备及方法
CN109474037B (zh) 一种电池充电电路及其控制电路和控制方法
CN106160472A (zh) 用于电压转换器的线损补偿方法及装置
CN113300598A (zh) 电力转换器及其补偿电路
CN109842297B (zh) 一种输出电压调节装置及方法
CN103248221A (zh) 降压转换器
CN102324840B (zh) 电荷泵及工作方法
Jia et al. Low cost microcontroller based implementation of robust voltage based capacitor charge balance control algorithm
CN104467416A (zh) Dc-dc转换电路
CN109617413A (zh) 升压芯片及其模式切换电路
Yan et al. Small signal analysis of V 2 control using current mode equivalent circuit model
Khazraei et al. Modeling and analysis of projected cross point control—A new current-mode-control approach
Wang et al. Small-signal model of V/sup 2/control technique with compensation
CN103929059B (zh) 包括电流限流方案的调制器
Ma et al. An automatic peak-valley current mode step-up/step-down DC-DC converter with smooth transition
CN103840664A (zh) 恒流控制电路、开关调节器、集成电路和恒流控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140402