CN103698689A - 集成电路的老炼方法及老炼装置 - Google Patents
集成电路的老炼方法及老炼装置 Download PDFInfo
- Publication number
- CN103698689A CN103698689A CN201310728263.XA CN201310728263A CN103698689A CN 103698689 A CN103698689 A CN 103698689A CN 201310728263 A CN201310728263 A CN 201310728263A CN 103698689 A CN103698689 A CN 103698689A
- Authority
- CN
- China
- Prior art keywords
- ageing
- signal
- significant level
- integrated circuit
- mbist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种集成电路的老炼方法及老炼装置。其中，所述方法包括：通过联合测试行动小组JTAG接口接收老炼需求信号；根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号；将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程。本发明实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，老炼测试接口的连接更加简单方便，简化了集成电路老炼测试的过程，同时还降低了老炼成本。
Description
技术领域
本发明涉及集成电路老炼技术，尤其涉及一种集成电路的老炼方法及老炼装置。
背景技术
信息技术的发展促使集成电路成为信息科技领域的核心部件，集成电路的可靠性已是制约信息科技等行业软硬件可靠性的关键。集成电路生产工艺的复杂性、精密性等特性会使得集成电路在制造过程中留下缺陷。对于某些可靠性要求严格的芯片，为了避免电路出现早期失效的问题，在集成电路芯片出厂前必须进行老炼测试。老炼测试技术是在一定时间内对元器件施加一定的应力，如电流、电压、温度等，且通常高于其正常工作时的使用应力，从而剔除一些有缺陷的产品，保证出厂的产品质量。
目前，一般对于普通的组合逻辑电路，可以选取敏化通路法进行老炼，对于单一的时序逻辑电路则可以采用状态变迁检查法进行老炼。但对于现代超大规模集成电路（Very Large Scale Integration，简称VLSI)，诸如SOC、多核微处理器等规模庞大，功能模块复杂繁多的集成电路，已不能简单地采用敏化通路法和状态变迁检查法来进行老炼了。为了能对大规模集成电路进行老炼，达到老炼效果，必须在集成电路设计阶段采用可测性设计。在可测性设计阶段，考虑集成电路老炼测试的策略在集成电路中设计加入相应的用于老炼测试的接口和/或电路，以便于后续老炼测试时使用。
现有技术这种在集成电路设计阶段就考虑老炼测试的策略在集成电路设计加入相应老炼测试的接口和/或电路，不仅增加了集成电路的设计难度，提高了设计成本，还使得整个老炼测试过程既包括集成电路设计过程还包括后续的测试过程，老炼过程复杂，成本高。
发明内容
本发明提供一种集成电路的老炼方法及老炼装置，以利用JTAG接口进行老炼测试，简化老炼方法。
本发明第一个方面提供一种集成电路的老炼方法，包括：
通过联合测试行动小组JTAG接口接收老炼需求信号；
根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号；
将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程。
本发明另一个方面提供一种老炼装置，包括：
接收模块，用于通过JTAG接口接收老炼需求信号；
生成模块，用于根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号；
传输模块，用于将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程。
由上述技术方案可知，本发明实施例利用JTAG接口接收集成电路老炼所需的老炼需求信号，并根据获取到的老炼需求信号，生成老炼信号，以使集成电路中的老炼单元根据所述老炼信号进行老炼。本发明实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，老炼测试接口的连接更加简单方便，简化了集成电路老炼测试的过程，同时还降低了老炼成本。
附图说明
图1为本发明实施例一提供的集成电路的老炼方法的流程示意图；
图2为本发明实施例二提供的老炼装置的结构示意图；
图3为本发明实施例三提供的集成电路的老炼方法的原理图
图4为本发明提供的TAP控制器输出状态控制信号的原理图；
图5为本发明提供的TAP控制器根据接收到的时钟信号和模式选择信号输出的状态控制信号的电位示意图；
图6为本发明提供的老炼控制器根据所述时钟信号和所述状态控制信号输出的第一老炼使能信号和第一老炼时钟的电位示意图；
图7为本发明实施例四提供的集成电路的老炼方法的原理图；
图8为本发明提供的老炼控制器根据所述时钟信号输出的第二老炼使能信号和第二老炼信号的电位示意图，以及根据MBIST输出端的输出信号输出的MBIST自复位信号的电位示意图；
图9为本发明实施例五提供的集成电路的老炼方法的原理图。
具体实施方式
本发明各实施例中所提到的集成电路均为支持IEEE1149.1标准协议的集成电路，具有符合IEEE1149.1标准协议的联合测试行动小组(Joint TestAction Group，简称JTAG)接口。现有技术只应用JTAG接口包括的引脚和端口对集成电路的I/O端口以及I/O端口的内部逻辑进行控制测试，而并不能用于对集成电路内部逻辑及存储单元进行老炼测试。JTAG接口包括5个测试访问端口（Test Access Port，简称TAP）引脚，这5个TAP引脚分别接入：测试时钟（Test Clock Input，简称TCK）接口，测试输入数据（Test DataInput，简称TDI）接口，测试输出数据（Test Data Output，简称TDO）接口，测试模式选择信号（Test Mode Select，简称TMS）接口和测试复位信号（Test Reset，简称TRST）接口。本发明就是要利用集成电路中已有的JTAG接口对集成电路中的逻辑单元和/或存储单元进行老炼，以减少集成电路因老炼需附加设计的接口和/或电路，简化老炼过程，减低老炼成本。
如图1所示，本发明实施例一提供的集成电路的老炼方法的流程示意图。如图1所示，本实施例一所述的方法的执行主体可以是老炼装置，具体地，所述集成电路的老炼方法包括：
步骤101、通过JTAG接口接收老炼需求信号。
具体地，在实际应用中所述集成电路可能是仅包括组合逻辑电路和时序电路，或者仅包括存储单元，或者为既包括组合逻辑电路和时序电路，同时还包括存储单元的复杂集成电路，例如CPU。
对于不同功能种类的集成电路，通过所述JTAG接口接收到的老炼需求信号是不同的，举例如下：
1）当所述老炼单元为所述集成电路中逻辑功能单元的寄存器串联组成的老炼链时，所述老炼需求信号包括：时钟信号、模式选择信号以及老炼数据。其中，所述老炼单元可以是多个***到扫描链中的寄存器形成的老炼链。相应地，本步骤101、所述通过JTAG接口接收老炼需求信号可采用如下方法实现，包括：
步骤S111、通过所述JTAG接口中的测试时钟TCK接口接收所述时钟信号。
步骤S112、通过所述JTAG接口中的测试模式选择信号TMS接口接收所述模式选择信号。
步骤S113、通过所述JTAG接口中的测试输入数据TDI接口接收所述老炼数据。
这里需要说明的是：采用本实施例提供的技术方案对集成电路进行老炼，需将逻辑功能单元中的寄存器***到扫描链中形成由寄存器串联组成的一条扫描链，此扫描链即为老炼链。其中，由于现有集成电路内部并不是都设计了现成的老炼链，因此当集成电路中没有现成的老炼链时，需要在上述步骤S111之前，增加如下步骤：将所述集成电路中的逻辑功能单元的寄存器串联成一条扫描链，此扫描链即为老炼链。
2）当所述老炼单元为所述集成电路中的对内嵌存储单元进行存储自测的存储内建自测单元MBIST时，所述老炼需求信号包括：时钟信号、模式选择信号以及MBIST输出端的输出信号。相应地，本步骤101、所述通过JTAG接口接收老炼需求信号可采用如下方法实现，包括：
步骤S121、通过所述JTAG接口中的TCK接口接收所述时钟信号。
步骤S122、通过所述JTAG接口中的TMS接口接收所述模式选择信号。
步骤S123、在所述JTAG接口中的测试输出数据TDO接口的信号接收侧获取所述MBIST输出端的输出信号。
这里需要补充说明的是：存储内建自测单元（Memory Built-in SelfTest，简称MBIST）是在集成电路设计时在电路中植入的相关功能电路用于提供自我测试功能的自测单元。MBIST包括测试电路用于加载、读取和比较测试图形。在老炼过程中，所述集成电路的存储单元进入运行MBIST的运行状态，通过MBIST对集成电路的存储单元进行循环读写操作，以实现对存储单元的老炼。需要注意的是：不是所有的集成电路内部都设计了现成的MBIST。因此，当所述集成电路中没有现成的MBIST时，需将集成电路中内嵌存储单元（例如RAM、ROM）***存储单元自测试逻辑，构成MBIST。
3）当所述老炼单元包括：所述集成电路的逻辑功能单元中的寄存器串联组成的老炼链，以及所述集成电路中的存储内建自测单元MBIST时，所述老炼需求信号包括：时钟信号、模式选择信号、老炼数据以及MBIST输出端的输出信号。相应地，本步骤101、所述通过JTAG接口接收老炼需求信号可采用如下方法实现，包括：
步骤S131、通过所述JTAG接口中的TCK接口接收所述时钟信号。
步骤S132、通过所述JTAG接口中的TMS接口接收所述模式选择信号。
步骤S133、通过所述JTAG接口中的TDI接口接收所述老炼数据。
步骤S134、在所述JTAG接口中的TDO接口的信号接收侧获取所述MBIST输出端的输出信号。
步骤102、根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号。
同样地，对于不同功能种类的集成电路，由于接收到的老炼需求信号是不同的，因此生成的所述老炼信号也是不同的。举例如下：
1）当所述老炼单元为所述集成电路的逻辑功能单元中的寄存器串联组成的老炼链时，所述老炼信号包括：第一老炼使能信号、第一老炼时钟信号、老炼控制信号以及所述老炼数据。相应地，本步骤102、根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号可采用如下方法实现，包括：
步骤S211、根据所述时钟信号和所述模式选择信号，生成老炼模式信号和状态控制信号。
其中，所述状态控制信号包括：扫描控制信号和暂停控制信号。具体的，当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的扫描控制信号；当所述模式选择信号为第二选择时序信号时，生成电平为有效电平的暂停控制信号。
步骤S212、根据所述时钟信号、所述老炼模式信号以及所述状态控制信号，生成老炼控制信号、第一老炼使能信号和第一老炼时钟信号。
具体的，将所述扫描控制信号为有效电平的持续时钟内的所述时钟信号，以及所述暂停控制信号为有效电平的持续时钟内的所述时钟信号作为所述第一老炼时钟信号；
当所述扫描控制信号为有效电平时，生成电平为有效电平的所述第一老炼使能信号有效；
当所述老炼模式信号为有效电平时，生成电平为有效电平的所述老炼控制信号有效。
步骤S213、当所述老炼控制信号为有效信号时，获取所述老炼需求信号中的所述老炼数据。
2）当所述老炼单元为所述集成电路中的MBIST时，所述老炼信号包括：第二老炼使能信号、第二老炼时钟信号以及MBIST自复位信号。相应地，本步骤102、根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号可采用如下方法实现，包括：
步骤221、根据所述时钟信号和所述模式选择信号，生成老炼模式信号和驱动指示信号。
具体的，当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；
当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的驱动指示信号。
步骤222、根据所述时钟信号、所述老炼模式信号和所述驱动指示信号，生成第二老炼使能信号和所述第二老炼时钟信号。
具体的，当所述驱动指示信号为有效电平时，生成电平为有效电平的所述第二老炼使能信号有效；
将所述驱动指示信号为有效电平的持续时钟内的所述时钟信号作为所述第二老炼时钟信号。
步骤223、根据所述MBIST输出端的输出信号，生成所述MBIST自复位信号。
具体的，当所述MBIST输出端的输出信号为有效电平时，在所述MBIST输出端的输出信号为有效电平的起始时刻后延迟预设时间，生成所述MBIST自复位信号。
3）当所述老炼单元包括：所述集成电路的逻辑功能单元中的寄存器串联组成的老炼链，以及所述集成电路中的MBIST时，所述老炼信号包括：第一老炼信号和第二老炼信号，其中，所述第一老炼信号包括：第一老炼使能信号、第一老炼时钟信号、老炼控制信号以及所述老炼数据，所述第二老炼信号包括：第二老炼使能信号、第二老炼时钟信号以及MBIST自复位信号。相应地，本步骤102、根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号可采用如下方法实现，包括：
步骤231、根据所述时钟信号和所述模式选择信号，生成老炼模式信号、状态控制信号以及驱动指示信号。
具体的，当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；
当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的扫描控制信号；当所述模式选择信号为第二选择时序信号时，生成电平为有效电平的暂停控制信号；
当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的驱动指示信号。
步骤232、根据所述时钟信号、所述老炼模式信号以及所述状态控制信号，生成老炼控制信号、第一老炼使能信号和第一老炼时钟信号。
具体的，将所述扫描控制信号为有效电平的持续时钟内的所述时钟信号，以及所述暂停控制信号为有效电平的持续时钟内的所述时钟信号作为所述第一老炼时钟信号；
当所述扫描控制信号为有效电平时，生成电平为有效电平的所述第一老炼使能信号有效；
当所述老炼模式信号为有效电平时，生成电平为有效电平的所述老炼控制信号有效。
步骤233、当所述老炼控制信号为有效信号时，获取所述老炼需求信号中的所述老炼数据。
步骤234、根据所述时钟信号、所述老炼模式信号和所述驱动指示信号，生成第二老炼使能信号和所述第二老炼时钟信号。
具体的，当所述驱动指示信号为有效电平时，生成电平为有效电平的所述第二老炼使能信号有效；
将所述驱动指示信号为有效电平的持续时钟内的所述时钟信号作为所述第二老炼时钟信号。
步骤235、根据所述MBIST输出端的输出信号，生成所述MBIST自复位信号。
具体的，当所述MBIST输出端的输出信号为有效电平时，在所述MBIST输出端的输出信号为有效电平的起始时刻后延迟预设时间，生成所述MBIST自复位信号。
步骤103、将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行老炼过程。
所述老炼单元根据所述老炼信号，执行老炼过程，具体可通过以下实例但不限于以下实例实现：
1）当所述老炼单元为所述集成电路中逻辑功能单元的寄存器串联组成的老炼链时，所述老炼链根据所述第一老炼使能信号、第一老炼时钟信号和所述老炼数据，对所述集成电路的逻辑功能单元进行老炼。
2）当所述老炼单元为所述集成电路中的MBIST时，所述MBIST根据所述第二老炼使能信号、所述MBIST自复位信号和所述第二老炼时钟信号，对所述集成电路的内嵌存储单元进行老炼。
3）当所述老炼单元包括老炼链以及MBIST时，将所述第一老炼信号传输至所述老炼链，以使所述老炼链根据所述第一老炼信号，对所述集成电路的逻辑功能单元进行老炼；其中，所述第一老炼信号包括：第一老炼使能信号、第一老炼时钟信号、老炼控制信号以及所述老炼数据。同时，将所述第二老炼信号传输至所述MBIST，以使所述MBIST根据所述第二老炼信号，对所述集成电路的内嵌存储单元进行老炼，其中，所述第二老炼信号包括：所述第二老炼使能信号、所述MBIST自复位信号和所述第二老炼时钟信号。
本实施例利用JTAG接口接收集成电路老炼所需的老炼需求信号，并根据获取到的老炼需求信号，生成老炼信号，以使集成电路中的老炼单元根据所述老炼信号进行老炼。本实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，老炼测试接口的连接更加简单方便，简化了集成电路老炼测试的过程，同时还降低了老炼成本。
进一步地，上述实施例一所述的方法步骤103之后，还包括：通过所述JTAG接口的TDO接口输出老炼结果。具体地，当所述老炼单元为老炼链时，通过所述JTAG接口的TDO接口输出逻辑功能单元老炼结果。当所述老炼单元为MBIST时，通过所述JTAG接口的TDO接口输出内嵌存储单元老炼结果。当所述老炼单元包括老炼链和MBIST时，所述JTAG接口的TDO接口需输出两个老炼结果，此时可采取下述方法实现老炼结果的输出：
根据预设的输出策略，生成老炼结果输出控制信号；当所述输出控制信号为第一控制信号时，通过所述JTAG接口中的TDO接口输出逻辑功能单元老炼结果；当所述输出控制信号为第二控制信号时，通过所述JTAG接口中的TDO接口输出内嵌存储单元老炼结果。
如图2所示，本发明实施例二提供的老炼装置的结构示意图。如图2所示，本实施例二所述的老炼装置包括：接收模块1、生成模块2和传输模块3。其中，所述接收模块1用于通过JTAG接口接收老炼需求信号。所述生成模块2用于根据所述老炼需求信号，生成老炼信号。所述传输模块3用于将所述老炼信号传输至集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程。
本实施例利用JTAG接口接收集成电路老炼所需的老炼需求信号，并根据获取到的老炼需求信号，生成老炼信号，以使集成电路中的老炼单元根据所述老炼信号进行老炼。本实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，老炼测试接口的连接更加简单方便，简化了集成电路老炼测试的过程，同时还降低了老炼成本。
在实际应用中，所述集成电路根据功能类型，分为：仅包括组合逻辑电路和时序电路的集成电路、仅包括存储单元的集成电路、以及既包括组合逻辑电路和时序电路，又包括存储单元的集成电路。因此对于不同集成电路的老炼，上述实施例二所述的老炼装置中的各模块的具体实现可是有区别的。若所述集成电路仅包括组合逻辑电路和时序电路，则所述老炼单元为逻辑功能单元中的寄存器串联组成的老炼链；若所述集成电路仅包括内嵌存储单元，则所述老炼单元为所述集成电路中的存储内建自测单元MBIST；若所述集成电路既包括组合逻辑电路和时序电路，又包括内嵌存储单元，则所述老炼单元为所述集成电路中逻辑功能单元中的寄存器串联组成的老炼链，以及所述集成电路中的MBIST。具体地，如下述内容：
当所述老炼单元为所述集成电路的逻辑功能单元中的寄存器串联组成的老炼链时，所述老炼需求信号包括：时钟信号、模式选择信号以及老炼数据。相应的，上述实施例二中所述的接收模块具体用于通过所述JTAG接口中的TCK接口接收所述时钟信号；通过所述JTAG接口中的TMS接口接收所述模式选择信号；通过所述JTAG接口中的TDI接口接收所述老炼数据。所述老炼信号包括：第一老炼使能信号、第一老炼时钟信号、老炼控制信号以及所述老炼数据。相应地，所述生成模块可采用如下结构实现。具体地，所述生成模块包括：TAP控制器、老炼控制器和模式选择器。其中，所述TAP控制器，用于根据所述时钟信号和所述模式选择信号，生成老炼模式信号和状态控制信号。具体的，所述TAP控制器，用于当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的扫描控制信号；当所述模式选择信号为第二选择时序信号时，生成电平为有效电平的暂停控制信号。所述老炼控制器，用于根据所述时钟信号、所述老炼模式信号以及所述状态控制信号，生成老炼控制信号、第一老炼使能信号和第一老炼时钟信号。具体的，所述老炼控制器，用于将所述扫描控制信号为有效电平的持续时钟内的所述时钟信号，以及所述暂停控制信号为有效电平的持续时钟内的所述时钟信号作为所述第一老炼时钟信号；当所述扫描控制信号为有效电平时，生成电平为有效电平的所述第一老炼使能信号有效；当所述老炼模式信号为有效电平时，生成电平为有效电平的所述老炼控制信号有效。所述模式选择器，用于当所述老炼控制信号为有效信号时，获取所述老炼需求信号中的所述老炼数据。
当所述的老炼单元为所述集成电路中的对内嵌存储单元进行存储自测的MBIST时，所述老炼需求信号包括：时钟信号、模式选择信号以及MBIST输出端的输出信号。相应地，上述实施例二中所述的接收模块，具体用于通过所述JTAG接口中的TCK接口接收所述时钟信号；通过所述JTAG接口中的TMS接口接收所述模式选择信号；在所述JTAG接口中的TDO接口的信号接收侧获取所述MBIST输出端的输出信号。所述老炼信号包括：第二老炼使能信号、第二老炼时钟信号以及MBIST自复位信号。相应地，所述生成模块可采用如下结构实现，具体地，所述的生成模块包括：TAP控制器和老炼控制器。其中，所述TAP控制器，用于根据所述时钟信号和所述模式选择信号，生成老炼模式信号和驱动指示信号。具体的，所述TAP控制器，用于当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的驱动指示信号。所述老炼控制器，用于根据所述时钟信号、所述老炼模式信号和所述驱动指示信号，生成第二老炼使能信号和所述第二老炼时钟信号；根据所述MBIST输出端的输出信号，生成所述MBIST自复位信号。具体的，所述老炼控制器，用于当所述驱动指示信号为有效电平时，生成电平为有效电平的所述第二老炼使能信号有效；将所述驱动指示信号为有效电平的持续时钟内的所述时钟信号作为所述第二老炼时钟信号；当所述MBIST输出端的输出信号为有效电平时，在所述MBIST输出端的输出信号为有效电平的起始时刻后延迟预设时间，生成所述MBIST自复位信号。
当老炼单元包括：所述集成电路中逻辑功能单元的寄存器串联组成的老炼链，以及所述集成电路中的MBIST时，所述老炼需求信号包括：时钟信号、模式选择信号、老炼数据以及MBIST输出端的输出信号。相应地，上述实施例二中所述的接收模块，具体用于通过所述JTAG接口中的TCK接口接收所述时钟信号；通过所述JTAG接口中的TMS接口接收所述模式选择信号；通过所述JTAG接口中的TDI接口接收所述老炼数据；在所述JTAG接口中的TDO接口的信号接收侧获取所述MBIST输出端的输出信号。所述老炼信号包括：第一老炼信号和第二老炼信号，其中，所述第一老炼信号包括：第一老炼使能信号、第一老炼时钟信号、老炼控制信号以及所述老炼数据，所述第二老炼信号包括：第二老炼使能信号、第二老炼时钟信号以及MBIST自复位信号。相应地，所述生成模块可采用如下结构实现。具体地，所述生成模块包括：TAP控制器、老炼控制器和模式选择器。其中，所述TAP控制器，用于根据所述时钟信号和所述模式选择信号，生成老炼模式信号、状态控制信号以及驱动指示信号。具体的，所述TAP控制器，用于当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的扫描控制信号；当所述模式选择信号为第二选择时序信号时，生成电平为有效电平的暂停控制信号；当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的驱动指示信号。所述老炼控制器，用于根据所述时钟信号、所述老炼模式信号以及所述状态控制信号，生成老炼控制信号、第一老炼使能信号和第一老炼时钟信号；根据所述时钟信号、所述老炼模式信号和所述驱动指示信号，生成第二老炼使能信号和所述第二老炼时钟信号；根据所述MBIST输出端的输出信号，生成所述MBIST自复位信号。具体的，老炼控制器，用于将所述扫描控制信号为有效电平的持续时钟内的所述时钟信号，以及所述暂停控制信号为有效电平的持续时钟内的所述时钟信号作为所述第一老炼时钟信号；当所述扫描控制信号为有效电平时，生成电平为有效电平的所述第一老炼使能信号有效；当所述老炼模式信号为有效电平时，生成电平为有效电平的所述老炼控制信号有效；当所述驱动指示信号为有效电平时，生成电平为有效电平的所述第二老炼使能信号有效；将所述驱动指示信号为有效电平的持续时钟内的所述时钟信号作为所述第二老炼时钟信号；当所述MBIST输出端的输出信号为有效电平时，在所述MBIST输出端的输出信号为有效电平的起始时刻后延迟预设时间，生成所述MBIST自复位信号。所述模式选择器，用于当所述老炼控制信号为有效信号时，获取所述老炼需求信号中的所述老炼数据。相应地，所述传输模块，具体用于将所述第一老炼信号传输至所述老炼链，以使所述老炼链根据所述第一老炼信号，对所述集成电路的逻辑功能单元进行老炼；将所述第二老炼信号传输至所述MBIST，以使所述MBIST根据所述第二老炼信号，执行内嵌存储单元老炼过程。
进一步地，为了获取老炼结果以监测集成电路的质量，上述实施例二所述的老炼装置还包括：输出模块。所述输出模块用于通过所述JTAG接口中的TDO接口输出老炼结果。这里需要说明的是：当所述的集成电路中的老炼单元为老炼链，或者为MBIST时，所述老炼装置仅需要所述输出模块，用于通过所述JTAG接口中的TDO接口输出逻辑功能单元老炼结果或内嵌存储单元老炼结果。但当所述集成电路中的老炼单元包括老炼链和MBIST时，此时，所述集成电路进行老炼得出的老炼结果就会有两个，分别为逻辑功能单元老炼结果和内嵌存储单元老炼结果，而所述JTAG接口中只有一个TDO接口，因此，上述实施例二所述的老炼装置还应该包括；输出选择模块。具体地，所述输出选择模块用于根据预设的输出策略，生成老炼结果输出控制信号。所述输出模块，用于当所述输出控制信号为第一控制信号时，通过所述JTAG接口中的TDO接口输出逻辑功能单元老炼结果；当所述输出控制信号为第二控制信号时，通过所述JTAG接口中的TDO接口输出内嵌存储单元老炼结果。
下面结合具体应用实例，分别对本发明提供的所述集成电路的老炼方法作进一步地说明。
如图3所示，本发明实施例三提供的集成电路的老炼方法的原理图。如图3所示，本实施例三老炼对象为集成电路的逻辑功能电路，即通过向所述集成电路中的老炼链4发送老炼信号，以使所述老炼链根据所述老炼信号，对所述集成电路的逻辑功能单元进行老炼。如图3所示，本实施例三中所述的老炼装置包括：接收模块、TAP控制器1、老炼控制器2、模式选择器5以及输出模块6。其中，
所述接收模块，用于通过所述JTAG接口中的测试时钟TCK接口31接收所述时钟信号TCK，通过所述JTAG接口中的测试模式选择信号TMS接口32接收所述模式选择信号TMS，通过所述JTAG接口中的测试输入数据TDI接口33接收所述老炼数据Burnin_si。
所述TAP控制器1，用于根据所述时钟信号TCK和所述模式选择信号TMS，生成老炼模式信号和状态控制信号（如图3中所示的shift_dr_c或Pause_dr_c）。
所述老炼控制器2，用于根据所述时钟信号TCK、所述老炼模式信号以及所述状态控制信号，生成老炼控制信号Burnin_mode、第一老炼使能信号Scan_en和第一老炼时钟信号Scan_clk。
所述模式选择器5，用于当所述老炼控制信号为有效信号时，获取所述老炼需求信号中的所述老炼数据，即通过所述JIAG接口的TDI接口接收到的老炼数据。
所述老炼链4，用于根据所述根据所述第一老炼使能信号Scan_en、第一老炼时钟信号Scan_clk和所述老炼数据Burnin_si，对所述集成电路的逻辑功能单元进行老炼。
所述输出模块6，用于通过所述JIAG接口的TDO接口输出逻辑功能老炼结果Burnin_so。
其中，本发明实施例通过所述TAP控制器1和老炼控制器2向老炼链4发出第一老炼使能信号Scan_en和第一老炼时钟Scan_clk，并在所述老炼控制信号为有效信号时通过TDI端口输入老炼数据，使得集成电路内部的逻辑功能单元进行翻转。老炼链的输入接到JTAG接口的TDI端口上，可通过控制TDI的输入来控制输入老炼链的数据，这样老炼过程中，可通过控制输入老炼链的老炼数据来对集成电路内部的逻辑功能单元的翻转进行控制，以达到较好的老炼效果。
这里需要说明的是：本实施例中所述的老炼链是由所述集成电路的逻辑单元中的寄存器串联组成（图3中未示出），老炼链有两种状态，一种是扫描移位状态，另一种是扫描捕获状态，在扫描移位状态，老炼链顺序移入TDI端口的数据，在扫描捕获状态，老炼链处于功能翻转状态。这两种状态的切换由第一老炼使能信号Scan_en控制，当Scan_en有效时，老炼链为扫描移位状态；当Scan_en无效时老炼链为扫描捕获状态。组成该老炼链的寄存器越多，即说明参与老炼的逻辑单元越多，则所述集成电路的老炼效果越好，因此在实际应用中可将集成电路中的所有逻辑单元的寄存器串联组成所述老炼链。
本发明实施例利用JTAG接口接入到集成电路中逻辑功能单元的寄存器中，即通过JTAG接口的TAP控制器和老炼控制器向由集成电路中逻辑功能单元的寄存器串联组成的老炼链发送第一老炼使能信号和第一老炼时钟信号，通过TDI接口向所述老炼链发送老炼数据，以使所述老炼链根据所述第一老炼使能信号、第一老炼时钟信号和所述老炼数据，对所述集成电路的逻辑功能单元进行老炼。本发明实施例通过利用JTAG接口使得老炼测试接口简单方便，简化了集成电路老炼测试的过程，同时由于本发明实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，因而降低了老炼成本。
进一步地，本实施例三中所述状态控制信号可以具体为扫描移位控制信号Shift_dr_c或暂停控制信号Pause_dr_c。相应地，本实施例三中所述的TAP控制器具体用于：当所述TAP控制器处于图4的Shift_DR状态时，输出扫描移位控制信号Shift_dr_c；当所述TAP控制器处于图4的Paurse_DR状态时，输出暂停信号Paurse_dr_c。具体地，图4给出了TAP控制器输出状态控制信号的原理图。TAP控制器与TCK信号同步工作，并响应TMS信号。在TCK信号和TMS信号的控制下，TAP控制器以选择输出不同的状态。具体地，无论当前状态如何，只要TMS保持5个TCK时钟为高电平（即5个TCK时钟，TMS=1），TAP控制器都会回到Test_logic_Reset0xF状态。如图4所示，需要老炼测试时，TMS为低电平（即TMS=0），TAP控制器跳出Test_logic_Reset0xF状态进入Run_Test/Idle0xC，如图5所示，在第1、第2和第3个TCK时钟内TMS=100则在第3个TCK时钟的上升沿时，TAP控制器进入Shift_DR状态，输出扫描移位控制信号Shift_dr_c，即TAP控制器的第一输出端（如图3所示的Shift_dr_c信号输出端）输出高电平，如图5所示。如图4所示，若后续的TCK时钟内TMS持续为0，即如图5所示，第4～第7个TCK时钟内TMS持续为0，则所述TAP控制器持续处于Shift_DR状态，处于Shift_DR状态时的老炼链处于扫描移位状态，处于Shift_DR的时间长度由老炼链的长度决定，即Shift_DR状态的时钟周期个数等于老炼链内寄存器的个数，以保证所有老炼链内的寄存器在Shift_DR状态从TDO获取了老炼数据。当所有的老炼链内的寄存器都移入了TDI输入的老炼数据后，如图3所示实例，当在第8个TCK时钟内TMS=1，则在第8个TCK时钟的上升沿时所述TAP控制器从所述Shift_DR状态跳出进入Exit1-DR状态。如图5所示，若紧接着在第9个TCK时钟内TMS=0，则在第9个TCK时钟的上升沿时TAP控制器从Exit1-DR状态过渡进入Pause_DR状态，输出暂停扫描移位控制信号Shift_dr_c，即TAP控制器的第二输出端（如图3所示的Pause_dr_c信号输出端）输出高电平，如图5所示。若第10个TCK时钟内TMS=1，则在第10个TCK时钟的上升沿时TAP控制器从Pause_DR状态过渡进入Exit2-DR状态；第11个TCK时钟内TMS=0，则在第11个TCK时钟的上升沿时TAP控制器从Exit2-DR状态过渡进入到Shift_DR状态。本发明实施例所述的支持JTAG标准的集成电路在老炼期间，所述TAP控制器可采用图5所示的时序信号图循环处于Shift_DR状态—Exit1-DR状态—Pause_DR状态—Exit2-DR—Shift_DR状态，即循环输出扫描移位控制信号Shift_dr_c和暂停扫描移位控制信号Shift_dr_c，以使所述老炼控制器输出相应的第一老炼使能信号和第一老炼时钟信号，对集成电路进行老炼测试，直至老炼结束。另外，老炼测试的结束条件通常为老炼时间。老炼时间的确定可参照以前收集到的老炼故障及故障分析的统计数据来确定，或者可根据自己的实际需求自行决定老化强度和时间。
这里需要补充的是：由于本实施例是复用I/O端口测试用的JTAG接口来对集成电路进行老炼的，因此，本实施例所述的集成电路可进入两种工作模式：一种是自定义的专用老炼模式Burnin_mode和JTAG协议专用的测试指令例如EXTEST、SAMPLE/PRELOAD、BYPASS。如图3和图5所示的，当老炼模式信号为有效电平，如高电平时，所述集成电路进入老炼模式。当老炼模式为无效电平，如低电平时，所述集成电路进入测试模式。其中，所述TAP控制器1可根据所述时钟信号TCK和所述模式选择信号TMS完成老炼控制指令配置，并根据所述老炼控制指令生成所述老炼模式信号，将所述老炼模式信号输出至老炼控制器2，由所述老炼控制器2生成老炼模式信号，以使所述集成电路进入老炼模式，并在老炼模式下连接内部的逻辑功能单元的寄存器为老炼链。具体地，所述TAP控制器1生成的所述老炼控制指令是所述TAP控制器根据图4所示的原理图生成的，具体地，TAP控制器根据图4所示的模式选择信号TMS可进入指令扫描状态Select-IR-Scan0x4，经Capture-IR状态，并在Shift-IR状态移入老炼指令，然后经过Exit1-IR状态——Pause-IR状态——Exit2-IR状态进入Update-IR状态，在所述Update-IR状态时将所述移入的老炼指令更新为当前指令，老炼控制器执行当前指令并输出老炼控制模式burnin_mode为有效。
进一步地，上述实施例三中所述的老炼控制器2具体用于当所述状态控制信号为扫描移位控制信号时，所述第一老炼使能信号有效。
进一步地，所述老炼控制器2还用于当所述状态控制信号为暂停扫描移位控制信号时，所述第一老炼使能信号无效，暂停执行老炼链移入数据过程，以使所述集成电路处于正常功能状态。
进一步地，所述老炼控制器还用于当所述状态控制信号为扫描移位控制信号持续段内和暂停扫描移位控制信号Shift_dr_c持续时间段内，获取所述扫描移位控制信号持续段内和暂停扫描移位控制信号Shift_dr_c持续时段内的时钟信号TCK为第一老炼时钟，并将所述第一老炼时钟发送至所述老炼链的寄存器，以使所述老炼链在所述状态控制信号为扫描移位控制信号持续段内进行扫描移位，并从TDO端口顺序的把老炼数据移入到老炼链中；并使所述老炼链在所述状态控制信号为暂停扫描移位控制信号Shift_dr_c持续段内进行正常功能路径的逻辑翻转。
具体地，如图6所示，当所述状态控制信号为扫描移位控制信号时，即如图6所示的Shift_dr_c有效（如图6所示的高电平）时，所述老炼控制器第一老炼使能信号Scan_en有效（如图6所示的高电平）；当shift_dr_c无效（如图6所示的低电平）时，第一老炼使能信号Scan_en无效。当所述状态为扫描移位控制信号或暂停信号时，即Shift_dr_c为高电平或Pause_dr_c为高电平时，获取所述TCK为所述第一老炼时钟信号Scan_clk。当所述第一老炼使能信号Scan_en有效时，所述老炼链顺序的移入TDO的数据，当所述第一老炼使能信号Scan_en无效且Pause_dr_c有效时，所述老炼链不进行移位操作进行正常功能路径的逻辑翻转。老炼链的扫描移位过程（scan_en有效期间）和老炼链逻辑翻转过程（scan_en无效且Pause_dr_c有效）组成了集成电路的老炼过程。集成电路内部逻辑处于老炼链移位和功能翻转交错循环，直至老炼结束。
基于上述内容可知，本实施例三提供的集成电路的老炼方法，包括如下步骤：
步骤201、所述接收模块通过JTAG接口的TCK接口31接收时钟信号TCK，通过JTAG接口的TMS接口32接收模式选择信号TMS，通过JTAG接口的TDI接口33接收老炼数据。
步骤202、所述TAP控制器1根据所述时钟信号TCK和所述模式选择信号TMS，生成老炼模式信号和状态控制信号。
步骤203、所述老炼控制器2根据所述时钟信号TCK、所述老炼模式信号以及所述状态控制信号，生成老炼控制信号Burnin_mode、第一老炼使能信号Scan_en和第一老炼时钟信号Scan_clk。
步骤204、当所述老炼控制信号Burnin_mode为有效信号时，所述模式选择器5获取所述老炼需求信号中的所述老炼数据。
步骤205、将获取到的老炼数据、所述第一老炼使能信号和所述第一老炼时钟信号传输至所述老炼链4，以使所述老炼链4根据所述老炼数据、所述第一老炼使能信号和所述第一老炼时钟信号，对所述集成电路的逻辑功能单元进行老炼。
步骤206、所述输出模块6通过所述JTAG接口的TDO接口输出逻辑功能老炼结果。
这里需要说明的是：上述各步骤具体实现原理和实现过程可参见上述方法步骤之前本实施例三中描述地相关内容，此处不再赘述。
本发明实施例利用JTAG接口接入到集成电路中逻辑功能单元的寄存器中，即通过JTAG接口的TAP控制器和老炼控制器向由集成电路中逻辑功能单元的寄存器串联组成的老炼链发送第一老炼使能信号和第一老炼时钟，通过TDI接口向所述老炼链发送老炼数据，以使所述老炼链根据所述第一老炼使能信号、第一老炼时钟信号和所述老炼数据，对所述集成电路的逻辑功能单元进行老炼。本发明实施例通过利用JTAG接口使得老炼测试接口简单方便，简化了集成电路老炼测试的过程，同时由于本发明实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，因而降低了老炼成本。
如图7所示，本发明实施例四提供的集成电路的老炼方法的原理图。如图7所示，本实施例四老炼对象为集成电路的存储单元。其中，集成电路设计时在电路中植入的相关功能电路用于提供自我测试功能的自测单元，即如图7中所示的MBIST。MBIST包括测试电路用于加载、读取和比较测试图形。在老炼过程中，所述集成电路的存储单元进入运行MBIST的运行状态，通过MBIST对集成电路的存储单元进行循环读写操作，以实现对存储单元的老炼。如图7所示，本实施例四所述的老炼装置包括：接收模块、TAP控制器1、老炼控制器2以及输出模块6。其中，
所述接收模块，用于通过所述JTAG接口中的TCK接口接收所述时钟信号；通过所述JTAG接口中的TMS接口接收所述模式选择信号；在所述JTAG接口中的测试输出数据TDO接口的信号接收侧34获取所述MBIST7输出端的输出信号Bist_end。
所述TAP控制器1，用于根据所述时钟信号TCK和所述模式选择信号TMS，生成老炼模式信号和驱动指示信号run_idle_c。
所述老炼控制器2，用于根据所述时钟信号TCK、所述老炼模式信号和所述驱动指示信号run_idle_c，生成第二老炼使能信号Bist_en和所述第二老炼时钟信号Bist_clk；根据所述MBIST输出端的输出信号Bist_end，生成所述MBIST自复位信号Bist_reset。
所述MBIST7，用于根据所述第二老炼使能信号Bist_en、所述MBIST自复位信号Bist_reset和所述第二老炼时钟信号Bist_clk，执行内嵌存储单元老炼过程。
所述输出模块6，用于通过所述JTAG接口的TDO接口输出内嵌存储单元老炼结果。
本实施例利用JTAG接口接入到集成电路中的MBIST中，即通过JTAG接口的TAP控制器和老炼控制器向MBIST发送第二使能、MBIST自复位信号和第二老炼时钟信号，以实现通过MBIST对集成电路的存储单元进行读写操作，从而达到对存储单元进行老炼的目的。本发明实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，老炼测试接口的连接更加简单方便，简化了集成电路老炼测试的过程，同时还降低了老炼成本。
其中，在TAP控制器处于图4中非run_test/Idle状态时，如图8所示，所述MBIST输出端的输出信号Bist_end信号为低时，所述MBIST自复位信号Bist_reset为高；所述MBIST对集成电路的存储单元进行读写操作；当所述MBIST输出端的输出信号Bist_end信号为高时，经过一定延迟t，使得所述MBIST自复位信号Bist_reset为低电平。所述MBIST自复位信号Bist_reset为低的时间可自定义。老炼过程中，TAP控制器在离开run_test/Idle状态后，MBIST的执行完全由Bist_end控制，处于自循环状态。利用MBIST自循环方式对存储单元进行读写，直至老炼结束。其中，老炼结束条件通常是老炼时间。老炼时间的确定没有什么精确固定的模型和万能公式，可参照以前收集到的老炼故障及故障分析的统计数据来确定，或者可根据自己的实际需求自行决定老化强度和时间。
这里需要说明的是：在老炼测试之前，根据图4的状态机原理使得TAP控制器处于Run_test/Idle(0XC)状态。在此状态等待一段特定的时间，该时间长短可通过TMS信号的序列个数进行自定义。在此状态时，控制Bist_reset为低电平，对MBIST进行初始化。
进一步地，上述实施例二中所述的老炼控制器2具体用于根据所述时钟信号，生成所述第二老炼使能信号，并获取所述时钟信号为所述第二老炼时钟信号；当所述MBIST输出端的输出信号为有效电平时，经过预设延迟时间后生成所述MBIST自复位信号。
具体地，如图8所示，本实施例所述的老炼控制器2接收到所述TAP控制器发送的老炼模式信号后，即生成所述第二老炼使能信号Bist_en，如图8所示在老炼模式信号为高后所述第二老炼使能信号Bist_en即开始持续为高电平。所述老炼控制器2将接收到的所述TCK时钟信号作为所述第二老炼时钟信号Bist_clk。图8所示的Bist_rest为低电平有效，即在Bist_rest为低电平时，MBIST处于复位状态，MBIST不对集成电路中的存储单元进行读写操作。Bist_rest为高电平时，MBIST运行对集成电路中的存储单元进行读写操作。当所述MBIST的输出端为低电平时，Bist_rest一直处于高电平，当所述MBIST的输出端为高电平时，经过预设延迟时间t后Bist_rest由高电平变为低电平。其中，延迟时间t的目的是等待MBIST运行结束，再对所述MBIST进行复位操作。
这里需要说明的是：实际上根据MBIST的设计的不同可以设计为bist_reset为高电平时有效或者bist_reset为低电平时有效。Bist_reset周期的低到高的循环变化能够控制MBIST周期性的启动。不管MBIST是高电平或是低电平复位，都可利用这种自循环启动的方式，利用MBIST循环对存储单元进行读写操作，从而达到对存储单元进行老炼的目的。
基于上述内容可知，本实施例四提供的集成电路的老炼方法，包括如下步骤：
步骤301、所述接收模块通过所述JTAG接口中的TCK接口31接收所述时钟信号TCK；通过所述JTAG接口中的TMS接口32接收所述模式选择信号TMS；在所述JTAG接口中的测试输出数据TDO接口的信号接收侧34获取所述MBIST输出端的输出信号BIST_end。
步骤302、所述TAP控制器1根据所述时钟信号TCK和所述模式选择信号TMS，生成老炼模式信号和驱动指示信号run_idle_c。
其中，本实施例中所述TAP控制根据所述时钟信号TCK和所述模式选择信号TMS，生成老炼模式信号的实现原理同上述实施例三中描述的相关内容，此处不再赘述。另外，所述TAP控制器与所述TCK信号同步工作，并响应TMS信号。在TCK信号和TMS信号的控制下，TAP控制器以选择输出不同的状态。如图4所示，当所述TAP控制器处于Run/Test_idle状态时，所述TAP控制器生成所述驱动指示信号run_idle_c有效。
步骤303、所述老炼控制器2根据所述时钟信号TCK、所述老炼模式信号和所述驱动指示信号run_idle_c，生成第二老炼使能信号Bist_en和所述第二老炼时钟信号Bist_clk。
这里需要说明的是：在老炼测试之前，根据图4的状态机原理使得TAP控制器处于Run_test/Idle(0XC)状态。在此状态等待一段特定的时间，该时间长短可通过TMS信号的序列个数进行自定义。在此状态时，控制Bist_reset为低电平，对MBIST进行初始化。
步骤304、所述老炼控制器2根据所述MBIST输出端的输出信号，生成所述MBIST自复位信号。
步骤305、所述MBIST根据所述第二老炼使能信号Bist_en、所述MBIST自复位信号Bist_reset和所述第二老炼时钟信号Bist_clk，执行内嵌存储单元老炼过程。
步骤306、所述输出模块6通过所述JTAG接口的TDO接口输出内嵌存储单元老炼结果。
这里需要说明的是：上述各步骤具体实现原理和实现过程可参见上述方法步骤之前本实施例四中描述地相关内容，此处不再赘述。
本实施例四利用JTAG接口接入到集成电路中的MBIST中，即通过JTAG接口的TAP控制器和老炼控制器向MBIST发送第二使能、MBIST自复位信号和第二老炼时钟信号，以实现通过MBIST对集成电路的存储单元进行读写操作，从而达到对存储单元进行老炼的目的。本发明实施例复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，老炼测试接口的连接更加简单方便，简化了集成电路老炼测试的过程，同时还降低了老炼成本。
如图9所示，本发明实施例五提供的集成电路的老炼方法的原理图。如图9所示，本实施例五的老炼对象为集成电路的逻辑功能电路以及存储单元，即采用本实施例五提供的所述老炼方法可实现逻辑功能电路和存储单元的同时老炼。如图9所示，本实施例五中所述的老炼装置包括：接收模块、TAP控制器1、老炼控制器2、模式选择器5、输出选择模块8以及输出模块6。其中，
所述接收模块，用于通过所述JTAG接口中的TCK接口31接收所述时钟信号；通过所述JTAG接口中的TMS接口32接收所述模式选择信号；通过所述JTAG接口中的TDI接口33接收所述老炼数据；在所述JTAG接口中的TDO接口的信号接收侧34获取所述MBIST输出端的输出信号。
所述TAP控制器1，用于根据所述时钟信号TCK和所述模式选择信号TMS，生成老炼模式信号、状态控制信号（如图9中所示的Shift_dr_c或Paurse_dr_c）以及驱动指示信号run_idle_c。
所述老炼控制器2、用于根据所述时钟信号TCK、所述老炼模式信号TMS以及所述状态控制信号（如图9中所示的Shift_dr_c或Paurse_dr_c），生成老炼控制信号Burnin_mode、第一老炼使能信号Scan_en和第一老炼时钟信号Scan_clk；根据所述时钟信号TCK、所述老炼模式信号TMS和所述驱动指示信号run_idle_c，生成第二老炼使能信号Bist_en和所述第二老炼时钟信号Bist_clk。
所述模式选择器5，用于当所述老炼控制信号Burnin_mode为有效信号时，获取所述老炼需求信号中的所述老炼数据。
例如，所述老炼控制信号为高电平，即Burnin_mode=1时，获取所述老炼需求信号中的所述老炼数据。
所述老炼链4，用于根据所述第一老炼使能信号Scan_en、第一老炼时钟信号Scan_clk和所述老炼数据Burnin_si，对所述集成电路的逻辑功能单元进行老炼。
所述MBIST7，用于根据所述第二老炼使能信号Bist_en、所述MBIST自复位信号Bist_reset和所述第二老炼时钟信号Bist_clk，对所述集成电路的内嵌存储单元进行老炼。
所述输出选择模块8，用于根据预设的输出策略，生成老炼结果输出控制信号。
所述输出模块6，用于当所述输出控制信号为第一控制信号时，通过所述JTAG接口中的TDO接口输出逻辑功能单元老炼结果；当所述输出控制信号为第二控制信号时，通过所述JTAG接口中的TDO接口输出内嵌存储单元老炼结果。
具体地，如图9所示，当所述输出控制信号Output_mode=1时，通过所述JTAG接口中的TDO接口输出逻辑功能老炼结果；当所述输出控制信号Output_mode=0时，通过所述JTAG接口中的TDO接口输出内嵌存储单元老炼结果。当所述输出控制信号Output_mode为高电平（即Output_mode=1）时，TDO接口5输出逻辑功能老炼结果；当所述输出控制信号Output_mode为低电平（即Output_mode=0）时，TDO接口5输出内嵌存储单元老炼结果。当然，本发明实施例所述TDO接口输出逻辑功能老炼结果和内嵌存储单元老炼结果的方式不仅限于上述实现方式，还可通过预先设定，如设定时间等，在约定的时间内输出相应的老炼结果。
本发明实施例利用JTAG接口可实现逻辑单元和存储单元的同时老炼，由于复用了I/O端口测试用的JTAG接口，无需重新设计老炼方案，老炼测试接口的连接更加简单方便，简化了集成电路老炼测试的过程，同时还降低了老炼成本。
这里需要说明的是：上述各步骤具体实现原理和实现过程可参见实施例三和实施例四中描述地相关内容，此处不再赘述。
需要说明的是：对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (21)
1.一种集成电路的老炼方法，其特征在于，包括：
通过联合测试行动小组JTAG接口接收老炼需求信号；
根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号；
将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程。
2.根据权利要求1所述的方法，其特征在于，所述老炼单元为所述集成电路的逻辑功能单元中的寄存器串联组成的老炼链，和/或所述集成电路中的MBIST；
相应地，所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程，具体为：
所述老炼链根据所述老炼信号，对所述集成电路的逻辑功能单元进行老炼，和/或
所述MBIST根据所述老炼信号，对所述集成电路的内嵌存储单元进行老炼。
3.根据权利要求1或2所述的方法，其特征在于，当所述老炼单元为所述集成电路的逻辑功能单元中的寄存器串联组成的老炼链时，所述老炼需求信号包括：时钟信号、模式选择信号以及老炼数据；
相应地，所述通过JTAG接口接收老炼需求信号，包括：
通过所述JTAG接口中的测试时钟TCK接口接收所述时钟信号；
通过所述JTAG接口中的测试模式选择信号TMS接口接收所述模式选择信号；
通过所述JTAG接口中的测试输入数据TDI接口接收所述老炼数据。
4.根据权利要求3所述的方法，其特征在于，所述老炼信号包括：第一老炼使能信号、第一老炼时钟信号、老炼控制信号以及所述老炼数据；
相应地，所述根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号，包括：
当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；
当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的扫描控制信号；当所述模式选择信号为第二选择时序信号时，生成电平为有效电平的暂停控制信号；
将所述扫描控制信号为有效电平的持续时钟内的所述时钟信号，以及所述暂停控制信号为有效电平的持续时钟内的所述时钟信号作为所述第一老炼时钟信号；
当所述扫描控制信号为有效电平时，生成电平为有效电平的所述第一老炼使能信号有效；
当所述老炼模式信号为有效电平时，生成电平为有效电平的所述老炼控制信号有效；
当所述老炼控制信号为有效电平时，获取所述老炼需求信号中的所述老炼数据。
5.根据权利要求1或2所述的方法，其特征在于，当所述老炼单元为所述集成电路中的对内嵌存储单元进行存储自测的MBIST时，所述老炼需求信号包括：时钟信号、模式选择信号以及MBIST输出端的输出信号；
相应地，所述通过JTAG接口接收老炼需求信号，包括：
通过所述JTAG接口中的TCK接口接收所述时钟信号；
通过所述JTAG接口中的TMS接口接收所述模式选择信号；
在所述JTAG接口中的测试输出数据TDO接口的信号接收侧获取所述MBIST输出端的输出信号。
6.根据权利要求5所述的方法，其特征在于，所述老炼信号包括：第二老炼使能信号、第二老炼时钟信号以及MBIST自复位信号；
相应地，所述根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号，包括：
当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；
当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的驱动指示信号；
当所述驱动指示信号为有效电平时，生成电平为有效电平的所述第二老炼使能信号有效；
将所述驱动指示信号为有效电平的持续时钟内的所述时钟信号作为所述第二老炼时钟信号；
当所述MBIST输出端的输出信号为有效电平时，在所述MBIST输出端的输出信号为有效电平的起始时刻后延迟预设时间，生成所述MBIST自复位信号。
7.根据权利要求1～6中任一所述的方法，其特征在于，所述将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行老炼过程之后，还包括：
通过所述JTAG接口中的TDO接口输出老炼结果。
8.根据权利要求1所述的方法，其特征在于，当所述老炼单元包括：所述集成电路中逻辑功能单元的寄存器串联组成的老炼链，以及所述集成电路中的MBIST时，所述老炼需求信号包括：时钟信号、模式选择信号、老炼数据以及MBIST输出端的输出信号；
相应地，所述通过JTAG接口接收老炼需求信号，包括：
通过所述JTAG接口中的TCK接口接收所述时钟信号；
通过所述JTAG接口中的TMS接口接收所述模式选择信号；
通过所述JTAG接口中的TDI接口接收所述老炼数据；
在所述JTAG接口中的TDO接口的信号接收侧获取所述MBIST输出端的输出信号。
9.根据权利要求8所述的方法，其特征在于，所述老炼信号包括：第一老炼信号和第二老炼信号，其中，所述第一老炼信号包括：第一老炼使能信号、第一老炼时钟信号、老炼控制信号以及所述老炼数据，所述第二老炼信号包括：第二老炼使能信号、第二老炼时钟信号以及MBIST自复位信号；
相应地，所述根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号，包括：
当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；
当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的扫描控制信号；当所述模式选择信号为第二选择时序信号时，生成电平为有效电平的暂停控制信号；
将所述扫描控制信号为有效电平的持续时钟内的所述时钟信号，以及所述暂停控制信号为有效电平的持续时钟内的所述时钟信号作为所述第一老炼时钟信号；
当所述扫描控制信号为有效电平时，生成电平为有效电平的所述第一老炼使能信号有效；
当所述老炼模式信号为有效电平时，生成电平为有效电平的所述老炼控制信号有效；
当所述老炼控制信号为有效电平时，获取所述老炼需求信号中的所述老炼数据；
当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的驱动指示信号；
当所述驱动指示信号为有效电平时，生成电平为有效电平的所述第二老炼使能信号有效；
将所述驱动指示信号为有效电平的持续时钟内的所述时钟信号作为所述第二老炼时钟信号；
当所述MBIST输出端的输出信号为有效电平时，在所述MBIST输出端的输出信号为有效电平的起始时刻后延迟预设时间，生成所述MBIST自复位信号。
10.根据权利要求9所述的方法，其特征在于，所述将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程，包括：
将所述第一老炼信号传输至所述老炼链，以使所述老炼链根据所述第一老炼信号，对所述集成电路的逻辑功能单元进行老炼；
将所述第二老炼信号传输至所述MBIST，以使所述MBIST根据所述第二老炼信号，对所述集成电路的内嵌存储单元进行老炼。
11.根据权利要求8～10中任一所述的方法，其特征在于，所述将所述老炼信号传输至所述集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路老炼过程之后，还包括：
根据预设的输出策略，生成老炼结果输出控制信号；
当所述输出控制信号为第一控制信号时，通过所述JTAG接口中的TDO接口输出逻辑功能单元老炼结果；
当所述输出控制信号为第二控制信号时，通过所述JTAG接口中的TDO接口输出内嵌存储单元老炼结果。
12.一种老炼装置，其特征在于，包括：
接收模块，用于通过JTAG接口接收老炼需求信号；
生成模块，用于根据所述老炼需求信号，采用预设的信号生成规则生成集成电路中的老炼单元进行老炼所需的老炼信号；
传输模块，用于将所述老炼信号传输至集成电路中的老炼单元，以使所述老炼单元根据所述老炼信号，执行所述集成电路的老炼过程。
13.根据权利要求12所述的老炼装置，其特征在于，当所述老炼单元为所述集成电路的逻辑功能单元中的寄存器串联组成的老炼链时，所述老炼需求信号包括：时钟信号、模式选择信号以及老炼数据；
相应地，所述接收模块，具体用于通过所述JTAG接口中的TCK接口接收所述时钟信号；通过所述JTAG接口中的TMS接口接收所述模式选择信号；通过所述JTAG接口中的TDI接口接收所述老炼数据。
14.根据权利要求13所述的老炼装置，其特征在于，所述老炼信号包括：第一老炼使能信号、第一老炼时钟信号、老炼控制信号以及所述老炼数据；相应地，所述生成模块，包括：
测试访问端口TAP控制器，用于当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的扫描控制信号；当所述模式选择信号为第二选择时序信号时，生成电平为有效电平的暂停控制信号；
老炼控制器，用于将所述扫描控制信号为有效电平的持续时钟内的所述时钟信号，以及所述暂停控制信号为有效电平的持续时钟内的所述时钟信号作为所述第一老炼时钟信号；当所述扫描控制信号为有效电平时，生成电平为有效电平的所述第一老炼使能信号有效；当所述老炼模式信号为有效电平时，生成电平为有效电平的所述老炼控制信号有效；
模式选择器，用于当所述老炼控制信号为有效电平时，获取所述老炼需求信号中的所述老炼数据。
15.根据权利要求12所述的老炼装置，其特征在于，当所述老炼单元为所述集成电路中的存储内建自测单元MBIST时，所述老炼需求信号包括：时钟信号、模式选择信号以及MBIST输出端的输出信号；相应地，
所述接收模块，具体用于通过所述JTAG接口中的TCK接口接收所述时钟信号；通过所述JTAG接口中的TMS接口接收所述模式选择信号；在所述JTAG接口中的TDO接口的信号接收侧获取所述MBIST输出端的输出信号。
16.根据权利要求15所述的老炼装置，其特征在于，所述老炼信号包括：第二老炼使能信号、第二老炼时钟信号以及MBIST自复位信号；相应地，所述生成模块，包括：
TAP控制器，用于当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的驱动指示信号；
老炼控制器，用于当所述驱动指示信号为有效电平时，生成电平为有效电平的所述第二老炼使能信号有效；将所述驱动指示信号为有效电平的持续时钟内的所述时钟信号作为所述第二老炼时钟信号；当所述MBIST输出端的输出信号为有效电平时，在所述MBIST输出端的输出信号为有效电平的起始时刻后延迟预设时间，生成所述MBIST自复位信号。
17.根据权利要求12～16中任一所述的老炼装置，其特征在于，还包括：
输出模块，用于通过所述JTAG接口中的TDO接口输出老炼结果。
18.根据权利要求12所述的老炼装置，其特征在于，当所述老炼单元包括：所述集成电路中逻辑功能单元的寄存器串联组成的老炼链，以及所述集成电路中的MBIST时，所述老炼需求信号包括：时钟信号、模式选择信号、老炼数据以及MBIST输出端的输出信号；相应地，
所述接收模块，具体用于通过所述JTAG接口中的TCK接口接收所述时钟信号；通过所述JTAG接口中的TMS接口接收所述模式选择信号；通过所述JTAG接口中的TDI接口接收所述老炼数据；在所述JTAG接口中的TDO接口的信号接收侧获取所述MBIST输出端的输出信号。
19.根据权利要求18所述的老炼装置，其特征在于，所述老炼信号包括：第一老炼信号和第二老炼信号，其中，所述第一老炼信号包括：第一老炼使能信号、第一老炼时钟信号、老炼控制信号以及所述老炼数据，所述第二老炼信号包括：第二老炼使能信号、第二老炼时钟信号以及MBIST自复位信号；相应地，所述生成模块，包括：
TAP控制器，用于当所述时钟信号为有效电平时，生成持续为有效电平的老炼模式信号；当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的扫描控制信号；当所述模式选择信号为第二选择时序信号时，生成电平为有效电平的暂停控制信号；当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的驱动指示信号；
老炼控制器，用于将所述扫描控制信号为有效电平的持续时钟内的所述时钟信号，以及所述暂停控制信号为有效电平的持续时钟内的所述时钟信号作为所述第一老炼时钟信号；当所述扫描控制信号为有效电平时，生成电平为有效电平的所述第一老炼使能信号有效；当所述老炼模式信号为有效电平时，生成电平为有效电平的所述老炼控制信号有效；当所述驱动指示信号为有效电平时，生成电平为有效电平的所述第二老炼使能信号有效；将所述驱动指示信号为有效电平的持续时钟内的所述时钟信号作为所述第二老炼时钟信号；当所述MBIST输出端的输出信号为有效电平时，在所述MBIST输出端的输出信号为有效电平的起始时刻后延迟预设时间，生成所述MBIST自复位信号；
模式选择器，用于当所述模式选择信号为第一选择时序信号时，生成电平为有效电平的驱动指示信号。
20.根据权利要求19所述的老炼装置，其特征在于，所述传输模块，具体用于将所述第一老炼信号传输至所述老炼链，以使所述老炼链根据所述第一老炼信号，对所述集成电路的逻辑功能单元进行老炼；将所述第二老炼信号传输至所述MBIST，以使所述MBIST根据所述第二老炼信号，对所述集成电路的内嵌存储单元进行老炼。
21.根据权利要求18～20中任一所述的老炼装置，其特征在于，还包括：
输出选择模块，用于根据预设的输出策略，生成老炼结果输出控制信号；
输出模块，用于当所述输出控制信号为第一控制信号时，通过所述JTAG接口中的TDO接口输出逻辑功能单元老炼结果；当所述输出控制信号为第二控制信号时，通过所述JTAG接口中的TDO接口输出内嵌存储单元老炼结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310728263.XA CN103698689B (zh) | 2013-12-25 | 2013-12-25 | 集成电路的老炼方法及老炼装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310728263.XA CN103698689B (zh) | 2013-12-25 | 2013-12-25 | 集成电路的老炼方法及老炼装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103698689A true CN103698689A (zh) | 2014-04-02 |
| CN103698689B CN103698689B (zh) | 2018-04-24 |
Family
ID=50360284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310728263.XA Active CN103698689B (zh) | 2013-12-25 | 2013-12-25 | 集成电路的老炼方法及老炼装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103698689B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105184413A (zh) * | 2015-09-22 | 2015-12-23 | 北京航空航天大学 | 一种考虑制造质量偏差损失的产品最优老炼测试时间估算方法 |
| CN106569124A (zh) * | 2016-11-09 | 2017-04-19 | 中国空间技术研究院 | 一种Virtex‑5 FPGA通用动态老炼*** |
| CN106649180A (zh) * | 2016-09-09 | 2017-05-10 | 锐捷网络股份有限公司 | 一种解除i2c总线死锁的方法及装置 |
| CN108257895A (zh) * | 2018-01-18 | 2018-07-06 | 深圳市振华微电子有限公司 | 半导体功率模块的功率老炼方法及老炼装置 |
| CN110118921A (zh) * | 2018-02-07 | 2019-08-13 | 龙芯中科技术有限公司 | 集成电路输入端测试装置及集成电路 |
| CN110441672A (zh) * | 2019-08-06 | 2019-11-12 | 西安太乙电子有限公司 | 一种SoC型集成电路动态老炼装置及方法 |
| CN111161788A (zh) * | 2019-12-18 | 2020-05-15 | 航天科工防御技术研究试验中心 | 一种存储器的老炼测试装置 |
| CN113985248A (zh) * | 2021-10-26 | 2022-01-28 | 西安微电子技术研究所 | 一种PCIe交换电路的高温动态老炼***和方法 |
| CN116243137A (zh) * | 2022-12-22 | 2023-06-09 | 无锡麟聚半导体科技有限公司 | 一种测试模式保护电路及芯片 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1225724A (zh) * | 1996-05-17 | 1999-08-11 | 佛姆法克特股份有限公司 | 晶片级老化和测试 |
| US6681359B1 (en) * | 2000-08-07 | 2004-01-20 | Cypress Semiconductor Corp. | Semiconductor memory self-test controllable at board level using standard interface |
| JP2005180935A (ja) * | 2003-12-16 | 2005-07-07 | Renesas Technology Corp | 半導体集積回路装置 |
| US7275188B1 (en) * | 2003-10-10 | 2007-09-25 | Integrated Device Technology, Inc. | Method and apparatus for burn-in of semiconductor devices |
| CN101719088A (zh) * | 2009-11-23 | 2010-06-02 | 北京龙芯中科技术服务中心有限公司 | 一种对处理器芯片进行在线检测的装置和方法 |
| CN102419415A (zh) * | 2011-08-31 | 2012-04-18 | 北京时代民芯科技有限公司 | 一种基于边界扫描电路的tap接口优化电路 |
| CN202385229U (zh) * | 2011-11-18 | 2012-08-15 | 北京牡丹视源电子有限责任公司 | 一种用于立体电视串扰测量的信号源 |
-
2013
- 2013-12-25 CN CN201310728263.XA patent/CN103698689B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1225724A (zh) * | 1996-05-17 | 1999-08-11 | 佛姆法克特股份有限公司 | 晶片级老化和测试 |
| US6681359B1 (en) * | 2000-08-07 | 2004-01-20 | Cypress Semiconductor Corp. | Semiconductor memory self-test controllable at board level using standard interface |
| US7275188B1 (en) * | 2003-10-10 | 2007-09-25 | Integrated Device Technology, Inc. | Method and apparatus for burn-in of semiconductor devices |
| JP2005180935A (ja) * | 2003-12-16 | 2005-07-07 | Renesas Technology Corp | 半導体集積回路装置 |
| CN101719088A (zh) * | 2009-11-23 | 2010-06-02 | 北京龙芯中科技术服务中心有限公司 | 一种对处理器芯片进行在线检测的装置和方法 |
| CN102419415A (zh) * | 2011-08-31 | 2012-04-18 | 北京时代民芯科技有限公司 | 一种基于边界扫描电路的tap接口优化电路 |
| CN202385229U (zh) * | 2011-11-18 | 2012-08-15 | 北京牡丹视源电子有限责任公司 | 一种用于立体电视串扰测量的信号源 |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105184413A (zh) * | 2015-09-22 | 2015-12-23 | 北京航空航天大学 | 一种考虑制造质量偏差损失的产品最优老炼测试时间估算方法 |
| CN105184413B (zh) * | 2015-09-22 | 2019-01-25 | 北京航空航天大学 | 一种考虑制造质量偏差损失的产品最优老炼测试时间估算方法 |
| CN106649180B (zh) * | 2016-09-09 | 2019-08-20 | 锐捷网络股份有限公司 | 一种解除i2c总线死锁的方法及装置 |
| CN106649180A (zh) * | 2016-09-09 | 2017-05-10 | 锐捷网络股份有限公司 | 一种解除i2c总线死锁的方法及装置 |
| CN106569124A (zh) * | 2016-11-09 | 2017-04-19 | 中国空间技术研究院 | 一种Virtex‑5 FPGA通用动态老炼*** |
| CN108257895A (zh) * | 2018-01-18 | 2018-07-06 | 深圳市振华微电子有限公司 | 半导体功率模块的功率老炼方法及老炼装置 |
| CN108257895B (zh) * | 2018-01-18 | 2024-04-12 | 深圳市振华微电子有限公司 | 半导体功率模块的功率老炼方法及老炼装置 |
| CN110118921A (zh) * | 2018-02-07 | 2019-08-13 | 龙芯中科技术有限公司 | 集成电路输入端测试装置及集成电路 |
| CN110118921B (zh) * | 2018-02-07 | 2021-08-03 | 龙芯中科技术股份有限公司 | 集成电路输入端测试装置及集成电路 |
| CN110441672A (zh) * | 2019-08-06 | 2019-11-12 | 西安太乙电子有限公司 | 一种SoC型集成电路动态老炼装置及方法 |
| CN111161788A (zh) * | 2019-12-18 | 2020-05-15 | 航天科工防御技术研究试验中心 | 一种存储器的老炼测试装置 |
| CN113985248A (zh) * | 2021-10-26 | 2022-01-28 | 西安微电子技术研究所 | 一种PCIe交换电路的高温动态老炼***和方法 |
| CN113985248B (zh) * | 2021-10-26 | 2023-07-11 | 西安微电子技术研究所 | 一种PCIe交换电路的高温动态老炼***和方法 |
| CN116243137A (zh) * | 2022-12-22 | 2023-06-09 | 无锡麟聚半导体科技有限公司 | 一种测试模式保护电路及芯片 |
| CN116243137B (zh) * | 2022-12-22 | 2023-12-01 | 无锡麟聚半导体科技有限公司 | 一种测试模式保护电路及芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103698689B (zh) | 2018-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103698689A (zh) | 集成电路的老炼方法及老炼装置 | |
| US6988232B2 (en) | Method and apparatus for optimized parallel testing and access of electronic circuits | |
| US10598728B2 (en) | Scan chain circuit supporting logic self test pattern injection during run time | |
| US20050204232A1 (en) | Technique for combining scan test and memory built-in self test | |
| CN101515479B (zh) | 一种提高扫描链测试覆盖率的方法和装置 | |
| JP6297091B2 (ja) | 電子システムならびにシステム診断回路およびその動作方法 | |
| Almeida et al. | Effective screening of automotive socs by combining burn-in and system level test | |
| Aleksejev et al. | FPGA-based synthetic instrumentation for board test | |
| EP2312329B1 (en) | Reliability test with monitoring of the results | |
| Cantoro et al. | A new technique to generate test sequences for reconfigurable scan networks | |
| CN218825512U (zh) | 内嵌逻辑分析***、逻辑器件和器件分析设备 | |
| KR100694315B1 (ko) | 다중 시스템 클럭 및 이종 코어를 포함하는 시스템 온 칩용연결선 지연 고장 테스트 제어기 | |
| WO2012053063A1 (ja) | 集積回路および試験方法 | |
| CN102565664B (zh) | 一种测试覆盖率的评估方法 | |
| CN103097902B (zh) | 改进全速测试访问端口操作 | |
| Van Ngo et al. | Use of JTAG boundary-scan for testing electronic circuit boards and systems | |
| KR20010082321A (ko) | 집적 회로 동작 모드를 종료시키거나 또는 변경하기 위한경계 주사 방법 | |
| KR100672082B1 (ko) | 이종 코아를 가진 시스템 온 칩에서의 연결선 지연 고장점검 테스트 제어기 및 이를 구비한 시스템 온 칩 | |
| Devadze et al. | Turning JTAG inside out for fast extended test access | |
| KR20010053900A (ko) | 딜레이 체인 회로를 이용한 반도체 장치의 테스트 회로 및그의 테스트 방법 | |
| Stout et al. | Innovative Test Solutions for Pin-Limited Microcontrollers | |
| Dolha | Software emulation of Boundary Scan architecture | |
| Buntoro | Modeling of design-for-test infrastructure in complex systems-on-chips | |
| Popescu | BOUNDARY SCAN STANDARD–A PREREQUISITE THAT ENSURE GLOBAL HARDWARE SYSTEM QUALITY | |
| JP2004303271A (ja) | １チップマイクロコンピュータおよびその制御方法、ならびにそれを用いたｉｃカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing Patentee after: Loongson Zhongke Technology Co.,Ltd. Address before: 100190 No. 10 South Road, Haidian District Academy of Sciences, Beijing Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd. |