CN103684453A - 一种模数变换器集成芯片量产测试方法 - Google Patents

Abstract

本发明属半导体测试领域，涉及一种模数变换器集成芯片量产测试方法；所述测试方法分别采用高性能晶振为被测高速高分辨率模数变换器芯片提供低抖动的采用时钟和低噪底的正弦波测试输入信号，其中正弦波测试输入信号通过对晶振输出信号进行带通滤波得到，并通过自动测试设备可编程电源模块为晶振提供工作电源，编程控制晶振的工作电源电压实现晶振输出采样时钟信号、正弦波测试输入信号的幅度控制；由自动测试设备的一路数字通道控制晶振的Enable/Disenable引脚，实现对晶振输出信号的开关控制。本发明具有成本低、体积小、易于控制等优点，也可用于纯数字自动测试设备测试机实现低成本的模数变换器芯片验证和量产测试领域。

Description

一种模数变换器集成芯片量产测试方法

技术领域

本发明属半导体测试领域，涉及一种模数变换器集成芯片量产测试方法，具体涉及一种基于自动测试设备(ATE)用晶振作为信号源与时钟源实现高速高分辨率模数变换器（ADC）量产测试方法；该方法基于ATE用外加高性能晶振作为信号源与时钟源、低成本实现高速高分辨率ADC集成芯片量产测试，可解决高速高分辨率ADC集成芯片测试对采样时钟和测试信号抖动、信噪比的高性能要求。

背景技术

目前，高速高分辨率模数转换器(ADC)已广泛应用于数字信号处理***，以实时的数字信号处理取代传统的模拟信号处理方法，其中包括ADC在雷达、测控以及其它高速数据采集***、宽带数字化接收***中中的广泛应用，尤其是数字技术广泛应用于各类电子产品中，对信号带宽及传输速率提出了越来越高的要求；高速ADC作为模拟量转化为数字量的核心部件，具有不可替代的作用。实践显示，ATE测试机的发展远远赶不上集成芯片的发展速度，目前，产业界最高端的ATE测试机设备，高速高分辨率测试技术指标为：最大正弦波频率125MHz，分辨率16bit，***时钟RMS抖动指标约3ps左右，如芯片设计厂商需要完成最大输入信号大于125MHz、分辨率高于14bit的高速高分辨率ADC集成芯片产品，将面临市场上可供选择的ATE测试机难以满足其要求的窘境；此外，市场上用于ADC 芯片的测试混合信号ATE测试机还存在如下缺陷：模拟模块价格昂贵，测试成本高，已成为芯片设计厂商在进行ADC集成芯片量产测试过程中不得不考虑的一个现实问题。

目前，产业界进行ADC集成芯片量产测试主要有如下方法：一，基于ATE测试机的模拟模块法（简称ATE方法）；二、外加高速数模变换器(DAC)+滤波器（简称DAC方法）；三，采用外加仪表+滤波器（简称外挂仪表方法）；所述方法各存有优、缺点及一定的使用限制：其中，ATE方法，即利用ATE测试机本身的性能；其优点是ATE设备作为一个复杂的测试***，在出厂之前经过设计与生产厂商的严格验证和测试，其***稳定性、技术服务等具有较好的保障，但其缺点也非常明显，即***升级更新速度比集成芯片的新产品慢，一旦市面上的ATE测试机难以满足被测ADC芯片的技术指标要求，则ATE测试机难以短时间内获得相应的更新，此外，高端ATE测试机价格极其昂贵，一般达200万美元左右，极大的制约设备采购单位对其进行及时更新的能力，因此，导致目前ATE测试机适合于测试输入信号不高，通常为50MHz以下的ADC芯片产品；DAC方法：即选用高速DAC芯片来产生测试高速高分辨率ADC芯片的高速测试信号，该方法的优点是随集成电路工艺技术与设计技术的发展，高速高分辨DAC芯片产品可以与高速高分辨率ADC芯片产品同步出现，而高速高分辨率DAC芯片的测试，可用具有保持功能的相对低速高分辨率的ADC芯片完成测试；但其缺点是一方面高速高分辨率DAC的输出幅度一般会受限制，需要增加放大电路来提高其输出幅度；另一方面，高速高分辨率DAC芯片本身存在噪声，并受到采样时钟抖动的影响而导致其输出信号底噪偏高，影响高速高分辨率ADC芯片的测试精度，此外，对于高于200MHz以上频率，可供选择的DAC芯片非常少；外挂仪表方法；是利用高质量的模拟信号源仪表设备，如采用射频仪表设备作为ADC的测试输入信号源，其优点是产生的测试频率范围非常宽，输出信号幅度大，其缺点是仪表设备价格较昂贵，体积也相对大，需占用一定的面积，不适于多通道或多芯片同测的ADC量产测试。

由于上述的制约因素或缺点，本发明拟提供一种基于ATE的外挂晶振高速高分辨率ADC芯片量产测试方法，以低成本实现高速高分辨率模数变换器(ADC)集成芯片量产测试，解决测试中对采样时钟和测试信号抖动、信噪比的高性能要求。

发明内容

本发明的目的在于克服现有技术的缺陷和不足，提供一种模数变换器集成芯片量产测试方法，具体涉及一种基于ATE用晶振作为信号源与时钟源实现高速高分辨率ADC量产测试方法；该方法基于自动测试设备(ATE)用外加高性能晶振作为信号源与时钟源、低成本实现高速高分辨率模数变换器(ADC)集成芯片量产测试，可解决高速高分辨率ADC集成芯片测试对采样时钟和测试信号抖动、信噪比的高性能要求。

本发明方法利用晶振输出信号具有低噪声、低抖动、高稳定性、高输出信号幅度、体积小、易于使用、可靠性高等优点，在ATE测试机技术指标不能满足高速高分辨率ADC芯片量产测试的情况下，通过在测试载板上增加高性能的晶振满足高速高分辨率ADC芯片的量产测试要求；所述晶振产生的输出信号可直接作为高性能的被测ADC芯片测试采样时钟，也可和滤波器配合产生高性能的正弦波ADC测试输入信号，本方法具有成本低、体积小、易于控制等优点。

本发明中，高性能的晶振输出信号既可作为高速高分辨ADC芯片测试时的低抖动采样时钟，也可通过滤波器实现具有低噪底的高速正弦波测试输入信号，从而满足高速高分辨率ADC 芯片测试时对采样时钟、输入正弦波测试信号的严格要求；且晶振输出信号的幅度还可根据高速高分辨ADC测试需要进行灵活调节。

本发明中，将用于为高速高分辨率ADC芯片提供采样时钟的晶振靠近被测ADC芯片的时钟输入引脚，晶振输出的时钟信号以尽可能短的路径输入到ADC芯片，能明显减小因为输入信号走线及***噪声导致采样时钟性能的劣化、影响测试精度；

本发明中，将用于产生测试输入信号的晶振输出信号，经过带通滤波器，滤除晶振输出的高次谐波，产生相对理想的正弦波输入测试信号；由于晶振具有高稳定性，高性能的晶振输出信号具有非常低的噪底，比射频仪表具有更优的性能，从而能将测试信号导致的测试误差尽可能降致最小；

本发明中，所述晶振输出信号幅度的控制通过调节其供电电压实现；通常，晶振具有一个使能引脚，本发明通过对其进行Enable/Disenable的设置，实现对晶振输出信号的开关控制。

具体而言，本发明的模数变换器集成芯片量产测试方法，分别采用高性能晶振为被测高速高分辨率ADC芯片提供低抖动的采用时钟和低噪底的正弦波测试输入信号（其中正弦波测试输入信号通过对晶振输出信号进行带通滤波得到），并通过自动测试设备（ATE）可编程电源模块为晶振提供工作电源，编程控制晶振的工作电源电压实现晶振输出采样时钟信号、正弦波测试输入信号的幅度控制，由自动测试设备(ATE)的

一路数字通道控制晶振的Enable/Disenable引脚，实现对晶振输出信号的开关控制，其特征在于，其包括步骤：

（1）根据被测ADC集成芯片采样频率和所需的抖动性能，选择可满足被测ADC采样频率和抖动性能的一个或多个晶振作为被测ADC集成芯片采样时钟源（若需要多个晶振作为被测ADC芯片的时钟源，还需要选择合适的继电器(Relay)用于切换不同晶振的输入时钟信号，继电器的切换控制可通过ATE继电器通道编程实现）；

所述晶振的封装选择贴片(SMD)封装形式，以便焊接于测试载板(Loadboard)上时可实现最小的信号劣化；

（2）在进行测试载板(Loadboard)设计时，作为时钟源的晶振尽可能靠近被测ADC芯片的采样时钟输入引脚放置，以减小走线过程中引入的噪声、信号畸变等因素而导致抖动性能恶化；若被测ADC集成芯片需要多个不同的采样频率时，可选用多个不同工作频率的晶振作为其不同频率的时钟源，多个不同频率的时钟源通过继电器(Relay)根据需要来进行开关切换；所述继电器选择多个晶振产生的采样时钟信号，需尽量选择射频表贴封装继电器，以减小继电器带来的信号劣化；

（3）根据被测ADC集成芯片测试信号频率和噪声性能要求，选择可满足被测ADC测试输入信号频率及底噪要求的一个或多个晶振作为其测试信号源；作为信号源的晶振，根据其工作频率对应选择高性能的带通滤波器，将晶振产生的高次谐波滤除；当有多个晶振作为信号源时，选择合适的继电器对不同的输入信号进行切换选择，继电器的切换控制通过ATE继电器通道编程实现；

所述晶振的封装选择贴片(SMD)封装形式，以实现最小的信号劣化；

（4）晶振正常的输出信号是接近理想的方波信号，为了获得比较理想的ADC集成芯片测试用正弦波测试信号，晶振输出信号需接带通滤波器，将晶振输出信号中的高次谐波信号滤除，从而获得比较理想的基带正弦波信号；由于晶振信号一般输出幅度比较大，因此，带通滤波器可尽量选择矩形系数好、隔离度高的高阶LC滤波器，高阶LC滤波器的***损耗可通过调高晶振的信号输出幅度来补偿；LC带通滤波器的封装尽量选择SMA同轴连接或表贴形式，以减小连线产生的信号劣化和畸变；

（5）被测ADC芯片采样输出信号通过ATE数字通道进行判决采集并存储到ATE机台，再通过软件算法进行被测信号重建和数字信号处理，计算出被测ADC芯片的静态和动态参数，从而获得被测ADC芯片的被测参数；

若被测ADC集成芯片需要多个不同的测试正弦波信号频率时，可选用多个不同工作频率的晶振作为其不同频率的测试信号源，多个不同频率的测试信号源通过继电器(Relay)根据需要进行开关切换；

所述继电器选择表贴封装的射频继电器，以减小继电器引入的信号劣化；

（6）根据被测ADC集成芯片选用的ATE型号、资源配置和选用的晶振、滤波器、继电器设计测试载板(Loadboard)，并将选用的晶振、滤波器、继电器焊接于测试载板(Loadboard)上；在进行测试载板（Loadboard）设计时，作为采样时钟源的晶振尽可能靠近被测ADC集成芯片的时钟信号输入引脚；

（7）被测ADC集成芯片的电源引脚、数字输出信号引脚及控制信号引脚通过测试载板(Loadboard)和ATE设备的电源通道和数字通道相连；可编程电源通道为被测ADC集成芯片提供工作电压，数字通道为被测ADC集成芯片提供必要的设置和控制信号、对被测ADC芯片的正弦波模拟测试信号转换输出的数字信号进行采样判决并存储到ATE机台内进行后续的数字信号处理获得所需的测试参数（由于被测ADC芯片的输出信号是以采样时钟频率为工作时钟周期，由选择的晶振工作频率决定；而通过ATE数字通道对被测ADC芯片输出信号进行采集的工作频率是由ATE的主时钟决定，是两个独立的时钟源，因此，其难以完全同步，造成ATE数字通道采集ADC芯片输出信号因时钟偏差而产生滑码出错；为了解决被测ADC的输出和ATE数字通道采集时钟偏差而产生滑码错误的问题，可充分利用ATE数字通道在一个时钟周期内可配置多个采集沿进行采集以及被测ADC仅需较短的测试数据采集时间窗的特性，可利用软件算法来实现同步，从而避免因时钟偏差可能导致的滑码错误问题，实现对ADC芯片参数的准确测试）。

本发明所述的测试方法中，每一路晶振的电源由一路可编程电源对其单独供电，通过编程变化供电电源的电压，可实现对应晶振的信号输出幅度，无论是作为采样时钟源的晶振还是作为测试信号源的晶振，其输出信号幅度都可以通过该种方式进行调节、设置和关闭；

本发明所述的测试方法中，在ATE设备对被测ADC芯片数字信号输出进行采集判决时，通过软件同步算法解决被测ADC芯片采样时钟与ATE设备主时钟不同而产生滑码错误的问题。

本发明的基于ATE的外挂晶振高速高分辨率ADC芯片量产测试方法，充分利用了晶振输出信号具有低噪声、低抖动、高稳定性、高输出信号幅度、体积小、易于使用、可靠性高等多方面优点，通过合理的测试载板(Loadboard)设计，满足高速高分辨率ADC芯片的测试需求，并配合自动测试设备（ATE）的电源、数字通道资源实现高速高分辨率ADC芯片的测试（其中，所述晶振产生的输出信号可直接作为高性能的被测ADC芯片测试采样时钟，也可和滤波器配合产生高性能的正弦波ADC测试输入信号）；本测试方法具有成本低、体积小、易于控制等优点，可用于纯数字自动测试设备(ATE)测试机实现低成本的ADC芯片验证和量产测试领域。

附图说明

图1为基于ATE用晶振作为信号源与时钟源实现高速高分辨率ADC量产测试方法框图，

其中，1是作为测试信号源的晶振，2是带通滤波器，3是被测ADC集成芯片，4是作为采样时钟源的晶振，5是自动测试设备(ATE)。

图2为本发明实施例2的测试方法框图，

其中，1是低频信号源晶振，2是低频带通滤波器，3是测试信号选择继电器，4是高频信号源晶振，5是高频带通滤波器，6是被测ADC集成芯片，7是采样时钟选择继电器，8是低频采样时钟源晶振，9是高频采样时钟晶振，10是自动测试设备(ATE)。

具体实施方式

为更好地理解本发明的技术方案，以下结合附图和实施例作进一步描述。

实施例1

如图1所示，本发明所述的基于ATE用晶振作为信号源与时钟源实现高速高分辨率ADC量产测试，包括作为测试信号源的晶振（1）、带通滤波器（2）、被测ADC集成芯片（3）、作为采样时钟源的晶振（4）及自动测试设备(ATE)（5）；作为信号源的晶振（1）的输出端和带通滤波器（2）的输入端连接，信号源晶振（1）的输出通过带通滤波产生测试正弦波信号，输入到被测ADC集成芯片（3）的信号输入引脚；同时，作为采样时钟源的晶振（4）的输出与被测ADC集成芯片（3）的时钟输入引脚相连；被测ADC集成芯片（3）将输入模拟正弦波信号进行模数转换后的数字信号输出引脚与自动测试设备(ATE)（5）的数字通道相连，由自动测试设备(ATE)（5）的数字通道对其进行采集判决后，将数据存储在自动测试设备(ATE)（5）内，并由自动测试设备(ATE)（5）完成测试算法的运算，获得被测ADC集成芯片（3）的相应测试参数，从而完成对被测ADC集成芯片（3）的测试；在进行测试的过程中，作为信号源的晶振（1）、作为采样时钟源的晶振（4）及被测ADC集成芯片（3）的电源和控制信号均由自动测试设备(ATE)（5）来提供，并通过软件编程实现对其设置和控制。

实施例2

如图2所示，低频信号源的晶振（1）（如2.5MHz），通过低频带通滤波器（2）（2.5MHz），产生2.5MHz的低频正弦波测试信号，输入到测试信号选择继电器（3）；高频信号源的晶振（4）（比如150MHz），通过高频带通滤波器（5）（150MHz），产生150MHz的高频正弦波测试信号，也输入到测试信号选择继电器（3）；若还需要更多的测试输入信号，可通过增加晶振和对应滤波器的方式来增加测试信号；通过控制测试信号继电器开关，可选择不同频率测试信号输入到被测ADC集成芯片（6）；若由晶振和滤波器产生的信号与被测ADC集成芯片（6）输入信号单双端不匹配，如由晶振和滤波器产生的信号是单端信号，而被测ADC集成芯片（6）是差分输入，则在继电器的输出端还需要增加一个变压器(Transformer)将单端输出信号转换为差分信号输入到被测ADC集成芯片（6）的差分输入端；低频采样时钟源（8）（比如10MHz），其输出与时钟源继电器（7）输入端相连；高频采样时钟源（9）（比如160MHz），其输出与时钟源继电器（7）输入端相连；若还需要更多的采样时钟信号，可通过增加晶振的方式来增加采样时钟信号；通过控制采样时钟继电器开关，可选择不同频率采样时钟输入到被测ADC集成芯片（6）；被测ADC集成芯片（6）的输出连接到自动测试设备(ATE)（10）的数字通道，由自动测试设备(ATE)（10）的数字通道对其进行采集判决后，并将数据存储在自动测试设备(ATE)（10）内，完成测试算法的运算，获得被测ADC集成芯片（6）的相应测试参数；作为信号源的晶振（1）和（3）、作为采样时钟源的晶振（8）和（9）的电源均由自动测试设备(ATE)（10）提供且每一路都可独立编程设置；测试信号选择继电器（3）和采样时钟选择继电器（7）开关选择设置也是由自动测试设备(ATE)（10）编程控制，因此，通过自动测试设备(ATE)（10）设置、选择，便可实现被测ADC集成芯片（6）的在低频/高频输入信号、低频/高频采样不同条件下的测试参数。

上述实施例的结果表明，本发明所述的测试方法利用了各个模块的优点，合理规避缺点，与ATE***集成起来，构成了高性能、低成本、高稳定性的高速高分辨ADC测试***解决方法。

Claims (4)

1.一种模数变换器集成芯片量产测试方法，其特征在于，该方法分别采用高性能晶振为被测高速高分辨率模数变换器芯片提供低抖动的采用时钟和低噪底的正弦波测试输入信号，其中正弦波测试输入信号通过对晶振输出信号进行带通滤波得到，并通过自动测试设备可编程电源模块为晶振提供工作电源，编程控制晶振的工作电源电压实现晶振输出采样时钟信号、正弦波测试输入信号的幅度控制；由自动测试设备的一路数字通道控制晶振的Enable/Disenable引脚，实现对晶振输出信号的开关控制；

其包括步骤：

（1）根据被测模数变换器集成芯片采样频率和所需的抖动性能，选择满足被测模数变换器采样频率和抖动性能的一个或多个晶振作为被测模数变换器集成芯片采样时钟源；若需要多个晶振作为被测模数变换器芯片的时钟源，还需选择合适的继电器用于切换不同晶振的输入时钟信号，继电器的切换控制通过ATE继电器通道编程实现；

所述晶振的封装选择贴片封装形式，焊接于测试载板上时实现最小的信号劣化；

（2）在进行测试载板设计时，作为时钟源的晶振靠近被测模数变换器芯片的采样时钟输入引脚放置，减小走线过程中引入的噪声或信号畸变导致抖动性能恶化；

若被测模数变换器集成芯片需要多个不同的采样频率时，选用多个不同工作频率的晶振作为其不同频率的时钟源，多个不同频率的时钟源通过继电器根据需要进行开关切换；

所述继电器选择多个晶振产生的采样时钟信号，需选择射频表贴封装继电器减小继电器带来的信号劣化；

（3）根据被测模数变换器集成芯片测试信号频率和噪声性能要求，选择满足被测模数变换器测试输入信号频率及底噪要求的一个或多个晶振作为其测试信号源；该作为信号源的晶振，根据其工作频率对应选择高性能的带通滤波器滤除晶振产生的高次谐波；当多个晶振作为信号源时，选择合适的继电器对不同的输入信号进行切换选择，继电器的切换控制通过自动测试设备继电器通道编程实现；

所述晶振的封装选择贴片封装形式，以实现最小的信号劣化；

（4）晶振输出信号接带通滤波器，滤除晶振输出信号中的高次谐波信号，获得理想的基带正弦波信号；所述带通滤波器选自高阶LC滤波器，其中的***损耗通过调高晶振的信号输出幅度补偿；LC带通滤波器的封装选择SMA同轴连接或表贴形式，以减小连线产生的信号劣化和畸变；

（5）被测模数变换器芯片采样输出信号通过自动测试设备数字通道进行判决采集并存储到自动测试设备机台，再通过软件算法进行被测信号重建和数字信号处理，计算出被测模数变换器芯片的静态和动态参数，获得被测模数变换器芯片的被测参数；

若被测模数变换器集成芯片需要多个不同的测试正弦波信号频率时，选用多个不同工作频率的晶振作为其不同频率的测试信号源，多个不同频率的测试信号源通过继电器根据需要进行开关切换；

所述继电器选择表贴封装的射频继电器，以减小继电器引入的信号劣化；

（6）根据被测模数变换器集成芯片选用自动测试设备型号、资源配置和选用的晶振、滤波器、继电器设计测试载板，其中的晶振、滤波器、继电器焊接于测试载板上；在进行测试载板设计时，作为采样时钟源的晶振靠近被测模数变换器集成芯片的时钟信号输入引脚；

（7）通过测试载板和自动测试设备设备的电源通道和数字通道连接被测模数变换器集成芯片的电源引脚、数字输出信号引脚及控制信号引脚；可编程电源通道为被测模数变换器集成芯片提供工作电压，数字通道为被测模数变换器集成芯片提供设置和控制信号、对被测模数变换器芯片的正弦波模拟测试信号转换输出的数字信号进行采样判决并存储到自动测试设备机台内进行后续的数字信号处理获得所需的测试参数。

2.如权利要求1所述的模数变换器集成芯片量产测试方法，其特征在于，其中的每一路晶振的电源由一路可编程电源对其单独供电，通过编程变化供电电源的电压，调节、设置和关闭对应晶振的信号输出幅度；所述的晶振包括作为采样时钟源的晶振或作为测试信号源的晶振。

3.如权利要求1所述的模数变换器集成芯片量产测试方法，其特征在于，在自动测试设备对被测模数变换器芯片数字信号输出进行采集判决时，通过软件同步算法解决被测模数变换器芯片采样时钟与自动测试设备设备主时钟不同产生的滑码错误。

4.权利要求1所述的测试方法在纯数字自动测试设备测试机实现模数变换器芯片验证和量产测试中的用途。

Images