CN103681250B - 两次刻蚀成型图形的关键尺寸的控制方法 - Google Patents

两次刻蚀成型图形的关键尺寸的控制方法 Download PDF

Info

Publication number
CN103681250B
CN103681250B CN201210344778.5A CN201210344778A CN103681250B CN 103681250 B CN103681250 B CN 103681250B CN 201210344778 A CN201210344778 A CN 201210344778A CN 103681250 B CN103681250 B CN 103681250B
Authority
CN
China
Prior art keywords
layer
etching
graph
silicon chip
critical size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210344778.5A
Other languages
English (en)
Other versions
CN103681250A (zh
Inventor
郭晓波
李伟峰
孟鸿林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210344778.5A priority Critical patent/CN103681250B/zh
Publication of CN103681250A publication Critical patent/CN103681250A/zh
Application granted granted Critical
Publication of CN103681250B publication Critical patent/CN103681250B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明公开了一种两次刻蚀成型图形的关键尺寸的控制方法，包括步骤如下：(1)在硅片上生长薄膜层；(2)第一图形层的光刻，CD（关键尺寸）和overlay（套刻精度）的测量；(3)第一图形层的刻蚀；(4)第二图形层的光刻，CD和overlay的测量；(5)第二图形层的刻蚀，形成对称结构的图形；(6)对称结构图形CD的测量；(7)将上述对称图形的CD差异折算成第二图形层的overlay；(8)将上述折算后的第二图形层的overlay反馈到光刻机，以修正下一批次硅片的第二图形层的overlay，实现对上述对称图形刻蚀后CD的控制。本发明同时解决了因为光刻overlay不佳和刻蚀速率不同导致的刻蚀后对称图形CD不一致的问题。

Description

两次刻蚀成型图形的关键尺寸的控制方法
技术领域
本发明属于半导体集成电路制造工艺，涉及一种关键尺寸的控制方法，尤其涉及一种两次刻蚀成型图形的关键尺寸的控制方法。
背景技术
关键尺寸(CD:Critical Dimension)和套刻精度(overlay)是集成电路工艺中非常重要的两项在线监控参数，其中CD用于监控光刻和刻蚀以后图形的大小，在实际生产过程中，一般都是使用CDSEM(关键尺寸扫描电子显微镜)来测量监控图形的CD，当所监控的图形CD超过所要求的规格时，一般通过调节光刻曝光时的能量来调节监控图形的CD，使之满足所要求的规格。而overlay用于监控当层图形和前层图形的对准(或套刻)情况，在实际生产过程中，一般通过光学方法量测专门设计的上下两层套刻标记(Overlay Mark)的中心偏移量来监控overlay，当overlay超过所要求的规格时，一般通过对当前层光刻曝光时的套刻参数进行补偿的方法，来调节光刻之后图形的overlay，使之满足所要求的规格。
对于某些特殊的半导体器件，需要制备对称结构的图形，而根据工艺需求，该对称结构的图形需通过两次刻蚀形成，如图1所示的具有对称结构的半导体器件部分工艺完成后的示意图，要求左边的多晶硅401和右边的多晶硅402具有相同的CD，因为左边的第二注入层601和右边的第二注入层602是分别以左边的多晶硅401和右边的多晶硅402作为阻挡层之一而注入形成的，所以如果左边的多晶硅401和右边的多晶硅402的CD不一致，将会使得左边的第二注入层601和右边的第二注入层602形成的位置也不对称，并导致左边的沟道长度L1和右边的沟道长度L2不同，最终影响产品的性能。
为了形成如图1所示的对称结构器件，一般使用以下步骤来完成：(1)在已完成沟道200工艺的硅片上生长二氧化硅薄膜层300和多晶硅薄膜层(图中未示出完整的多晶硅薄膜层，只示出刻蚀以后的左边的多晶硅401和右边的多晶硅402)；(2)第一图形层的光刻，CD和overlay的测量；(3)第一图形层的多晶硅薄膜刻蚀、注入，形成第一注入层500；(4)第二图形层的光刻，CD和overlay的测量，并将overlay的测量值反馈到第二图形层的光刻机，通过光刻机的overlay补正***修正下一批次硅片的第二图形层的overlay；(5)第二图形层的多晶硅薄膜刻蚀，形成含对称结构的左边多晶硅401和右边多晶硅402的图形；(6)第三图形层光刻，然后再同时以光刻胶图形以及左边的多晶硅401和右边的多晶硅402作为注入阻挡层进行注入工艺，经退火后分别形成左边的第二注入层601和右边的第二注入层602。由上述步骤可知，有两个因素影响左边的多晶硅401和右边的多晶硅402的CD，一是步骤(4)中第二图形层对第一图形层的套刻精度，二是步骤(5)中刻蚀速率的均一性。对于第一个因素，在步骤(4)已通过光刻机的overlay补正***进行了修正，但是对于第二个因素，上述工艺流程并没有考虑到，但在实际生产过程中，由于周边图形的影响(图形密度不一样)以及刻蚀本身工艺条件的限制，会使得在刻蚀形成左边的多晶硅401和右边的多晶硅402过程中，两者的刻蚀速率不同，从而导致左边的多晶硅401和右边的多晶硅402的CD不同。
发明内容
本发明要解决的技术问题是提供一种两次刻蚀成型图形的关键尺寸的控制方法，即可以解决因为光刻套刻精度不佳导致的刻蚀后对称图形CD不一致的问题，又可以解决因为刻蚀速率不同导致的刻蚀后对称图形CD不一致的问题。
为解决上述技术问题，本发明提供一种两次刻蚀成型图形的关键尺寸的控制方法，包括步骤如下：
(1)在硅片上生长薄膜层；
(2)第一图形层的光刻，关键尺寸和套刻精度的测量；
(3)第一图形层的刻蚀，光刻胶去除；
(4)第二图形层的光刻，关键尺寸和套刻精度的测量；
(5)第二图形层的刻蚀，形成对称结构的图形；
(6)对称结构图形的关键尺寸的测量；
(7)将上述对称图形的关键尺寸差异折算成第二图形层的套刻精度；
(8)将上述折算后的第二图形层的套刻精度反馈到第二图形层的光刻机，通过光刻机的套刻精度补正***修正下一批次硅片的第二图形层的套刻精度，从而实现对上述对称图形的关键尺寸的控制。
在步骤(1)中，所述的硅片是光片，或者是已完成一些半导体常见工艺的硅片。优选的，所述的硅片是已经完成了导通沟槽制造工艺的硅片。
在步骤(1)中，所述的薄膜层是二氧化硅、氮化硅、氮氧化硅、多晶硅、金属硅化物、金属铝中的一种或多种组合而成的一层或多层薄膜层。优选的，所述的薄膜层由二氧化硅薄膜层和多晶硅薄膜层组成。
在步骤(3)和(5)中，所述的刻蚀能够刻蚀步骤(1)所形成的一层或多层薄膜层。所述的刻蚀是业界常用的多晶硅干法刻蚀，即含氯气、溴化氢和氧气混合气体的等离子体干法刻蚀。
优选的，在步骤(3)中，在第一图形层的刻蚀之后，根据工艺需求，可以增加一步注入工艺。
优选的，在步骤(1)中，所述的薄膜层由二氧化硅薄膜层和多晶硅薄膜层组成，即先在硅片上依次生长二氧化硅薄膜层、多晶硅薄膜层；在步骤(3)和(5)中，所述的刻蚀能够刻蚀步骤(1)所形成多晶硅薄膜层，但不能刻蚀步骤(1)所形成二氧化硅薄膜层；所述的注入工艺以第一图形层刻蚀后的多晶硅薄膜层作为注入阻挡层，经退火后形成第一注入层。
在步骤(4)中，所述的第二图形层的光刻，是以步骤(3)所形成的第一图形层为对准层，光刻后形成的光刻胶的图形用于后续步骤（5）第二次刻蚀的阻挡层。
在步骤(6)中，所述的对称结构图形的关键尺寸的测量，是指分别测量X方向和Y方向两组对称图形的关键尺寸。所述的测量，必须选择硅片中的至少5个曝光单元进行测量，其中必须有4个以上曝光单元位于硅片的周边位置，且在每个曝光单元内，必须测量分别位于曝光单元4个角的所述的X方向和Y方向两组对称图形的关键尺寸。
在步骤(7)中，所述的第二图形层的套刻精度，包括以下参数：X方向偏移量、Y方向偏移量、X方向硅片缩放比例、Y方向硅片缩放比例、硅片旋转角度、硅片正交性、X方向曝光单元缩放比例、Y方向曝光单元缩放比例、曝光单元旋转角度、曝光单元正交性，其中X方向偏移量和Y方向偏移量使用如下公式计算：
X方向偏移量=X方向对称结构图形关键尺寸的差异/2
Y方向偏移量=Y方向对称结构图形关键尺寸的差异/2
获得上述X方向偏移量和Y方向偏移量后，再使用业界通用的公式可以计算出其他套刻精度参数。
优选的，在步骤(8)之后增加如下步骤：第三图形层光刻，然后再同时以光刻胶图形以及第二图形层刻蚀后的多晶硅薄膜层作为注入阻挡层进行注入工艺，经退火后形成第二注入层。
和现有方法相比，本发明将overlay的补正步骤从光刻后移至刻蚀后，且通过刻蚀后的CD的差异性来折算出真正的overlay参数，并以此overlay参数作为光刻机的补正参考值，既解决了因为光刻套刻精度不佳导致的刻蚀后对称图形CD不一致的问题，又解决了因为刻蚀速率不同导致的刻蚀后对称图形CD不一致的问题。
附图说明
图1是具有对称结构的半导体器件部分工艺完成后的示意图；
图2是本发明的两次刻蚀成型图形的关键尺寸的控制方法流程图；
图3(A)-图3(G)是本发明方法各步骤完成后的示意图；其中，图3(A)是本发明方法的步骤(1)完成后的示意图；图3(B)是本发明方法的步骤(2)完成后的示意图；图3(C)是本发明方法的步骤(3)完成后的示意图；图3(D)是本发明方法的步骤(4)完成后的示意图；图3(E)是本发明方法的步骤(5)完成后的示意图，图3(F)是本发明方法的步骤(6)中量测图形在硅片内位置的一实例示意图，图3(G)是本发明方法的步骤(6)中量测图形在曝光单元内位置的一实例示意图。
图中附图标记说明如下：
100-硅片，200-导通沟槽，300-二氧化硅薄膜层，400-多晶硅薄膜层，401a-第一图形层刻蚀后左边的多晶硅，401-第二图形层刻蚀后左边的多晶硅，402a-第一图形层刻蚀后右边的多晶硅，402-第二图形层刻蚀后右边的多晶硅，500-第一注入层，601-左边第二注入层，602-右边第二注入层，700-第一图形层光刻后的光刻胶，800-第二图形层光刻后的光刻胶。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
实施例一
本发明的一种两次刻蚀成型图形的关键尺寸的控制方法，其方法流程如图2所示，和现有方法相比，其特征是将overlay的补正步骤从光刻后移至刻蚀后，且通过刻蚀后的CD的差异性来折算出真正的overlay参数，并以此overlay参数作为光刻机的补正参考值，具有以下技术效果：即解决了因为光刻套刻精度不佳导致的刻蚀后对称图形CD不一致的问题，又解决了因为刻蚀速率不同导致的刻蚀后对称图形CD不一致的问题。
如图2和图3所示，本发明的一种两次刻蚀成型图形的关键尺寸的控制方法，其详细方法步骤如下：
(1)如图3(A)所示，在硅片上生长薄膜层：所述的硅片100可以是光片，也可以是已完成一些半导体常见工艺的硅片，在本实施例中，所述的硅片100已经完成了导通沟槽200的制造工艺；所述的薄膜层是二氧化硅、氮化硅、氮氧化硅、多晶硅、金属硅化物、金属铝中的一种或多种组合而成的薄膜层，在本实施例中，所述的薄膜层由二氧化硅薄膜层300和多晶硅薄膜层400组成，也即先在硅片100上生长二氧化硅薄膜层300，再在二氧化硅薄膜层300上生长多晶硅薄膜层400。
(2)如图3(B)所示，第一图形层的光刻，关键尺寸和套刻精度的测量；该步骤完成后，形成的光刻胶700的图形用于后续第一次刻蚀/注入的阻挡层。
(3)如图3(C)所示，第一图形层的刻蚀/注入，光刻胶去除：所述的刻蚀能够刻蚀步骤(1)所形成的一层或多层薄膜层，在本实施例中，所述的刻蚀能够刻蚀步骤(1)所形成多晶硅薄膜层400，但不能刻蚀步骤(1)所形成二氧化硅薄膜层300，采用业界常用的多晶硅干法刻蚀，即含氯气、溴化氢和氧气混合气体的等离子体干法刻蚀，原来的多晶硅薄膜层400经第一次刻蚀后分别形成左边的多晶硅401a和右边的多晶硅402a。根据工艺需求，所述的注入工艺也可以不做，在本实施例中，所述的注入以光刻胶700或多晶硅薄膜层400第一次刻蚀后左边的多晶硅401a和右边的多晶硅402a作为注入阻挡层，经退火后形成第一注入层500。
(4)如图3(D)所示，第二图形层的光刻，关键尺寸和套刻精度的测量：所述的第二图形层的光刻，是以步骤(3)所形成的第一图形层为对准层，光刻后形成的光刻胶800的图形用于后续第二次刻蚀的阻挡层。
(5)如图3(E)所示，第二图形层的刻蚀，形成对称结构的图形：所述的刻蚀能够刻蚀步骤(1)所形成的一层或多层薄膜层，在本实施例中，所述的刻蚀能够刻蚀步骤(1)所形成多晶硅薄膜层400，但不能刻蚀步骤(1)所形成二氧化硅薄膜层300，采用业界常用的多晶硅干法刻蚀，即含氯气、溴化氢和氧气混合气体的等离子体干法刻蚀，原来的多晶硅薄膜层400（即左边的多晶硅401a和右边的多晶硅402a）经第二次刻蚀后分别形成左边的多晶硅401和右边的多晶硅402。
(6)对称结构图形的关键尺寸的测量：使用CDSEM设备分别测量步骤(5)完成后形成的左边的多晶硅401和右边的多晶硅402的关键尺寸，如图3(E)所示，a和b分别是X方向对称图形401和402的关键尺寸，使用同样的方法可以获得Y方向对称图形(图3(E)中为示出)的关键尺寸，假设为c和d。为了后续能计算和硅片相关的套刻精度参数，在对X方向和Y方向对称结构图形测量时，如图3(F)所示的一实例中，必须选择硅片中的至少5个曝光单元(图中标“X”的曝光单元)进行测量，其中必须有4个以上曝光单元位于硅片的周边位置；为了后续能计算和曝光单元相关的套刻精度参数，在对每个曝光单元的X方向和Y方向对称结构图形测量时，如图3(G)所示的一实例中，必须测量分别位于曝光单元4个角的X方向和Y方向两组对称图形的关键尺寸。
(7)将上述对称图形的关键尺寸差异折算成第二图形层的套刻精度：所述的套刻精度，包括以下参数：X方向偏移量、Y方向偏移量、X方向硅片缩放比例、Y方向硅片缩放比例、硅片旋转角度、硅片正交性、X方向曝光单元缩放比例、Y方向曝光单元缩放比例、曝光单元旋转角度、曝光单元正交性，其中X方向偏移量和Y方向偏移量使用如下公式计算：
X方向偏移量=X方向对称结构图形关键尺寸的差异/2=|a-b|/2
Y方向偏移量=Y方向对称结构图形关键尺寸的差异/2=|c-d|/2
获得上述X方向偏移量和Y方向偏移量后，再使用业界通用的公式可以计算出其他套刻精度参数。
(8)将上述折算后的第二图形层的套刻精度反馈到第二图形层的光刻机，通过光刻机的套刻精度补正***修正下一批次硅片的第二图形层的套刻精度，从而实现对上述对称图形的关键尺寸的控制：目前一般的半导体生产厂家，都有一套完善的APC(Advanced ProcessControl，先进制程控制)***用于控制生产过程中光刻的套刻精度，其原理是：光刻机在一个批次的硅片进行曝光前，会自动调用前一批次硅片光刻后的套刻精度值(包括步骤(7)所述的各项参数)，以此为参考，对光刻机里已有的各项套刻精度参数进行修正，从而得到该批次硅片曝光时所需的最佳套刻精度参数，使光刻后的硅片也能获得最佳的套刻精度。在本发明中，参考值不再是传统方法中的(第二图形层)光刻后测量的套刻精度，而是经由(第二图形层)刻蚀后CD差异折算的套刻精度，因此更能反映刻蚀以后的情况，实现对刻蚀后对称图形关键尺寸的控制，即解决了因为(第二图形层)光刻套刻精度不佳导致的刻蚀后对称图形CD不一致的问题，又解决了因为(第二图形层)刻蚀速率不同导致的刻蚀后对称图形CD不一致的问题。
(9)根据工艺需求，可在步骤（8）之后增加如下步骤:第三图形层光刻，然后再同时以光刻胶图形以及左边的多晶硅401和右边的多晶硅402作为注入阻挡层进行注入工艺，经退火后分别形成左边的第二注入层601和右边的第二注入层602(见图1)。

Claims (14)

1.一种两次刻蚀成型图形的关键尺寸的控制方法，其特征在于，包括步骤如下：
(1)在硅片上生长薄膜层；
(2)第一图形层的光刻，关键尺寸和套刻精度的测量；
(3)第一图形层的刻蚀，光刻胶去除；
(4)第二图形层的光刻，关键尺寸和套刻精度的测量；
(5)第二图形层的刻蚀，形成对称结构的图形；
(6)对称结构图形的关键尺寸的测量；
(7)将上述对称图形的关键尺寸差异折算成第二图形层的套刻精度；
(8)将上述折算后的第二图形层的套刻精度反馈到第二图形层的光刻机，通过光刻机的套刻精度补正***修正下一批次硅片的第二图形层的套刻精度，从而实现对上述对称图形的关键尺寸的控制。
2.根据权利要求1所述的方法，其特征在于，在步骤(1)中，所述的硅片是光片，或者是已完成前道阱注入工艺的硅片，或者是已完成后道接触孔或通孔工艺的硅片 。
3.根据权利要求2所述的方法，其特征在于，在步骤(1)中，所述的硅片是已经完成了导通沟槽制造工艺的硅片。
4.根据权利要求1所述的方法，其特征在于，在步骤(1)中，所述的薄膜层是二氧化硅、氮化硅、氮氧化硅、多晶硅、金属硅化物、金属铝中的一种或多种组合而成的一层或多层薄膜层。
5.根据权利要求4所述的方法，其特征在于，在步骤(1)中，所述 的薄膜层由二氧化硅薄膜层和多晶硅薄膜层组成。
6.根据权利要求1所述的方法，其特征在于，在步骤(3)和(5)中，所述的刻蚀是刻蚀步骤(1)所形成的一层或多层薄膜层。
7.根据权利要求1或6所述的方法，其特征在于，在步骤(3)中，在第一图形层的刻蚀之后，根据工艺需求，增加一步注入工艺。
8.根据权利要求1或6所述的方法，其特征在于，在步骤(3)和(5)中，所述的刻蚀是指含氯气、溴化氢和氧气混合气体的等离子体干法刻蚀。
9.根据权利要求7所述的方法，其特征在于，在步骤(1)中，所述的薄膜层由二氧化硅薄膜层和多晶硅薄膜层组成，即先在硅片上依次生长二氧化硅薄膜层、多晶硅薄膜层；在步骤(3)和(5)中，所述的刻蚀是刻蚀步骤(1)所形成多晶硅薄膜层，但不能刻蚀步骤(1)所形成二氧化硅薄膜层；所述的注入工艺以第一图形层刻蚀后的多晶硅薄膜层作为注入阻挡层，经退火后形成第一注入层。
10.根据权利要求1所述的方法，其特征在于，在步骤(4)中，所述的第二图形层的光刻，是以步骤(3)所形成的第一图形层为对准层，光刻后形成的光刻胶的图形用于后续步骤(5)第二次刻蚀的阻挡层。
11.根据权利要求1所述的方法，其特征在于，在步骤(6)中，所述的对称结构图形的关键尺寸的测量，是指分别测量X方向和Y方向两组对称图形的关键尺寸。
12.根据权利要求11所述的方法，其特征在于，在步骤(6)中，所述的测量，必须选择硅片中的至少5个曝光单元进行测量，其中必须有4个 以上曝光单元位于硅片的周边位置，且在每个曝光单元内，必须测量分别位于曝光单元4个角的所述的X方向和Y方向两组对称图形的关键尺寸。
13.根据权利要求1所述的方法，其特征在于，在步骤(7)中，所述的第二图形层的套刻精度，包括以下参数：X方向偏移量、Y方向偏移量、X方向硅片缩放比例、Y方向硅片缩放比例、硅片旋转角度、硅片正交性、X方向曝光单元缩放比例、Y方向曝光单元缩放比例、曝光单元旋转角度、曝光单元正交性，其中X方向偏移量和Y方向偏移量使用如下公式计算：
X方向偏移量＝X方向对称结构图形关键尺寸的差异/2
Y方向偏移量＝Y方向对称结构图形关键尺寸的差异/2
获得上述X方向偏移量和Y方向偏移量后，再使用公式计算出其他套刻精度参数。
14.根据权利要求1所述的方法，其特征在于，在步骤(8)之后增加如下步骤：第三图形层光刻，然后再同时以光刻胶图形以及第二图形层刻蚀后的多晶硅薄膜层作为注入阻挡层进行注入工艺，经退火后形成第二注入层。
CN201210344778.5A 2012-09-17 2012-09-17 两次刻蚀成型图形的关键尺寸的控制方法 Active CN103681250B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210344778.5A CN103681250B (zh) 2012-09-17 2012-09-17 两次刻蚀成型图形的关键尺寸的控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210344778.5A CN103681250B (zh) 2012-09-17 2012-09-17 两次刻蚀成型图形的关键尺寸的控制方法

Publications (2)

Publication Number Publication Date
CN103681250A CN103681250A (zh) 2014-03-26
CN103681250B true CN103681250B (zh) 2016-08-17

Family

ID=50318461

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210344778.5A Active CN103681250B (zh) 2012-09-17 2012-09-17 两次刻蚀成型图形的关键尺寸的控制方法

Country Status (1)

Country Link
CN (1) CN103681250B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106154754A (zh) * 2015-04-02 2016-11-23 上海和辉光电有限公司 套刻精度的控制方法以及装置
CN104977801B (zh) * 2015-07-30 2019-07-19 上海华力微电子有限公司 一种引入套刻误差的光刻工艺规则检查方法
CN108198765B (zh) * 2017-12-28 2020-04-10 上海华力微电子有限公司 适用于离子注入工艺套刻精度的评估方法
CN108109966B (zh) * 2018-01-30 2021-09-17 德淮半导体有限公司 静态随机存取存储器及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7158851B2 (en) * 2003-06-30 2007-01-02 Tokyo Electron Limited Feedforward, feedback wafer to wafer control method for an etch process
US20050118531A1 (en) * 2003-12-02 2005-06-02 Hsiu-Chun Lee Method for controlling critical dimension by utilizing resist sidewall protection
CN101329986B (zh) * 2007-06-21 2011-08-17 中芯国际集成电路制造(上海)有限公司 刻蚀方法
US8930156B2 (en) * 2008-07-21 2015-01-06 Kla-Tencor Corporation Metrology through use of feed forward feed sideways and measurement cell re-use
EP2378543B1 (en) * 2010-04-14 2015-05-20 ASM Genitech Korea Ltd. Method of forming semiconductor patterns

Also Published As

Publication number Publication date
CN103681250A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN103681250B (zh) 两次刻蚀成型图形的关键尺寸的控制方法
CN105206547B (zh) 一种测量双重图像套刻精度的方法
CN105118807B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
US8072601B2 (en) Pattern monitor mark and monitoring method suitable for micropattern
US9059037B2 (en) Methods for overlay improvement through feed forward correction
CN104882436B (zh) 两次外延工艺中光刻对准标记的制作方法
CN101577250B (zh) 在sonos产品中制备ono结构的方法
TWI412068B (zh) 對準標記及缺陷檢測方法
CN110364449B (zh) 栅氧掺氮退火温度的监控方法
CN108063098B (zh) 有源区顶部圆滑度的模拟检测方法
TW201036034A (en) Semiconductor-device manufacturing method and exposure method
US6859023B2 (en) Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
CN114823404A (zh) 一种激光退火机台退火温度的监控方法
CN107658314A (zh) 半导体器件及其制造方法
CN111103767B (zh) 一种半导体器件及其制作方法和电子设备
CN106783565A (zh) 改善有源区点状腐蚀缺陷的方法
TWI320959B (en) Line end spacing measurement
CN109065465A (zh) 浅沟槽隔离台阶高度稳定性测量方法
CN113013236A (zh) 氮掺杂栅氧化层的形成工艺的监控方法
CN103855047B (zh) 深沟槽产品的物理分析结构及方法
CN114623787B (zh) 用于校准套刻量测准确性的校准标记及测量方法、校准方法
CN105789078A (zh) 一种小面积图形刻蚀深度的测量方法
CN104900515A (zh) 一种半导体器件蚀刻方法及半导体器件形成方法
CN110416088A (zh) 西格玛沟槽刻蚀方法、锗硅外延层的形成方法及pmos器件
CN109256441A (zh) 一种emccd器件多层多晶硅栅结构制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant