CN103681230B - 下层金属布线的切割方法 - Google Patents

下层金属布线的切割方法 Download PDF

Info

Publication number
CN103681230B
CN103681230B CN201210315696.8A CN201210315696A CN103681230B CN 103681230 B CN103681230 B CN 103681230B CN 201210315696 A CN201210315696 A CN 201210315696A CN 103681230 B CN103681230 B CN 103681230B
Authority
CN
China
Prior art keywords
etching
line
metal
frame
micron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210315696.8A
Other languages
English (en)
Other versions
CN103681230A (zh
Inventor
赖华平
潘永吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210315696.8A priority Critical patent/CN103681230B/zh
Publication of CN103681230A publication Critical patent/CN103681230A/zh
Application granted granted Critical
Publication of CN103681230B publication Critical patent/CN103681230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1068—Formation and after-treatment of conductors
    • H01L2221/1094—Conducting structures comprising nanotubes or nanowires

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sampling And Sample Adjustment (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种下层金属布线的安全精确切割方法，包括以下步骤：步骤一、按以下流程用聚焦离子束技术，实现下层金属线切割：刻蚀时，IEE针进入反应腔，但针的阀门不打开，以离子束在每个像素上的停留时间1微秒，面积重叠比例50%的条件进行刻蚀，最外刻蚀框大小为10微米×10微米以上，每一次新刻蚀框都要求比上级框尺寸小10%以上，且不包含上级刻蚀框暴露的金属线，以及距暴露金属线1微米以上位置，刻蚀终点为下一层金属线暴露，暴露出待切割金属线；步骤二、切割金属线，刻蚀时间在20秒-50秒，并切断金属线；步骤三、最后用500pA-1000pA间的束流，对全部刻蚀框用增强刻蚀模式进行清理。本发明提高芯片的线路修复效率和成功率，大大加快芯片设计初期的调试进程和失效分析的速度，加快产品的上市速度及找到提高芯片量产的良品率。

Description

下层金属布线的切割方法
技术领域
本发明涉及一种半导体芯片初期设计制造完成后的调试及芯片失效分析中用到的线路修复技术。
背景技术
现常用下层金属布线的切割方法为，根据相关定位，找到指定切割点位置后，选取一较小的单一刻蚀框，直接从表面刻蚀至指定层次金属线并切断。该方法存在的问题是：
1.由于工艺影响，芯片实际形貌与版图相比会略有偏差(如表面钝化层带来的横向尺寸偏差)，这会导致定位的轻微偏差，金属布线密集时，这些偏差会导致误切割周边金属线。
2.单一刻蚀坑的深度达到几个微米以上时，刻蚀终点(EPD)的判断，无论是用图像观察还是电流观测，都会存在问题：图像观察，深度越深，成像信号越弱，导致无法准确观察，不能作为准确EPD；电流观测，尺寸较小的刻蚀坑，导致单位面积入射离子束弱，深度越深，导致刻蚀坑底部实际有效面积进一步下降，从而进一步弱化作用离子束，这最终导致电流观测值弱化，甚至无法区别于噪声,不能作为准确EPD。
3.金属线刻蚀时的再淀积不易消除，导致切割效果差。
发明内容
本发明所要解决的技术问题是提供一种下层金属布线的安全精确切割方法，它可以提高芯片的线路修复效率和成功率，大大加快芯片设计初期的调试进程和失效分析的速度，加快产品的上市速度及找到提高芯片量产的良品率。
为了解决以上技术问题，本发明提供了一种下层金属布线的安全精确切割方法，包括以下步骤：步骤一、按以下流程用聚焦离子束技术，实现下层金属线切割：刻蚀时，IEE(IonEnhancedEtching离子增强刻蚀)针进入反应腔，但针的阀门不打开，以离子束在每个像素上的的停留时间1微秒，面积重叠比例50％的条件进行刻蚀，最外刻蚀框大小为10微米×10微米以上，每一次新刻蚀框都要求比上级框尺寸小10％以上，且不包含上级刻蚀框暴露的金属线，并且同时保证距暴露金属线1微米以上距离，刻蚀终点为暴露出下一层待切割金属线；步骤二、切割金属线，刻蚀时间在20秒-50秒，并切断金属线；步骤三、最后用500pA-1000pA间的束流，对全部刻蚀框用增强刻蚀模式进行清理。
本发明的有益效果在于：提高芯片的线路修复效率和成功率，大大加快芯片设计初期的调试进程和失效分析的速度，加快产品的上市速度及找到提高芯片量产的良品率。
所述步骤一中，刻蚀束流的面密度为25pA/微米2-100pA/微米2,其中面密度＝束流(pA)÷刻蚀框面积(微米2)。
所述步骤二中，从50-300pA的束流中挑选合适束流实现20秒-50秒内切断金属线。
所述步骤三中，采用500pA束流，刻蚀框大小能包含最外框，用选用IEE针进入且阀门开启的刻蚀模式。
所述步骤三中所述刻蚀深度0.02微米-0.1微米。
所述步骤二中切割金属线，刻蚀时间在30秒，并切断金属线；
所述步骤三中最后用500pA束流，对全部刻蚀框用增强刻蚀模式进行清理。
所述步骤一中，刻蚀束流的面密度为50pA/微米2。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1A-图1B是现有技术下层金属布线的切割方法的示意图；
图2是本发明实施例所述未做处理时的表面图形示意图；
图3是本发明实施例所述暴露M4层的示意图；
图4是本发明实施例所述暴露M3层的示意图；
图5是本发明实施例所述暴露M2层的示意图；
图6是本发明实施例所述暴露M1层的示意图；
图7是本发明实施例所述切断M1层的示意图。。
具体实施方式
聚焦粒子束技术(FocusedIonBeam,FIB)：该设备或技术，用聚焦后的镓正离子束作为入射粒子(或叫一次离子)撞击样品表面，通过收集二次电子成像，又由于镓离子的原子量大，加速后动能大，所以有很好的溅射刻蚀功能，再配合上合适的气体***就能实现包括选择性刻蚀、淀积特定材料等辅助功能。它常配备的气体***是Pt-Dep(铂金属淀积***)，IEE(选择性增强刻蚀)，I-dep(绝缘膜淀积)等；工作时，气体喷在样品表面，离子束轰击FIB设定图形时，既对样品表面直接刻蚀，也将部分气体原子撞击到样品表面，共同发生一定的化学反应；通过调整合适的参数，可以用Pt-dep淀积上一层铂金属膜，用I-dep淀积上绝缘膜，用IEE加强介质层刻蚀速率。FIB常见用途有断面精细切割、成像(包括电压衬度像)、透射电镜制样、线路修复等，本发明用到FIB的线路修复功能。
本发明所述的修复功能包括开窗口和金属连线：开窗口是在FIB设置好的的图形内，镓离子轰击样品表面，表面原子被溅射掉，或被真空抽走，或淀积在图形周围，这样样品表面就会形成复制了图形大小的凹坑，随着开窗选择深度加深，凹坑也变深，深度甚至可从芯片表面直到硅基板，适当的图形就会实现指定区域的绝缘膜的去除和指定金属线的截断；金属连线的过程是，用pt-dep气体，可在预设的图形内淀积上一层铂金属膜，若这段金属膜连接了不同位置的芯片内某些层金属线，则实现金属互连功能。
按以下流程用聚焦离子束技术，实现安全精确的下层金属线切割：
1.暴露出待切割的金属线：
设置最外刻蚀框(一级框)以暴露顶层金属(假定为第n层)，框大小为10微米×10微米以上；束流的选择则以面密度在50pA/微米2左右为标准，如10微米×10微米的刻蚀框，选用5000pA的束流；IEE针进入反应腔，但针的阀门不打开，采用Si.mtr刻蚀条件(以离子束在每个像素上的的停留时间1微秒，面积重叠比例50％的条件进行刻蚀，)。以上设置实现后，开始刻蚀，刻蚀终点的判断标准是，二次电子成像中，顶层(假定为第n层)金属暴露。
设置次外层刻蚀框(二级框)以暴露下一层金属(第n-1层)，框尺寸满足长宽较上一级缩小10％以上，框内不包含已暴露金属线，且框距已暴露金属线垂直距离在1微米以上；束流选择仍满足束流50pA/微米2(pA)÷刻蚀框面积(微米2)；IEE针进入反应腔，但针的阀门不打开，采用Si.mtr刻蚀条件。以上设置实现后，开始刻蚀，刻蚀终点的判断标准是，二次电子成像中，第n-1层金属暴露。
重复以上步骤，直至指定的金属线暴露。
2.切割金属线：以总切割刻蚀时间在30秒左右为标准，从50-300pA的束流中挑选合适束流，并切断金属线。
3.束流500pA刻蚀，刻蚀框大小能包含最外框，刻蚀深度0.02微米-0.1微米，用增强刻蚀模式(选用IEE.Mtr，IEE针进入且阀门开启)，进行刻蚀清理，刻蚀判断标准是所有刻蚀坑边界的导电介质被清除。
以下，以一个4层金属布线的芯片，需要对金属层1(M1)进行切割为例。图2是芯片未做处理前的示意图，顶层金属位于样品表面，通常被钝化层覆盖，由于有无金属层的位置存在明显起伏，因此，可大致观察到顶层金属形貌。
如图3所示，步骤一：设置最外刻蚀框(一级框)以暴露顶层金属(M4)，框大小为10微米×10微米；束流的选择则以面密度在50(pA/微米2左右为标准，在此处选用5000pA的束流；IEE针进入反应腔，但针的阀门不打开，采用Si.mtr刻蚀条件。以上设置实现后，开始刻蚀，刻蚀终点的判断标准是，二次电子成像中，顶层(假定为第n层)金属暴露。
如图4所示，步骤二：设置次外层刻蚀框(二级框)以暴露M3，框尺寸满足长宽较上一级缩小10％以上，框内不包含已暴露金属线，且框距已暴露金属线垂直距离在1微米以上，此处，选择8×8微米；束流选择仍满足50pA/微米2；选择3000pA束流，IEE条件同上。以上设置实现后，开始刻蚀，刻蚀终点的判断标准是，二次电子成像中，M3暴露。
如图5所示，步骤三：设置刻蚀框以暴露M2，框尺寸满足长宽较上一级缩小10％以上，框内不包含已暴露金属线，且框距已暴露金属线垂直距离在1微米以上；此处选择6×4微米，束流选择仍满足50pA/微米2，选择1000pA；IEE条件同上。以上设置实现后，开始刻蚀，刻蚀终点的判断标准是，二次电子成像中，M2暴露。
如图6所示，步骤四：设置刻蚀框以暴露M1，框尺寸满足长宽较上一级缩小10％以上，框内不包含已暴露金属线，且框距已暴露金属线垂直距离在1微米以上，本实例选择3×3微米；束流选择仍满足50pA/微米2束流；IEE条件同上。以上设置实现后，开始刻蚀，刻蚀终点的判断标准是，二次电子成像中，M1暴露。
步骤五：切割金属线：以总切割刻蚀时间在30秒左右为标准，从50-300pA的束流中挑选合适束流，并切断金属线，本实例选用50pA束流切断M1。
步骤六，由于存在刻蚀后，被刻蚀材料会有部分溅射后再次淀积在侧壁等周边位置，故需要进行清理工作。如下进行：束流500pA，刻蚀框大小能包含最外框，刻蚀深度0.02微米-0.1微米，用增强刻蚀模式(选用IEE.mtr，IEE针进入且阀门开启)，进行刻蚀清理，刻蚀判断标准是所有刻蚀坑边界的导电介质被清除。
本发明并不限于上文讨论的实施方式。以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围。以上的具体实施方式用来揭示本发明的最佳实施方法，以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。

Claims (8)

1.一种下层金属布线的切割方法，其特征在于，包括以下步骤：
步骤一、按以下流程用聚焦离子束技术，实现下层金属线切割：刻蚀时，离子增强刻蚀针进入反应腔，但针的阀门不打开，以离子束在每个像素上的停留时间1微秒，面积重叠比例50％的条件进行刻蚀，最外刻蚀框大小为10微米×10微米以上，每一次新刻蚀框都要求比上级框尺寸小10％以上，且不包含上级刻蚀框暴露的金属线，并且同时保证距暴露金属线1微米以上距离，刻蚀终点为暴露出下一层待切割金属线；
步骤二、切割金属线，刻蚀时间在20秒-50秒，并切断金属线；
步骤三、最后用500pA-1000pA间的束流，对全部刻蚀框用增强刻蚀模式进行清理。
2.如权利要求1所述的下层金属布线的切割方法，其特征在于，所述步骤一中，离子束的束流的面密度为25pA/微米2-100pA/微米2,其中面密度＝束流(pA)÷刻蚀框面积(微米2)。
3.如权利要求1所述的下层金属布线的切割方法，其特征在于，所述步骤二中，从50-300pA的束流中挑选能实现20秒-50秒内切断金属线的合适束流。
4.如权利要求1所述的下层金属布线的切割方法，其特征在于，所述步骤三中，采用500pA束流，刻蚀框大小能包含最外框，选用离子增强刻蚀针进入且阀门开启的刻蚀模式。
5.如权利要求4所述的下层金属布线的切割方法，其特征在于，所述步骤三中刻蚀深度0.02微米-0.1微米。
6.如权利要求1所述的下层金属布线的切割方法，其特征在于，所述步骤二中切割金属线，刻蚀时间在30秒切断金属线。
7.如权利要求1所述的下层金属布线的切割方法，其特征在于，所述步骤三中最后用500pA束流，对全部刻蚀框用增强刻蚀模式进行清理。
8.如权利要求1所述的下层金属布线的切割方法，其特征在于，所述步骤一中，刻蚀束流的面密度为50pA/微米2。
CN201210315696.8A 2012-08-30 2012-08-30 下层金属布线的切割方法 Active CN103681230B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210315696.8A CN103681230B (zh) 2012-08-30 2012-08-30 下层金属布线的切割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210315696.8A CN103681230B (zh) 2012-08-30 2012-08-30 下层金属布线的切割方法

Publications (2)

Publication Number Publication Date
CN103681230A CN103681230A (zh) 2014-03-26
CN103681230B true CN103681230B (zh) 2016-06-08

Family

ID=50318445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210315696.8A Active CN103681230B (zh) 2012-08-30 2012-08-30 下层金属布线的切割方法

Country Status (1)

Country Link
CN (1) CN103681230B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653632B (zh) * 2020-06-15 2022-05-10 京东方科技集团股份有限公司 光电探测器及其制备方法、触控基板和显示面板
CN111913022A (zh) * 2020-07-30 2020-11-10 青岛歌尔微电子研究院有限公司 ***封装产品的电流失效分析方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1166055A (en) * 1912-03-21 1915-12-28 James A Keyes Electric switch.
US5429994A (en) * 1993-07-22 1995-07-04 Mitsubishi Denki Kabushiki Kaisha Wiring forming method, wiring restoring method and wiring pattern changing method
CN101241876A (zh) * 2007-02-06 2008-08-13 中芯国际集成电路制造(上海)有限公司 线路修补方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170885A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置の製造方法
US20040152296A1 (en) * 2003-02-04 2004-08-05 Texas Instruments Incorporated Hexamethyldisilazane treatment of low-k dielectric films

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1166055A (en) * 1912-03-21 1915-12-28 James A Keyes Electric switch.
US5429994A (en) * 1993-07-22 1995-07-04 Mitsubishi Denki Kabushiki Kaisha Wiring forming method, wiring restoring method and wiring pattern changing method
CN101241876A (zh) * 2007-02-06 2008-08-13 中芯国际集成电路制造(上海)有限公司 线路修补方法

Also Published As

Publication number Publication date
CN103681230A (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
US7442924B2 (en) Repetitive circumferential milling for sample preparation
CN103257066B (zh) Tem样品的制备方法
CN102346109B (zh) 一种tem的半导体样品制备方法
JP6113842B2 (ja) 集束イオン・ビーム処理の終点決定
EP2808885B1 (en) Precursor for planar deprocessing of semiconductor devices using a focused ion beam
CN104122130A (zh) 一种透射电镜样品的制备方法
CN103645073A (zh) 一种制备tem样品的方法
CN103196713A (zh) 分析样品的制备方法
CN104078343A (zh) 一种栅氧化层缺陷原貌的失效分析方法
CN103868777B (zh) 透射电镜样品的制备方法
CN104737266B (zh) 带电粒子束装置以及试样制作方法
CN101290900A (zh) 刻蚀监测方法
CN103681230B (zh) 下层金属布线的切割方法
CN103380494A (zh) 三维结构的离子辅助等离子处理
JP2002174571A (ja) Ｔｅｍ試料薄片化加工
CN104795360A (zh) 通过放电加工对具有触点金属化的半导体管芯的分割
US6645781B1 (en) Method to determine a complete etch in integrated devices
CN104458371A (zh) 一种tem样品的制备方法
CN104792585B (zh) 一种tem样品的制备方法
CN105097580A (zh) 聚焦离子束分析方法
CN106290544B (zh) 一种二次离子质谱分析方法
CN102593048B (zh) 一种铝线腐蚀缺陷的处理方法
US6252227B1 (en) Method for sectioning a semiconductor wafer with FIB for viewing with SEM
CN104568533A (zh) Tem分析样品的制备方法
US11784059B2 (en) Method for preparing semiconductor sample with etched pit suitable for microscope observation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant