CN103678231A - 一种两通道并行信号处理模块 - Google Patents

一种两通道并行信号处理模块 Download PDF

Info

Publication number
CN103678231A
CN103678231A CN201310619595.4A CN201310619595A CN103678231A CN 103678231 A CN103678231 A CN 103678231A CN 201310619595 A CN201310619595 A CN 201310619595A CN 103678231 A CN103678231 A CN 103678231A
Authority
CN
China
Prior art keywords
fpga
signal processing
parallel signal
dsp
channel parallel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310619595.4A
Other languages
English (en)
Inventor
万传彬
陆建国
王林
陈刚
李华
王云
樊宏坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CHENGDU GUORONG TECHNOLOGY Co Ltd
Original Assignee
CHENGDU GUORONG TECHNOLOGY Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CHENGDU GUORONG TECHNOLOGY Co Ltd filed Critical CHENGDU GUORONG TECHNOLOGY Co Ltd
Priority to CN201310619595.4A priority Critical patent/CN103678231A/zh
Publication of CN103678231A publication Critical patent/CN103678231A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Information Transfer Systems (AREA)

Abstract

本发明公开了一种两通道并行信号处理模块，包括VPX背板连接器以及与VPX背板连接器连接的第一FPGA和两个DSP，所述第一FPGA连接有第二FPGA和第三FPGA，所述两个DSP均分别连接有DDR2SDRAM和NORFLASH存储器。本发明设计的这种两通道VPX并行信号处理模块，结构简单，信号处理速度快、稳定性好。

Description

一种两通道并行信号处理模块
技术领域
本发明涉及一种信号处理模块，更具体的说是涉及一种两通道并行信号处理模块。
背景技术
VPX是一种新的总线技术，VPX总线是VITA(VME International Trade Association, VME国际贸易协会)组织于2007年在其VME总线基础上提出的新一代高速串行总线标准。VPX总线技术现在也逐渐用于信号处理领域。 
发明内容
本发明提供了一种两通道并行信号处理模块，采用VPX总线连接各种电器件，解决了以往信号处理模块处理速度慢的问题。
为解决上述的技术问题，本发明采用以下技术方案：一种两通道并行信号处理模块，包括VPX背板连接器以及与VPX背板连接器连接的第一FPGA和两个DSP，所述第一FPGA连接有第二FPGA和第三FPGA，所述两个DSP均分别连接有DDR2 SDRAM和NOR FLASH存储器。
所述两个DSP均通过以太网PHY芯片与VPX背板连接器连接。
所述第一FPGA分别通过串行解串器和RS644接口与VPX背板连接器连接。
所述第一FPGA型号为Spartan-6 XC6SLX100,所述第二FPGA和第三FPGA型号均为XC5VLX50T。
所述两个DSP型号为TMS320C6455，所述两个DSP均通过EMIF与第一FPGA连接。
所述第二FPGA和第三FPGA均通过GPIO与第一FPGA连接。
与现有技术相比，本发明的有益效果是：本发明设计的这种两通道并行信号处理模块，结构简单，信号处理速度快。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细说明。
图1为本发明的结构示意图。
具体实施方式
下面结合附图对本发明作进一步的说明。
实施例1
如图1所示的一种两通道并行信号处理模块，包括VPX背板连接器以及与VPX背板连接器连接的第一FPGA和两个DSP，所述第一FPGA连接有第二FPGA和第三FPGA，所述两个DSP均分别连接有DDR2 SDRAM和NOR FLASH存储器。
本实施例中外部并行模拟信号通过VPX背板连接器分别通过两个DSP转换成数字信号，并进行修改和强化，再通过DSP处理输入到第一FPGA，第一FPGA将两个并行信号分别输送到第二FPGA和第三FPGA分开处理，保证处理量的同时也可避免数据出错，再将处理后的信号返回相应的DSP内，并通过DDR2 SDRAM和NOR FLASH存储器进行数据存储和冗余备份，存储后处理信号再通过VPX背板连接器输出实现信号处理。DDR2 SDRAM和NOR FLASH存储器均可设置多用于增加存储量。
本实施例通过采用VPX总线方式，通过VPX背板连接器实现了各个FPGA和DSP以及DDR2 SDRAM和NOR FLASH存储器的连接，采用VPX总线的通信方式不仅充分利用了FPGA和DSP的性能，而且通信传输稳定，数据处理能力和运行速度均有所提高，提高了信号处理的可靠性和稳定性。
FPGA即现场可编程门阵列；DSP即微处理器；DDR2 SDRAM即随机存取存储器。
实施例2
本实施例在实施例1的基础上增加了以下结构：所述两个DSP均通过以太网PHY芯片与VPX背板连接器连接。
本实施例中为实现多种通信方式，在DSP和VPX背板连接器之间连接以太网PHY芯片用于实现网口通信。
实施例3
本实施例在实施例1或实施例2的基础上加设了串行解串器，其具体结构为：所述第一FPGA分别通过串行解串器和RS644接口与VPX背板连接器连接。
本实施例中的串行解串器（即SERDES，串行器/解串器）主要用于支持长距离的数据信号传输，提高信号传输稳定性。
实施例4
本实施例在实施例3的基础上做了进一步优化，具体为：所述第一FPGA型号为Spartan-6 XC6SLX100,所述第二FPGA和第三FPGA型号均为XC5VLX50T。
本实施例中Spartan-6 XC6SLX100和XC5VLX50T性能优越，成本和功耗低，处理速度快，能很好的实现信号处理，同时降低能耗。
实施例5
本实施例在上述任一实施例的基础上做了如下优化：所述两个DSP型号为TMS320C6455，所述两个DSP均通过EMIF与第一FPGA连接。
本实施例的TMS320C6455型DSP具有速度快、能耗低的特点，同时具有EMIF（即外部存储器接口，External Memory Interface，是TMS DSP器件上的一种接口,），两个DSP均通过EMIF与第一FPGA连接，实现信号数据的高速传输。
实施例6
实施例6为本发明的最优实施例
本实施例在上述任一实施例的基础上做了如下优化，具体为：所述第二FPGA和第三FPGA均通过GPIO与第一FPGA连接。
本实施例通过GPIO（即General Purpose Input Output ，通用输入/输出，简称为GPIO，或总线扩展器）实现FPGA之间的连接，用于简化接口。
如上所述即为本发明的实施例。本发明不局限于上述实施方式，任何人应该得知在本发明的启示下做出的结构变化，凡是与本发明具有相同或相近的技术方案，均落入本发明的保护范围之内。

Claims (7)

1.一种两通道并行信号处理模块，其特征在于：包括VPX背板连接器以及与VPX背板连接器连接的第一FPGA和两个DSP，所述第一FPGA连接有第二FPGA和第三FPGA，所述两个DSP均分别连接有DDR2 SDRAM和NOR FLASH存储器。
2.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于：所述两个DSP均通过以太网PHY芯片与VPX背板连接器连接。
3.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于：所述第一FPGA分别通过串行解串器和RS644接口与VPX背板连接器连接。
4.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于：所述第一FPGA型号为Spartan-6 XC6SLX100,所述第二FPGA和第三FPGA型号均为XC5VLX50T。
5.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于：所述两个DSP型号为TMS320C6455。
6.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于：所述两个DSP均通过EMIF与第一FPGA连接。
7.根据权利要求1所述的一种两通道并行信号处理模块，其特征在于：所述第二FPGA和第三FPGA均通过GPIO与第一FPGA连接。
CN201310619595.4A 2013-11-29 2013-11-29 一种两通道并行信号处理模块 Pending CN103678231A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310619595.4A CN103678231A (zh) 2013-11-29 2013-11-29 一种两通道并行信号处理模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310619595.4A CN103678231A (zh) 2013-11-29 2013-11-29 一种两通道并行信号处理模块

Publications (1)

Publication Number Publication Date
CN103678231A true CN103678231A (zh) 2014-03-26

Family

ID=50315847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310619595.4A Pending CN103678231A (zh) 2013-11-29 2013-11-29 一种两通道并行信号处理模块

Country Status (1)

Country Link
CN (1) CN103678231A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105279133A (zh) * 2015-10-20 2016-01-27 电子科技大学 基于SoC在线重构的VPX并行DSP信号处理板卡
CN108881385A (zh) * 2018-05-09 2018-11-23 南京思达捷信息科技有限公司 一种大数据下的检测装置及其方法
CN111294059A (zh) * 2019-12-26 2020-06-16 成都海光集成电路设计有限公司 编码方法、译码方法、纠错方法及相关装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118529A (zh) * 2007-08-10 2008-02-06 北京理工大学 双通道dspeed-dac_d1g板

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101118529A (zh) * 2007-08-10 2008-02-06 北京理工大学 双通道dspeed-dac_d1g板

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
LI XIANGYANG: "Design of Array Signal Processing System Based on TMS320C6678", 《2013 5TH INTERNATIONAL CONFERENCE ON INTELLIGENT NETWORKING AND COLLABORATIVE SYSTEMS》, 11 September 2013 (2013-09-11) *
王文植: "驱动多FPGA的实时嵌入式操作***核心技术研究与设计", 《中国优秀硕士学位论文全文数据库 信息科技辑》, no. 1, 15 January 2013 (2013-01-15) *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105279133A (zh) * 2015-10-20 2016-01-27 电子科技大学 基于SoC在线重构的VPX并行DSP信号处理板卡
CN105279133B (zh) * 2015-10-20 2017-10-31 电子科技大学 基于SoC在线重构的VPX并行DSP信号处理板卡
CN108881385A (zh) * 2018-05-09 2018-11-23 南京思达捷信息科技有限公司 一种大数据下的检测装置及其方法
CN111294059A (zh) * 2019-12-26 2020-06-16 成都海光集成电路设计有限公司 编码方法、译码方法、纠错方法及相关装置
CN111294059B (zh) * 2019-12-26 2023-06-30 成都海光集成电路设计有限公司 编码方法、译码方法、纠错方法及相关装置

Similar Documents

Publication Publication Date Title
CN105786741B (zh) 一种soc高速低功耗总线及转换方法
CN204203964U (zh) 一种多路数据存储的便携式地面测试设备
CN102799558B (zh) 基于cpci总线的rs422通讯模块
CN103678231A (zh) 一种两通道并行信号处理模块
CN102637453A (zh) 一种包括串行输入输出接口的相变存储器
CN203573315U (zh) 一种两通道vpx并行信号处理模块
CN102968280B (zh) 一种存储***及存储设备、控制设备
CN202383672U (zh) 一种新型的pci-e扩展电路
CN203366045U (zh) 一种基于can总线的数字量输入输出装置
CN201060394Y (zh) 一种用于高压变频器的控制器装置
CN108111380A (zh) 基于a5平台的n路can通信装置、实现方法及充电设备
CN104408011A (zh) 一种多路数据存储的便携式地面测试设备
CN103559159A (zh) 一种信息处理方法以及电子设备
CN205210574U (zh) 一种基于微控制器实现fpga数据配置的双核心控制模块
CN204721360U (zh) 基于协议处理fpga的光纤总线***
CN203950033U (zh) 高速记录雷达回波数据的设备
CN204406394U (zh) Usb和adc接口复用电路
CN104915313A (zh) 一种采用fpga实现电平转换的fmc板卡
CN201159878Y (zh) 一种pcie卡槽转接器
CN203490496U (zh) 一种基于sip封装的can总线控制器
CN202870817U (zh) 一种基于双dsp和1553b总线接口的嵌入式***
CN204270295U (zh) 一种多路数据存储的便携式地面测试装置
CN201853230U (zh) Usb转io模块
CN110995558A (zh) 兼容can和菊花链连接的电池管理***
CN203455657U (zh) 一种输入扩展模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140326

WD01 Invention patent application deemed withdrawn after publication