CN103645448A - 改型惠斯通半桥电路及传感器 - Google Patents

Abstract

本发明公开了一种改型惠斯通半桥电路及传感器，所述改型惠斯通半桥电路包括两个半桥电阻单元，两个半桥电阻单元的一端经第一连接导体电连接，两个半桥电阻单元的另一端分别设有第二连接导体和第三连接导体，其特征在于：其中至少一个半桥电阻单元由至少两个电阻支路并联构成。并联电阻产生的二次方项有效地削弱了两个半桥电阻阻值不对称性所造成的噪声响应；在允许使用偏置场时，沿感应方向施加偏置场可以大幅激励信号强度从而提高信噪比，结合上述并联电阻产生二次方项可以实现对环境噪声干扰实施最大抑制。

Description

改型惠斯通半桥电路及传感器

技术领域

本发明涉及一种传感电路，具体涉及一种惠斯通半桥电路的改进，以及采用该电路的传感器，用于微弱信号场精密检测。

背景技术

传感器技术广泛应用于交通、航天航空、金融、工业、生物医学、及智能手机、平板电脑、数码相机、互动游戏等各个领域。

随着传感器应用领域的迅速发展，迫切需要提高传感器检测微弱信号场的能力、检测的稳定性和降低成本，而抑制噪声等外界干扰是提高上述性能指标的关键因素。

惠斯通电桥是一种常见的传感器电路，检测信号对电阻施加影响，例如根据检测对象采用磁敏电阻、压敏电阻、热敏电阻等，改变电桥中的电阻阻值，以此检测信号。通常使用抑制噪声的方法为采用传统的惠斯通半桥或全桥电路,然而传统的惠斯通电桥电路要求电桥各个电阻的阻值完全一致。但在现实中，一旦由于批量生产工艺重复性问题以及在有偏置场时造成电阻阻值不完全相同时，其抑制噪声能力将大打折扣。就目前工业界大规模生产水平，就算要百分百实现电阻阻值的不对称性小于+/-1%都具有一定挑战性。因此，往往还必须借助于各种信号滤波电路去滤除具有特定频率的噪声。

图1示意了一种使用传统的惠斯通半桥电路的传感器示意图。如图1所示，在基板1上，由两个电阻与导线组成了惠斯通半桥电路，其中，一个电阻5的阻值为R1，另一个电阻4的阻值为R2。两个电阻间经第一导线6构成电连接，电阻5的另一端设有第二导线2，电阻4的另一端设有第三导线3。

两个电阻的阻值分别为，

R1=R0-Rw+R1s+R1n                             (1)

R2=R0+Rw+R2s+R2n                              (2)

其中零场电阻R0为零场时的电阻R1和R2的平均电阻值；不对称性电阻Rw为零场时电阻R1与R2阻值之差的二分之一；电阻不对称性定义为Rw/R0，通常远小于1；信号电阻R1s与R2s分别为电阻R1与R2因信号场所导致的电阻值的变化；噪声电阻R1n与R2n分别为R1与R2因噪声所导致的电阻值的变化。 

在检测局部信号场时，来自外界的噪声场梯度远小于被检测的信号场梯度。当电阻R1与R2间距远小于噪声场变化距离时，可以近似表达噪声电阻为 R1n=R2n=Rn。

在对半桥电路施加偏置电压Vin时,输出电压Vout为

Vout=Vin×R2/(R1+R2)

= 0.5Vin×[1+(Rw-(R1s- R2s)/2)/[R0+(R1s+ R2s)/2+Rn]       (3)

在无信号输入时, 噪声所导致的输出电压变化Vn为

Vn=0.5Vin×[1+(Rw/R0)/(1+(Rn/R0)]                                  (4)

当有偏置场时, 噪声导致的输出电压变化Vn为

Vn=0.5Vin×[1+(Rwb/Rb)/(1+(Rn/Rb)]                                   (5)

其中, 偏置电阻Rb=R0+dRb，dRb为偏置场所导致的电阻值的变化；Rwb=Rw+dRwb，dRwb为在偏置场下R1与R2的电阻值差值的二分之一。在恒定偏置场下，Rwb/Rb=Rw/R0；在梯度偏置场下，通常Rwb/Rb>Rw/R0。

显然,两个半桥电阻阻值的不对称性Rw导致了输出信号中的噪声响应，降低该不对称性(Rw/R0)有助于抑制噪声。然而，减小电阻不一致性受到生产工艺和装配能力的限制。

施加偏置磁场可激励磁信号而大幅提高信号强度，有利于提高信噪比。但是，非恒定的梯度偏置磁场会增加电阻不对称性(Rw/R0)。 此外，尽管可以采用大偏置场有利于通过(Rw/Rb)降低不对称性， 偏置场大小受到不能过量偏置而导致磁阻饱和的限制。

因此，单靠传统半桥的一阶项[(Rw/R0)/(1+(Rn/Rb)]来衰减噪声的效果有限。 

图2示意了噪声对一个使用传统的惠斯通半桥电路的磁传感器输出信号的影响。其设置为，磁阻为磁阻率200%的隧道磁阻，两个隧道磁阻的磁场敏感方向相同，其零场电阻的不对称性为+/-1%，无外加偏置场，一个恒定的点信号磁场源由传感器上方近距离先经过R1再经过R2，信号磁场所产生的最大电阻变化为零场电阻的0.002%，并在半桥电路上方用一个通过三角函数电流导线所产生的磁场来模拟环境噪声干扰。

由图2可见，在与信号相同大小的噪声干扰下，输出信号已能显示出噪声造成的波动，当噪声为信号的5倍时，要辨认并判断输出信号的波形已经相当困难。

发明内容

本发明的发明目的是提供一种改型惠斯通半桥电路，减小半桥中电阻值不完全一致造成的影响，提高检测灵敏度；本发明的另一个发明目的是提供应用这种改型惠斯通半桥电路的传感器。

为达到上述发明目的，本发明采用的技术方案是：一种改型惠斯通半桥电路，包括两个半桥电阻单元，两个半桥电阻单元的一端经第一连接导体电连接，两个半桥电阻单元的另一端分别设有第二连接导体和第三连接导体，其中至少一个半桥电阻单元由至少两个电阻支路并联构成。

上述技术方案中，两个半桥电阻单元的电阻阻值理论上应当相等，但在实际制作中，必然存在偏差，电阻不对称性的定义如背景技术中所述，两个半桥电阻单元的电阻不对称性越大，噪声的影响越大。采用电阻支路并联构成半桥电阻单元后，可以产生二次方项，通过对远小于1的不对称性项(Rw/R0)按二次方衰减，有效地抑制噪声响应。

优选的技术方案，两个半桥电阻单元中，一个半桥电阻单元由一个电阻支路构成，另一个半桥电阻单元由两个电阻支路并联构成，该两个电阻支路的另一端由第二连接导体电连接。

上述技术方案中，每个电阻支路为一个电阻或者由多个电阻串联或并联构成。

一种传感器，设有上述的改型惠斯通半桥电路，所述两个半桥电阻单元由能感应被检测信号而产生电阻值变化的敏感电阻构成。可以单独使用上述改型惠斯通半桥电路，也可以由改型惠斯通半桥电路构成惠斯通全桥电路。

当作为磁传感器时，所述敏感电阻为磁阻，各个磁阻的磁场敏感方向相同或相反设置。所述磁阻可以是隧道磁阻、巨磁阻、各向异性磁阻、霍尔磁阻。

进一步的技术方案，设有偏置磁场，所述磁阻的磁场敏感方向与偏置磁场方向相同或相反设置。

优选的技术方案，所述偏置磁场为梯度场，磁阻的磁场敏感方向相同且被布置在偏离零偏置磁场且偏置磁场梯度较小的位置，同时磁阻不被偏置磁场饱和。

上述技术方案中，所述偏置磁场采用南极-北极-南极或北极-南极-北极组合，磁阻被偏置在南极与北极之间偏置磁场梯度较小且磁阻随偏置磁场增加的位置。

偏置磁场, 可以由单个或多个永久磁铁或者线圈磁铁的组合来实施，亦可以由微加工制作在芯片表面的硬磁偏置薄膜或线圈结构来实施。

在使用梯度偏置磁场情况时，检测到硬磁与软磁信号的输出波形具有明显的不同特征。

由于上述技术方案运用，本发明与现有技术相比具有下列优点：

1、本发明其中至少一个半桥电阻单元由电阻支路并联构成，由于并联电阻产生的二次方项对减弱电阻不一致性的作用远超过传统电路产生的一次方项， 因此，本发明提供的改型惠斯通半桥电路及传感器能更为有效地抑制噪声响应；

2、采用本发明制备磁传感器时，设置偏置磁场可以大幅提高信号强度从而提高信噪比，结合并联电阻产生的二次方项，可以最大限度地抑制噪声响应；

3、由于上述超常的抑制噪声能力，可避免使用噪声滤波电路，而且可放宽对制造工艺公差和装配公差的要求，有利于提高成品率及降低成本；

4、采用中心磁场为零且左右磁场方向相反的偏置磁场时，可以明确区分磁信号的软磁与硬磁特征。

附图说明

图1是现有技术中使用惠斯通半桥电路的传感器结构示意图；

图2是采用图1的电路作为磁传感器在无偏置磁场时噪声干扰下的信号输出图；

图3是本发明实施例一的传感器结构示意图； 

图4是实施例一中采用图3结构作为磁传感器在噪声干扰下的信号输出图； 

图5是使用本发明实施例一磁传感器与图1所示传感器在噪声干扰下的信号比区别的对比图；

图6是本发明实施例二的传感器结构示意图； 

图7是本发明实施例三的传感器结构示意图；

图8是本发明实施例四的磁传感器结构示意图；

图9是本发明实施例四的磁传感器在噪声干扰下所检测到的硬磁信号的输出波形；

图10是本发明实施例四所述的磁传感器在噪声干扰下所检测到的软磁信号的输出波形；

图11 是本发明实施例一和实施例四的磁传感器与采用传统惠斯通半桥电路的磁传感器之间信噪比区别的对比图；

图12是本发明实施例五的磁传感器结构示意图；

图13是本发明实施例五的磁传感器在噪声干扰下所检测到的硬磁信号的输出波形；

图14是本发明实施例五所述的磁传感器在噪声干扰下所检测到的软磁信号的输出波形；

图15是本发明实施例六的磁传感器结构示意图；

图16是本发明实施例六的磁传感器在噪声干扰下所检测到的硬磁信号的输出波形；

图17是本发明实施例六所述的磁传感器在噪声干扰下所检测到的软磁信号的输出波形。

具体实施方式

下面结合附图及实施例对本发明作进一步描述：

实施例一：一种改型惠斯通半桥电路，包括两个半桥电阻单元，两个半桥电阻单元的一端经第一连接导体6电连接，其中一个半桥电阻单元由两个电阻支路并联构成，每个电阻支路中设有一个电阻5，该半桥电阻单元的另一端设有第二连接导体2，两个电阻支路由第二连接导体2连接构成并联，另一个半桥电阻单元由一个电阻4构成单个电阻支路，该半桥电阻单元的另一端设有第三连接导体3，且两个并联电阻支路相对于单个电阻支路的半桥电阻单元对称分布设置。

参照附图3所示，为采用上述改型惠斯通半桥电路的磁传感器芯片，包括基底1，电阻和导体设置在基底1上。其中，电阻4和电阻5为磁阻，两个磁阻并联组成了惠斯通半桥电路的一个半桥电阻单元，而另一个磁阻组成了惠斯通半桥电路的另一个半桥电阻单元，两个并联的磁阻沿其磁场敏感方向对称分布在单个磁阻的两侧。第二连接导体2、第三连接导体3、第一连接导体6设置于上述磁场敏感电阻的两端，分别用于连接导电电路的偏置电压端、接地端和信号输出端。 

其中，磁阻可以是隧道磁阻、巨磁阻、各向异性磁阻、霍尔磁阻。

参照图3，两个并联磁阻的阻值分别为：

R11=R0-Rw+R11s+R11n                        (6)

R12=R0+Rw+R12s+R12n                       (7)

另一磁阻的阻值为

R2=0.5(R0+R2s+R2n)                           (8)

信号电阻R11s,R12,和R2s分别为被检测磁信号对两个并联磁阻R11,R12，及磁阻R2产生的电阻值的变化；噪声电阻R11n，R12n，及R2n分别为外界噪声干扰对两个并联磁阻R11,R12,及磁阻R2产生的电阻值的变化，可近似为R11n=R12n=R2n=Rn。

并联电阻的阻值为

R1=0.5(R0+R1sm+Rn)(1-((Rw-R1sd)/(R0+R1sm+R1n))^2)        (9)

其中，R1sm=(R11s+R12s)/2, R1sd=(R11s-R12s)/2；

惠斯通半桥的输出电压为

Vout=0.5Vin/(1-0.5((Rw-Rs12d)/(R0+Rs12m+Rn))^2)               (10)

在无信号时, 噪声所导致的输出电压变化Vn为

Vn=0.5Vin/[1-0.5((Rw/R0)/(1+(Rn/R0))^2]                               (11)

与传统传感器的一阶项(见公式4)相比，本发明所述并联电阻所产生的二阶平方项((Rw/R0)/(1+(Rn/R0))^2能够更有效地衰减噪声干扰。

图4为噪声对本实施例中磁传感器输出信号的影响。其设置为，磁阻为磁阻率200%的隧道磁阻，两个隧道磁阻的磁场敏感方向相同，两个并联磁阻零场电阻的不对称性为+/-1%，无外加偏置场， 一个恒定的点信号磁场源由传感器上方近距离先经过R1再经过R2，信号磁场所产生的最大电阻变化为零场电阻的0.002%，半桥电路上方用一个通过三角函数电流导线所产生的磁场来模拟环境噪声干扰。

可见，即便在50倍于信号的噪声干扰下，本发明所用磁传感器依然能保证良好的输出波形与信噪比，其抑制噪声能力远优于传统的磁传感器。

图5为本实施例中磁传感器与使用图1所示的传统半桥磁传感器在同样条件下输出信号信噪比的对比图。

在同等噪声干扰下，本发明磁传感器的信噪比远高于传统半桥磁传感器。即便电阻不对称性比传统半桥磁传感器差一倍，本发明磁传感器的信噪比仍然明显高出传统半桥磁传感器。

因此，本发明磁传感器可以容忍更大的电阻不对称性。

实施例二

图6为本发明磁传感芯片的另一种设计。两个并联的磁阻本身由两个或多个并联的磁阻组成。

实施例三

图7为本发明所述磁传感芯片的另一种设计。磁阻本身由多个串联的磁阻组成。

实施例四

如图8所示，在实施例一的磁传感器芯片基础上，增加施加梯度偏置磁场，构成带有偏置磁场的磁传感器。在装配模组8和9中的偏置磁铁7在偏离中心零偏置场的一侧对所述构成惠斯通半桥的磁阻实施磁场偏置，偏置位置处在南北两个磁极当中，磁场梯度接近最小。此时，惠斯通半桥的输出电压为

Vout=0.5Vin/(1-0.5((Rwb/Rb-R12sd/Rb)/(1+R12sm/Rb+Rn/Rb))^2)    (12)

其中，R12sm=(R1s+R2s)/2, R12sd=(R1s-R2s)/2；

在无信号时, 噪声所导致的输出电压变化Vn为

Vn=0.5Vin/[1-0.5((Rwb/Rb)/(1+(Rn/Rb))^2]                                         (13)

虽然偏置磁场可能导致电阻不对称性(Rwb/Rb)增加，但亦导致信号项(R12sd/Rb)与( R12sm/Rb)的大幅增加。当电阻不对称性的增加比例小于信号项的增加比例时，将获益于信噪比的提高。     

图9为实施例四所述磁传感器在噪声干扰下所检测到的硬磁信号的输出波形。

该磁传感器具体设置为，磁场敏感电阻采用磁阻率为200%的隧道磁阻薄膜，不一致电阻Rw为零场电阻R0的+/-4%，偏置40%即偏置电阻Rb为零场电阻R0的140%，一个不能被偏置磁场磁化反转的硬磁信号由磁传感器上方沿偏置磁场方向通过磁传感器，该硬磁信号磁场产生的最大电阻变化为零场电阻R0的0.2%。

由图9可见，在噪声干扰造成零场电阻变化2%时，本发明提供的磁传感器依然能保持良好的硬磁信号输出波形。由于偏置磁场无法磁化反转该硬磁信号，图9中左右两个信号峰值相当。

图10为实施例四所述磁传感器在噪声干扰下所检测到的软磁信号的输出波形。其设置与上相同。

图10表明，在噪声干扰造成零场电阻变化2%时，本发明提供的磁传感器依然能保持良好的软磁信号输出波形。由于偏置磁场可以磁化反转该软磁信号，而且软磁信号随偏置磁场的大小而改变，图9中左右两个信号峰值相差明显。

比较图9与图10可以看出，本发明提供的磁传感器能够由信号峰值特征差别辨别出被检测磁信号的软磁或硬磁属性。

图11为采用本发明实施例四所述磁传感器与传统半桥电路磁传感器在有无偏置磁场时的信噪比的对比。

可见，无论是否偏置, 本发明所述磁传感器的信噪比均远高于传统半桥电路磁传感器。在允许的条件下施加偏置磁场，会最大限度地提高本发明所述磁传感器的抗噪声干扰能力。

实施例五

如图12所示，两个并联电阻支路分布在单个电阻支路的半桥电阻单元的一边，两个改型半桥电路对称分布在偏置磁场中心两边而形成了改型的慧斯通全桥电路，其磁场敏感方向相反，每个改型半桥电路磁阻的磁场敏感方向与所在位置的横向偏置磁场方向相同，其它设置与实施例四相同。亦可以只用单个半桥电路。

图13为实施例五所述磁传感器在噪声干扰下所检测到的硬磁信号的半桥与全桥电路的输出波形。

由图13可见，全桥电路比半桥电路有更低的噪声响应或更高的抗噪声能力。同时，因为偏置磁场无法磁化反转硬磁信号，位于偏置磁铁中心两侧的输出波形具有相同的幅值方向。

图14为实施例五所述磁传感器在噪声干扰下所检测到的软磁信号的半桥与全桥电路的输出波形。

由于软磁信号可以被偏置磁场磁化反转，其位于磁铁中心两侧的输出波形具有正负相反的幅值。

实施例六

如图15所示， 两个并联电阻支路分布在单个电阻支路的半桥电阻单元的一边，由两个上述半桥电路组成的全桥电路设置在位于偏置磁铁中心的一侧， 两个上述半桥电路的磁场敏感方向一致且与所处位置的横向偏置磁场方向相同。其它设置与实施例四相同。

图16与图17分别为实施例六所述磁传感器在噪声干扰下所检测到的硬磁与软磁信号的半桥与全桥电路的输出波形。

Claims (9)

1. 一种改型惠斯通半桥电路，包括两个半桥电阻单元，两个半桥电阻单元的一端经第一连接导体电连接，两个半桥电阻单元的另一端分别设有第二连接导体和第三连接导体，其特征在于：其中至少一个半桥电阻单元由至少两个电阻支路并联构成，两个半桥电阻单元的电阻不对称性不大于±5%。

2. 根据权利要求1所述的改型惠斯通半桥电路，其特征在于：两个半桥电阻单元中，一个半桥电阻单元由一个电阻支路构成，另一个半桥电阻单元由两个电阻支路并联构成，该两个电阻支路的另一端由第二连接导体电连接。

3. 根据权利要求1或2所述的改型惠斯通半桥电路，其特征在于：每个电阻支路为一个电阻或者由多个电阻串联或并联构成。

4. 一种传感器，其特征在于：设有权利要求1至4中任一权利要求所述的改型惠斯通半桥电路，所述两个半桥电阻单元由能感应被检测信号而产生电阻值变化的敏感电阻构成。

5. 根据权利要求4所述的传感器，其特征在于：所述敏感电阻为磁阻，各个磁阻的磁场敏感方向相同或相反设置，构成磁传感器。

6. 根据权利要求5所述的传感器，其特征在于：所述磁阻选自隧道磁阻、巨磁阻、各向异性磁阻、或霍尔磁阻。

7. 根据权利要求5或6所述的传感器，其特征在于：设有偏置磁场，所述磁阻的磁场敏感方向与偏置磁场方向相同或相反设置，构成具有偏置磁场的磁传感器。

8. 根据权利要求7所述的传感器，其特征在于：所述偏置磁场为梯度场,磁阻的磁场敏感方向相同且被布置在偏离零偏置磁场且偏置磁场梯度较小的位置，同时磁阻不被偏置磁场饱和。

9. 根据权利要求8所述的传感器，其特征在于：所述偏置磁场采用南极-北极-南极或北极-南极-北极组合，磁阻被偏置在南极与北极之间偏置磁场梯度较小且磁阻随偏置磁场增加的位置。

Images