CN103632949A - 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 - Google Patents
沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 Download PDFInfo
- Publication number
- CN103632949A CN103632949A CN201210310839.6A CN201210310839A CN103632949A CN 103632949 A CN103632949 A CN 103632949A CN 201210310839 A CN201210310839 A CN 201210310839A CN 103632949 A CN103632949 A CN 103632949A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- nitride film
- ground floor
- growing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 95
- 229920005591 polysilicon Polymers 0.000 title claims abstract description 91
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000003647 oxidation Effects 0.000 title claims abstract description 10
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 10
- 150000004767 nitrides Chemical class 0.000 claims abstract description 48
- 238000005530 etching Methods 0.000 claims abstract description 24
- 238000001259 photo etching Methods 0.000 claims abstract description 12
- 239000002184 metal Substances 0.000 claims abstract description 6
- 238000002161 passivation Methods 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 35
- 239000001301 oxygen Substances 0.000 claims description 35
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 230000003628 erosive effect Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 230000012010 growth Effects 0.000 claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- 230000026267 regulation of growth Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 238000006263 metalation reaction Methods 0.000 claims description 4
- 108090000723 Insulin-Like Growth Factor I Proteins 0.000 claims description 3
- 102000013275 Somatomedins Human genes 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 230000007773 growth pattern Effects 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract 1
- 230000005684 electric field Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 88
- 239000011241 protective layer Substances 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 238000006396 nitration reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种沟槽型双层栅MOS的多晶硅间的热氧介质层的形成方法，包括步骤：1）生长第一氮化膜；2）沟槽刻蚀；3）生长介质层；4）生长第一层多晶硅；5）第一层多晶硅第一步反刻蚀；6)第一层多晶硅光刻及第二步反刻蚀，并去除第一层多晶硅上方的沟槽侧壁介质层；7）淀积第二氮化膜后，刻蚀，露出第一层多晶硅；8）生长热氧介质层；9）去除氮化膜；10）栅极氧化层生长；11）第二层多晶硅淀积与反刻蚀；12）形成基极和源极；13）形成接触孔、金属和钝化层。本发明可解决了两层多晶硅之间介质层厚度难以控制的问题，提高MOS器件性能的稳定性；同时，能避免因为多晶硅尖的两头产生的强电场削弱栅源击穿电压。
Description
技术领域
本发明涉及一种半导体领域中的热氧介质层的形成方法，特别是涉及一种沟槽型双层栅MOS中的多晶硅之间的热氧介质层的形成方法。
背景技术
在功率器件中，沟槽型双层栅功率MOS器件具有击穿电压高、导通电阻低、转换效率高、开关速度快的特性。通常，第一层多晶硅电极作为屏蔽电极与源极短接或者通单独引出，第二层多晶硅电极作为栅极。两层多晶硅电极之间的氧化层厚度需要严格控制，否则会形成漏电或较低的击穿电压。
目前，现有工艺中的两层多晶硅电极之间的氧化层的制备方法，是在第一层多晶硅反刻之后，生长高密度等离子体（HDP）氧化膜，生长的HDP氧化膜要足够厚可以将沟槽（Trench）填满，再进行CMP（化学机械研磨）、光刻、HDP氧化膜反刻，最终在第一层多晶硅上面留下2500埃的HDP作为两层多晶硅之间的介质层。其中，具体的工艺流程如下：
1）在沟槽刻蚀前长一层氧化层作为阻挡层，然后进行沟槽刻蚀；
2）沟槽内介质层生长；
3）第一层多晶硅生长；
4）第一层多晶硅第一步反刻蚀；
5）第一层多晶硅光刻及第二步反刻蚀；
6）高密度等离子体（HDP）氧化膜淀积；
7）HDP氧化膜CMP（化学机械研磨）至剩余3000埃；
8）湿法腐蚀，使沟槽内的第一层多晶硅上剩余2500埃HDP氧化膜；
9）栅极氧化层生长；
10）第二层多晶硅淀积与反刻蚀；
11）形成基极（BODY）和源极（Source）；
12）形成接触孔、金属和钝化层。
其中，现有工艺中的沟槽刻蚀前生长一层氧化层作为阻挡层的cell（MOSFET的原胞）区断面图，如图1所示；现有工艺中的第一层多晶硅两次刻蚀及去除侧壁氧化层后的cell区断面图，如图2所示；现有工艺中的HDP氧化膜生长后的cell区断面图，如图3所示；现有工艺中的HDP氧化膜湿法刻蚀后的cell区断面图，如图4所示。
对于现有工艺，第一层多晶硅第二次刻蚀深度为硅表面以下1.15μm时，HDP氧化硅淀积厚度约1.5μm，HDP氧化硅CMP研磨量约1.2μm，由于HDP氧化膜生长厚度和CMP研磨厚度都很大，所以CMP之后的残余膜厚波动很大。另外，CMP研磨速率在硅片面内不同位置和硅片间存在差异，这也导致了CMP之后的残余膜厚的均一性很差。以上两点导致两层多晶该之间的介质膜厚度的均一性和稳定性都很差。
由于HDP氧化膜在CMP之后残留厚度存在起伏和波动，所以HDP氧化膜反刻之后的残留厚度很难控制，这样会使器件的性能很不稳定。因此，需解决两层多晶硅之间介质层厚度难以控制的问题，以提高沟槽型双层栅功率MOS器件性能的稳定性。
发明内容
本发明要解决的技术问题是提供一种沟槽型双层栅MOS中的多晶硅之间的热氧介质层的形成方法。通过该方法，可解决了两层多晶硅之间介质层厚度难以控制的问题，提高MOS器件性能的稳定性；同时，能避免因为多晶硅尖的两头产生的强电场削弱栅源击穿电压。
为解决上述技术问题，本发明的沟槽型双层栅MOS中的多晶硅之间的热氧介质层的形成方法，包括步骤：
1）在硅基板上，生长第一氮化膜；
2）在硅基板上，进行沟槽刻蚀；
3）在沟槽内，生长介质层；
4）在介质层上，生长第一层多晶硅；
5）对第一层多晶硅进行第一步反刻蚀；
6）对第一层多晶硅进行光刻及第二步反刻蚀，并去除第一层多晶硅上方的沟槽侧壁介质层；
7）在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；
8）在第一层多晶硅上，生长热氧介质层；
9）去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜；
10）栅极氧化层生长；
11）第二层多晶硅淀积与反刻蚀；
12）形成基极（BODY）和源极（Source）；
13）形成接触孔、金属和钝化层。
所述步骤1）中，生长第一氮化膜的方法包括：低压化学气相沉积或等离子体增强式化学气相沉积；第一氮化膜的材质包括：氮化硅；第一氮化膜的厚度为500～3000埃。
所述步骤3）中，介质层为氧化膜，厚度为500～3000埃；介质层的生长方式包括：热氧或低压化学气相沉积方式。
所述步骤4）中，生长第一层多晶硅的方法包括：低压化学气相沉积；第一层多晶硅的厚度为足以填满沟槽内部。
所述步骤5）中，第一步反刻蚀时，直至刻蚀至硅表面。
所述步骤6）的对第一层多晶硅进行光刻及第二步反刻蚀中，对第一层多晶硅进行光刻，保护住需要接出源极多晶硅的位置，剩余的第一层多晶硅位置进行第二步多晶硅反刻蚀，直至刻蚀至硅表面以下所需深度。
所述步骤7）中，第二氮化膜淀积的方法包括：低压化学气相沉积或等离子体增强式化学气相沉积；第二氮化膜的材质包括：氮化硅；第二氮化膜的厚度为500～3000埃；刻蚀的方法为干法刻蚀。
所述步骤8）中，生长热氧介质层的的方法为通过热氧方式生长热氧介质层；其中，热氧方式中的工艺温度为高于950℃；热氧介质层的厚度为500～3000埃。
所述步骤9）中，去除的方式包括：湿法刻蚀。
本发明通过在沟槽刻蚀前，生长一层氮化层，并保留到第一层多晶硅电极刻蚀至硅表面以下之后，在沟槽表面生长一层氮化膜，然后利用干法刻蚀各向异性原理，形成氮化硅侧壁，并与之前保留在硅基板表面的氮化硅层连在一起，形成侧壁及顶部的保护层。利用热氧化在多晶硅沟槽底部的多晶硅表面生成热氧化层，再去除侧壁及顶部氮化硅，形成沟槽型双层栅MOS结构两层多晶硅之间热氧介质层。由于本发明利用氮化膜作为长两层多晶硅间热氧隔离介质层的保护层，使得在同样隔离性能的情况下，较现有的形成氧化硅介质层工艺大大简化，省略多次HDP以及CMP等高成本工艺流程，且不存在HDP氧化膜难以控制的风险，大大简化工艺控制难度，即本发明解决了两层多晶硅之间介质层厚度难以控制的问题，提高器件性能的稳定性。更为重要的是，该方法因为使用热氧化工艺作为介质层，使得下方的源极多晶硅（第一层多晶硅）的形貌从两端尖的凹形变为了两端圆的凸形，从而避免因为多晶硅尖的两头产生的强电场削弱栅源击穿电压。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有工艺中的沟槽刻蚀前生长一层氧化层作为阻挡层的cell区断面图；
图2是现有工艺中的第一层多晶硅两步反刻蚀及去除侧壁氧化层后的cell区断面图；
图3是现有工艺中的HDP氧化膜生长后的cell区断面图；
图4是现有工艺中的HDP氧化膜湿法刻蚀后的cell区断面图；
图5是本发明的沟槽刻蚀前生长一层氮化层作为阻挡层的cell区断面图；
图6是本发明的第一层多晶硅两步反刻蚀及去除侧壁氧化层后的cell区断面图；
图7是本发明的生长一层氮化膜后的cell区断面图；
图8是本发明的刻蚀形成侧壁氮化膜保护层的cell区断面图；
图9是本发明的在第一层多晶硅上生长热氧介质层后的cell区断面图；
图10是本发明的去除沟槽侧壁及硅基板表面的氮化膜后的cell区断面图。
图中附图标记说明如下：
1为硅基板，2为氧化层，3为第一氮化膜，4为介质层，5为第一层多晶硅，6为第二氮化膜，7为热氧介质层。
具体实施方式
本发明的沟槽型双层栅MOS中的多晶硅之间的热氧介质层的形成方法，其步骤如下：
1）在硅基板1上，通过低压化学气相沉积或等离子体增强式化学气相沉积方法，生长第一氮化膜3，即氮化硅层，第一氮化膜3的厚度为500～3000埃（如图5所示）；
本步骤中的第一氮化膜3可作为后续工艺中沟槽顶部的保护层；
2）在硅基板1上，进行沟槽刻蚀；
3）在沟槽的侧壁和底部，通过热氧或低压化学气相沉积方式，生长介质层4（即氧化硅），厚度为500～3000埃；
4）在介质层4上，通过低压化学气相沉积，生长第一层多晶硅5，第一层多晶硅5的厚度为足以填满沟槽内部；
5）对第一层多晶硅5进行第一步反刻蚀，直至刻蚀至硅表面；
6）对第一层多晶硅5进行光刻及第二步反刻蚀，并通过湿法刻蚀，去除第一层多晶硅5上方的沟槽侧壁介质层4（如图6所示）；
其中，对第一层多晶硅5进行光刻，保护住需要接出源极多晶硅的位置，剩余的第一层多晶硅位置进行第二步多晶硅反刻蚀，直至刻蚀至硅表面以下所需深度（特定深度）；
图6中的第一氮化膜3作为后续热氧介质层7的表面保护层；
7）通过低压化学气相沉积或等离子体增强式化学气相沉积，在沟槽的底部和侧壁以及硅基板1表面（第一氮化膜3表面）淀积第二氮化膜（即氮化硅）6后（如图7所示），干法刻蚀去除沟槽底部的第二氮化膜6，露出第一层多晶硅5（如图8所示）；其中，第二氮化膜6的厚度为500～3000埃；
8）在第一层多晶硅5上，通过热氧方式（温度高于950℃），生长热氧介质层7（如图9所示），即氧化硅层，其厚度为500～3000埃；
9）湿法刻蚀，去除沟槽侧壁的第二氮化膜6，以及硅基板1表面的第一氮化膜3、和第二氮化膜6（如图10所示），留下沟槽底部的第一层多晶硅5上存在的热氧介质层7，从而形成沟槽型双层栅MOS结构中的两层多晶硅之间的热氧介质层；
10）按照现有工艺，利用热氧化，生长栅极氧化层；
11）按照现有工艺，进行第二层多晶硅淀积与反刻蚀，即利用低压化学气相沉积生长第二层多晶硅，刻蚀至硅表面；
12）按照现有工艺，通过离子注入，形成基极（BODY）和源极（Source）；
13）按照现有工艺，形成接触孔、金属和钝化层，即利用掩膜板刻蚀形成接触孔，淀积金属层并刻蚀形成接触电极，淀积并刻蚀形成钝化层。
按照上述步骤，通过在第一层多晶硅5光刻及第二步反刻蚀后，需要再生长一层第二氮化膜6并利用干法刻蚀各向异性特征，使得沟槽底部氮化硅刻蚀干净，露出下面的第一层多晶硅5的同时，侧壁氮化硅保护层保留下来（即第二氮化膜6侧壁保护层），并与硅基板1表面的氮化硅一起形成保护层，即沟槽侧壁与之前生长在硅基板1表面的第一氮化膜3连在一起形成保护层，使得后续的热氧介质层7仅在第一层多晶硅5上生长；然后，通过去除沟槽侧壁及硅基板1表面的氮化膜，热氧隔离层（即热氧介质层）就此形成，即通过氮化硅作为屏蔽层来形成沟槽型双层栅MOS结构中的两层多晶硅之间热氧介质层。因此，本发明能解决了两层多晶硅之间介质层厚度难以控制的问题，而且最终制备得到的沟槽型双层栅MOS具有较高的性能稳定性；同时，本发明也能避免因为多晶硅尖的两头产生的强电场削弱栅源击穿电压。
Claims (9)
1.一种沟槽型双层栅MOS中的多晶硅之间的热氧介质层的形成方法，其特征在于，包括步骤：
1）在硅基板上，生长第一氮化膜；
2）在硅基板上，进行沟槽刻蚀；
3）在沟槽内，生长介质层；
4）在介质层上，生长第一层多晶硅；
5）对第一层多晶硅进行第一步反刻蚀；
6）对第一层多晶硅进行光刻及第二步反刻蚀，并去除第一层多晶硅上方的沟槽侧壁介质层；
7）在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第二氮化膜，露出第一层多晶硅；
8）在第一层多晶硅上，生长热氧介质层；
9）去除沟槽侧壁的第二氮化膜和硅基板表面的第一、二氮化膜；
10）栅极氧化层生长；
11）第二层多晶硅淀积与反刻蚀；
12）形成基极和源极；
13）形成接触孔、金属和钝化层。
2.如权利要求1所述的方法，其特征在于：所述步骤1）中，生长第一氮化膜的方法包括：低压化学气相沉积或等离子体增强式化学气相沉积；第一氮化膜的材质包括：氮化硅；第一氮化膜的厚度为500～3000埃。
3.如权利要求1所述的方法，其特征在于：所述步骤3）中，介质层为氧化膜，厚度为500～3000埃；介质层的生长方式包括：热氧或低压化学气相沉积方式。
4.如权利要求1所述的方法，其特征在于：所述步骤4）中，生长第一层多晶硅的方法包括：低压化学气相沉积；第一层多晶硅的厚度为足以填满沟槽内部。
5.如权利要求1所述的方法，其特征在于：所述步骤5）中，第一步反刻蚀时，直至刻蚀至硅表面。
6.如权利要求1所述的方法，其特征在于：所述步骤6）的对第一层多晶硅进行光刻及第二步反刻蚀中，对第一层多晶硅进行光刻，保护住需要接出源极多晶硅的位置，剩余的第一层多晶硅位置进行第二步多晶硅反刻蚀，直至刻蚀至硅表面以下所需深度。
7.如权利要求1所述的方法，其特征在于：所述步骤7）中，第二氮化膜淀积的方法包括：低压化学气相沉积或等离子体增强式化学气相沉积；
第二氮化膜的材质包括：氮化硅；第二氮化膜的厚度为500～3000埃；
刻蚀的方法为干法刻蚀。
8.如权利要求1所述的方法，其特征在于：所述步骤8）中，生长热氧介质层的的方法为通过热氧方式生长热氧介质层；其中，热氧方式中的工艺温度为高于950℃；
热氧介质层的厚度为500～3000埃。
9.如权利要求1所述的方法，其特征在于：所述步骤9）中，去除的方式包括：湿法刻蚀。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210310839.6A CN103632949B (zh) | 2012-08-28 | 2012-08-28 | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210310839.6A CN103632949B (zh) | 2012-08-28 | 2012-08-28 | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103632949A true CN103632949A (zh) | 2014-03-12 |
| CN103632949B CN103632949B (zh) | 2016-06-08 |
Family
ID=50213855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210310839.6A Active CN103632949B (zh) | 2012-08-28 | 2012-08-28 | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103632949B (zh) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448741A (zh) * | 2015-12-31 | 2016-03-30 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet工艺方法 |
| CN106024607A (zh) * | 2016-05-18 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅功率mosfet的制造方法 |
| CN106920752A (zh) * | 2017-03-15 | 2017-07-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet栅源氧化层结构及制造方法 |
| CN107482003A (zh) * | 2016-06-08 | 2017-12-15 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的版图结构、晶体管及其制造方法 |
| CN112838009A (zh) * | 2021-01-11 | 2021-05-25 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
| CN113193046A (zh) * | 2021-03-24 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制备方法 |
| CN113707550A (zh) * | 2021-09-01 | 2021-11-26 | 浙江同芯祺科技有限公司 | 一种igbt沟槽栅氧化膜成型工艺 |
| CN113972269A (zh) * | 2020-07-24 | 2022-01-25 | 和舰芯片制造(苏州)股份有限公司 | 一种sgt功率mosfet的制备方法 |
| CN117554763A (zh) * | 2023-11-17 | 2024-02-13 | 重庆科宝电建实业有限公司 | 一种10kV电力电缆多段敷设击穿原因判定及定位方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071794A (en) * | 1999-06-01 | 2000-06-06 | Mosel Vitelic, Inc. | Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator |
| US6180980B1 (en) * | 1999-07-12 | 2001-01-30 | Mosel Vitelic Inc. | Trench non-volatile memory cell |
| US20040031987A1 (en) * | 2002-03-19 | 2004-02-19 | Ralf Henninger | Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration |
| CN101238581A (zh) * | 2005-08-09 | 2008-08-06 | 飞兆半导体公司 | 在屏蔽的栅极场效应晶体管中形成多晶硅层间电介质的结构和方法 |
-
2012
- 2012-08-28 CN CN201210310839.6A patent/CN103632949B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6071794A (en) * | 1999-06-01 | 2000-06-06 | Mosel Vitelic, Inc. | Method to prevent the formation of a thinner portion of insulating layer at the junction between the side walls and the bottom insulator |
| US6180980B1 (en) * | 1999-07-12 | 2001-01-30 | Mosel Vitelic Inc. | Trench non-volatile memory cell |
| US20040031987A1 (en) * | 2002-03-19 | 2004-02-19 | Ralf Henninger | Method for fabricating a transistor configuration including trench transistor cells having a field electrode, trench transistor, and trench configuration |
| CN101238581A (zh) * | 2005-08-09 | 2008-08-06 | 飞兆半导体公司 | 在屏蔽的栅极场效应晶体管中形成多晶硅层间电介质的结构和方法 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448741A (zh) * | 2015-12-31 | 2016-03-30 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽型mosfet工艺方法 |
| CN106024607A (zh) * | 2016-05-18 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅功率mosfet的制造方法 |
| CN106024607B (zh) * | 2016-05-18 | 2019-01-04 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅功率mosfet的制造方法 |
| CN107482003A (zh) * | 2016-06-08 | 2017-12-15 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的版图结构、晶体管及其制造方法 |
| CN107482003B (zh) * | 2016-06-08 | 2020-03-13 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的版图结构、晶体管及其制造方法 |
| CN106920752A (zh) * | 2017-03-15 | 2017-07-04 | 西安龙腾新能源科技发展有限公司 | 低压超结mosfet栅源氧化层结构及制造方法 |
| CN113972269A (zh) * | 2020-07-24 | 2022-01-25 | 和舰芯片制造(苏州)股份有限公司 | 一种sgt功率mosfet的制备方法 |
| CN112838009A (zh) * | 2021-01-11 | 2021-05-25 | 广州粤芯半导体技术有限公司 | 屏蔽栅沟槽功率器件的制造方法 |
| CN113193046A (zh) * | 2021-03-24 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制备方法 |
| CN113193046B (zh) * | 2021-03-24 | 2024-04-26 | 上海华虹宏力半导体制造有限公司 | 半导体器件及其制备方法 |
| CN113707550A (zh) * | 2021-09-01 | 2021-11-26 | 浙江同芯祺科技有限公司 | 一种igbt沟槽栅氧化膜成型工艺 |
| CN117554763A (zh) * | 2023-11-17 | 2024-02-13 | 重庆科宝电建实业有限公司 | 一种10kV电力电缆多段敷设击穿原因判定及定位方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103632949B (zh) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103632949A (zh) | 沟槽型双层栅mos的多晶硅间的热氧介质层的形成方法 | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN103137542A (zh) | 均匀浅沟槽隔离区域及其形成方法 | |
| CN104488084B (zh) | 形成锥形氧化物的方法 | |
| CN103855017B (zh) | 形成沟槽型双层栅mos结构两层多晶硅横向隔离的方法 | |
| CN101567320B (zh) | 功率mos晶体管的制造方法 | |
| CN102593038A (zh) | 浅沟槽隔离的制造方法 | |
| CN102110717B (zh) | 沟槽式金属氧化物半导体场效应晶体管及其制造方法 | |
| CN102129999B (zh) | 沟槽型双层栅mos结构的制备方法 | |
| CN104103586B (zh) | 半导体器件的形成方法 | |
| CN102130006B (zh) | 沟槽型双层栅功率mos晶体管的制备方法 | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| CN105070663A (zh) | 一种碳化硅mosfet沟道自对准工艺实现方法 | |
| CN102184868A (zh) | 提高沟槽栅顶角栅氧可靠性的方法 | |
| CN103632950B (zh) | 沟槽型双层栅mos中的多晶硅之间的氮化膜形成方法 | |
| CN104347375B (zh) | 使用氧化膜做阻挡层对栅极多晶硅进行刻蚀的方法 | |
| CN103854964B (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
| CN103022036B (zh) | 单边存取器件 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN107799528A (zh) | 存储元件的制造方法 | |
| CN101620996B (zh) | 一种栅氧化层的制造方法 | |
| CN103811406A (zh) | 改善sonos器件自对准接触孔漏电的方法 | |
| CN105405809A (zh) | 一种快闪存储器的制造方法 | |
| CN103378146B (zh) | 沟槽型金属氧化物半导体场效应管的制作方法 | |
| CN101419937B (zh) | 沟槽型双层栅功率mos结构实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |