CN103618037B - 一种掺杂硅量子点发光二极管器件及其制备方法 - Google Patents

一种掺杂硅量子点发光二极管器件及其制备方法 Download PDF

Info

Publication number
CN103618037B
CN103618037B CN201310606319.4A CN201310606319A CN103618037B CN 103618037 B CN103618037 B CN 103618037B CN 201310606319 A CN201310606319 A CN 201310606319A CN 103618037 B CN103618037 B CN 103618037B
Authority
CN
China
Prior art keywords
layer
silicon
light emitting
quantum dot
emitting diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310606319.4A
Other languages
English (en)
Other versions
CN103618037A (zh
Inventor
曾祥斌
廖武刚
文西兴
郑文俊
冯枫
文杨阳
黄诗涵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN201310606319.4A priority Critical patent/CN103618037B/zh
Publication of CN103618037A publication Critical patent/CN103618037A/zh
Application granted granted Critical
Publication of CN103618037B publication Critical patent/CN103618037B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025Physical imperfections, e.g. particular concentration or distribution of impurities
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种掺杂硅量子点发光二极管,包括硅衬底,沉积银纳米颗粒层,以及在银纳米颗粒结构上沉积多层分布均匀且包含掺杂硅量子点的SiNx薄膜,透明导电薄膜AZO层以及Si3N4钝化层。还公开了该发光二极管的制备方法,利用掺杂硅量子点‑SiNx薄膜的电致发光特性,构成发光二极管的发光有源层;利用掺杂可以钝化量子点,同时掺杂硅量子点与硅衬底形成的p‑n结增强电子空穴的辐射复合。此外,利用银纳米结构增加电致发光的强度,提高了发光器件的发光效率,且与传统的CMOS工艺兼容。

Description

一种掺杂硅量子点发光二极管器件及其制备方法
技术领域
本发明属于微电子及光电子技术领域,更具体地,涉及一种掺杂硅量子点发光二极管及其制备方法。
背景技术
以硅为基础材料的集成电路按摩尔定律以惊人的速度向前发展。与此同时,光刻的尺寸逐年呈指数下降,在降低了晶体管尺寸的同时,越来越多的晶体管被集成到一块芯片中使得电路内部的连线也越来越密,越来越细。据统计,对于复杂的芯片,其导线的互连层已经达到了12层,金属连线密度达到2222m/cm2。这将引起诸如信号的响应时间的延长,发热量增加,信号干扰越来越明显等问题,最终都严重影响到器件的性能。这一系列的问题成为集成电路向前发展不得不面对的挑战。
采用光互连技术替代导线互连技术是解决以上问题很好的一个方案。光作为互连的媒质具有很多的优势:1、传输过程中信号损失小,可以降低所需的能耗;2、具有很大的信息携带量;3、不存在电阻-电容的信号延迟等问题;4、多路信号可以集中在一个路线中传播,降低了布局布线的复杂程度。
然而,在硅基上实现光电互连,必须解决光源的问题,从而引导光的传输,而且这些实现工艺流程要与集成电路工艺兼容。到目前为止,符合条件的单色性符合条件的硅基光源尚在探索阶段。采用硅基和传统的发光材料形成混合光源存在以下的问题:1、在硅表面上外延砷化镓、磷化铟等Ⅲ-Ⅴ族化合物会出现晶格的失配问题,产生大量的缺陷,这对于发光器件的实现是不利的。2、传统的发光材料无法很好地与现有的微电子CMOS工艺整合到一起,这对于实现光电功能的单片集成是个很大的难题。
发明内容
针对现有技术的以上缺陷或改进需求,本发明提供了一种掺杂硅量子点发光二极管,目的在于提高硅量子点发光二极管的发光效率,并解决高效率电光器件与传统CMOS工艺兼容的问题。
本发明提供了一种掺杂硅量子点发光二极管器件,包括:
具有外延层的P+/P型硅衬底;
在硅衬底上形成的银纳米颗粒层;
在银纳米颗粒层上,由多个Si3N4层和掺杂富硅SiNx层交替沉积形成的基于SiNx织构的掺杂硅量子点发光二极管器件有源发光层;
在所述有源发光层上沉积的透明导电薄膜层;
在透明导电薄膜层上生长的钝化层;
在钝化层上刻蚀形成的金属电极;以及
在硅衬底背面沉积形成的金属电极层。
本发明还提供了一种制备所述发光二极管器件的方法,包括以下步骤:
(1)在洁净的具有外延层的P+/P型硅衬底上沉积一层银纳米层,进行快速热退火处理形成银纳米颗粒层;
(2)在银纳米颗粒层上交替沉积多层Si3N4层和掺杂富硅SiNx层,由Si3N4层之间的距离控制硅量子点的尺寸,在氩气环境下进行退火处理,析出掺杂硅量子点,形成基于SiNx织构的掺杂硅量子点发光二极管器件有源发光层;
(3)在有源发光层上沉积一层透明导电薄膜层;
(4)在透明导电薄膜层上沉积一层钝化层;
(5)对钝化层进行光刻处理形成正面金属电极,在硅衬底背表面沉积形成金属电极层。
本发明具有以下有益效果:嵌入氮化硅中的硅量子点具有尺寸效应,其对应的发光波长范围在可见波长可调,控制Si3N4之间间距可制备不同颜色的发光二极管;银纳米颗粒的引入提高了发光的强度;掺杂硅量子点与硅衬底形成的p-n结增强了电子空穴的辐射复合概率;杂质磷(P)或砷(As)对量子点具有钝化作用,能够提高硅基发光器件的效率。
附图说明
图1是本发明实施例提供的基于SiNx织构的硅量子点发光二极管的剖面结构示意图;
图2是本发明实施例提供的基于SiNx织构的掺杂硅量子点发光二极管在正向偏压下的能带结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。此外,下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。
图1示出了本发明实施例提供的掺杂硅量子点发光二极管的剖面结构,包括:
具有外延层的P+/P型硅衬底2;
在硅衬底2上形成的银纳米颗粒层3;
在银纳米颗粒层3上,由多个Si3N4层4和掺杂富硅SiNx层5交替沉积形成的基于SiNx织构的掺杂硅量子点发光二极管器件有源发光层;
在所述有源发光层上沉积的透明导电薄膜层6;
在透明导电薄膜层6上生长的钝化层7;
在钝化层7上刻蚀形成的金属电极8;以及
在硅衬底2背面沉积形成的金属电极层1。
图2示出了基于SiNx织构的掺杂硅量子点发光二极管在正向偏压下的能带结构示意图,其中,电子、空穴分别由透明导电薄膜(AZO或ITO)和P型硅中注入到有源发光层,电子由导带跃迁到价带与空穴复合发光。
所述SiNx织构是指富硅的氮化物,其中x的取值为0~1.33,保证在退火处理后有富余的硅能够凝析出来嵌入在氮化硅母体基质中。
其中,嵌入在SiNx织构的硅量子点构成了发光器件的有源发光层。一方面,通过控制层Si3N4层层间间距来调节硅量子点尺寸,依据硅量子点具有的量子尺寸效应,可以通过改变控制层间距来实现不同发光波长的发光二极管器件;另一方面,可以改变反应气体流量来调控调节硅量子点分布密度,从而增强发光的单色性和提高发光的强度。硅量子点彼此相互独立地均匀分布在SiNx织构中,控制层可抑制硅量子点尺寸分布范围过大,硅量子点的直径在2nm到6nm之间,这有利于提高发光器件所发出光的单色性。硅量子点的密度在1×1012cm-2到1×1014cm-2之间。高密度、小尺寸的硅量子点有利于实现短波长的发光,但是发光的输出输入效率较低;由于量子尺寸效应,小密度、大尺寸的硅量子点能够提高发光的效率,然而可能导致发光器件所发的光波段处于红外区域。综合以上各方面影响因素,硅量子点尺寸和密度介于以上范围时,器件各项性能最佳。
所述基于SiNx织构的掺杂硅量子点发光二极管器件有源发光层中所掺的杂质可以是磷(P)或砷(As)其中的一种。杂质的引入可以对硅量子点起到钝化的作用,但是,杂质的引入也将导致更多缺陷的存在,这对于发光器件是不利的。在本实施例中,设置杂质的浓度PH3/SiH4或者AsH3/SiH4可以为0.05%~2%。此为,杂质磷(P)或砷(As)的引入可以与P型衬底形成P-N结结构,在正偏外加电场的作用下,也将增加电子空穴的复合,从而提高硅量子点发光器件的发光效率。
透明导电薄膜层6可以采用AZO或者氧化铟锡(ITO),其厚度为10nm到15nm,电阻率为0.1~1×10-4Ωcm。采用导电率良好的透明导电薄膜可以更好地向有源发光层注入电子,从而提高基于SiNx织构的硅量子点器件的发光效率。
本发明实施例提供的基于SiNx织构的硅量子点发光二极管中多层掺杂富硅SiNx层/Si3N4的硅量子点发光有源层是先采用等离子增强化学气相沉积技术(Plasma EnhancedChemical Vapor Deposition,PECVD)工艺交替沉积一层尺寸控制层Si3N4层和一层富硅的SiNx(x取0~1.33)层薄膜,重复15-20层。控制层Si3N4层的厚度为1-2nm。控制层厚度太薄,硅量子可以直接扩散过去,无法达到控制尺寸的效果;控制层厚度太厚,则会使得发光二极管的开启电压增大。重复的层数不宜太少,否则会导致发光的效率较低,而层数太多会增加发光器件的功耗。沉积叠层之后在氩气环境下温度为700℃~950℃下进行退火处理(20min~50min)析出硅量子点。此工艺需要生长多层薄膜,可以通过反应气体的流量比例来控制,操作简单;在惰性气体氩气环境中退火,可避免引入其它杂质元素;通过控制退火温度、退火时间和控制层Si3N4层间距来调节析出的硅量子点的密度和尺寸。
具体而言,上述的基于SiNx织构的掺杂硅量子点发光二极管器件的制备方法包括下述步骤:
(1)在洁净的具有外延层的P+/P型硅衬底2上沉积一层银纳米层,进行快速热退火处理形成银纳米颗粒层3。其中,银纳米颗粒层3的厚度为30nm到40nm。采用的工艺可以是真空蒸发、电子束蒸发或脉冲激光沉积等。快速热退火处理的退火温度为400-500℃,退火时间为60~120s。
(2)在银纳米颗粒层3上交替沉积多层Si3N4层4和掺杂富硅SiNx层5,由Si3N4层4之间的距离控制硅量子点的尺寸,在氩气环境下进行退火处理,析出掺杂硅量子点,形成基于SiNx织构的掺杂硅量子点发光二极管器件有源发光层。其中,沉积工艺采用等离子增强化学气相沉积(PECVD)法。所述退火处理的退火温度为700℃到950℃,退火时间为20min到50min。Si3N4层4的厚度在1-2nm左右,掺杂硅量子点嵌入层5厚度为2nm到6nm。有源发光层的厚度为75nm~160nm。
(3)在有源发光层上沉积一层透明导电薄膜层6。所述导电薄膜层6可以采用AZO,也可以用ITO。厚度为10-15nm。沉积工艺可以是PECVD、磁控溅射或脉冲激光沉积法等。
(4)在透明导电薄膜层6上沉积一层钝化层7。钝化层7可以采用Si3N4,厚度为20nm到40nm。采用工艺可以是等离子增强化学气相沉积法和磁控溅射法。
(5)对钝化层7进行光刻处理形成正面金属电极8,在硅衬底2背表面沉积形成金属电极层1。
所述金属电极可以采用铝、银或者金等。采用的工艺是真空蒸镀,金属电极层1的厚度在80nm到100nm。之后在氮气氛围中进行热退火处理以便形成欧姆接触,退火温度为350℃~500℃,退火时间为30min~45min。
现借助具体实例进一步详细说明本发明提供的基于SiNx织构的掺杂硅量子点发光二极管的制备方法:
实例1:
(1)采用标准的RCA法清洗具有外延层的P+/P型单晶硅衬底2;
(2)采用真空蒸镀方法在洁净的衬底2上形成一层厚度为30nm银纳米薄膜,之后进行快速热处理形成银纳米颗粒层3,其中快速退火的温度为400℃,退火时间为90s;
(3)通过等离子体增强化学气相沉积(PECVD)技术在银纳米颗粒层3上沉积交替沉积厚度为Si3N4控制层4/掺杂质磷(P)的富硅SiNx层5;沉积4通入NH3(纯度为99.999%)流量为30sccm,被H2稀释体积比为10%的SiH4流量为60sccm,一层4沉积时间为15s,总共沉积16层;沉积5通入NH3(纯度为99.999%)流量为10sccm,被H2稀释体积比为10%的SiH4流量为60sccm,被H2稀释体积比为5%的PH3流量为1sccm;沉积一层5时间为1min,总共沉积15层;沉积4和5过程中沉积温度均为200℃,射频功率均为80W,腔体气压均为0.8Torr;
(4)在氮气(纯度为99.999%)环境下高温退火,温度控制为900℃,退火时间为50min,析出硅量子点的直径约为4nm,密度约为8.4×1012cm-2
(5)在器件发光有源层上通过磁控溅射沉积透明导电薄膜(AZO)层6,溅射靶材为AZO靶,沉积温度为150℃,Ar流量为30sccm,射频功率为120W,溅射时间为30s。
(6)采用磁控溅射技术在基于SiNx织构的透明导电薄膜上沉积形成厚度为20nm的Si3N4钝化层7,其中溅射靶材为Si3N4靶,通入氩气流量为20sccm,基片温度为200℃,功率为120W;
(7)采用干法刻蚀钝化层7形成栅线窗口图形;
(8)真空蒸镀电极,在硅背面和钝化层窗口蒸镀铝,形成铝电极;
(9)在氩气气氛中退火处理,使金属和半导体间形成良好接触,退火的温度为450℃,时间为30min。
实例2:
(1)采用标准的RCA法清洗具有外延层的P+/P型单晶硅衬底2;
(2)采用真空蒸镀方法在洁净的衬底2上形成一层厚度为30nm银纳米薄膜,之后进行快速热处理形成银纳米颗粒层3,其中快速退火的温度为400℃,退火时间为90s;
(3)通过等离子体增强化学气相沉积(PECVD)技术在银纳米颗粒层3上沉积交替沉积厚度为Si3N4控制层4/掺杂质磷(P)的富硅SiNx层5;沉积4通入NH3(纯度为99.999%)流量为30sccm,被H2稀释体积比为10%的SiH4流量为60sccm,一层4沉积时间为15s,总共沉积20层;沉积5通入NH3(纯度为99.999%)流量为10sccm,被H2稀释体积比为10%的SiH4流量为60sccm,被H2稀释体积比为5%的PH3流量为1sccm;沉积一层5时间为1min,总共沉积19层;沉积4和5过程中沉积温度均为200℃,射频功率均为80W,腔体气压均为0.8Torr;
(4)在氮气(纯度为99.999%)环境下高温退火,温度控制为950℃,退火时间为20min;
(5)在器件发光有源层上通过磁控溅射沉积透明导电薄膜(AZO)层6,溅射靶材为AZO靶,沉积温度为150℃,Ar流量为30sccm,射频功率为120W,溅射时间为30s;
(6)采用磁控溅射技术在基于SiNx织构的透明导电薄膜上沉积形成厚度为30nm的Si3N4钝化层7,其中溅射靶材为Si3N4靶,通入氩气流量为20sccm,基片温度为200℃,功率为120W;
(7)采用干法刻蚀钝化层7形成栅线窗口图形;
(8)真空蒸镀电极,在硅背面和钝化层窗口蒸镀铝,形成铝电极;
(9)在氩气气氛中退火处理,使金属和半导体间形成良好接触,退火的温度为450℃,时间为30min。
实例3:
(1)采用标准的RCA法清洗具有外延层的P+/P型单晶硅衬底2;
(2)采用真空蒸镀方法在洁净的衬底2上形成一层厚度为40nm银纳米薄膜,之后进行快速热处理形成银纳米颗粒层3,其中快速退火的温度为400℃,退火时间为90s;
(3)通过等离子体增强化学气相沉积(PECVD)技术在银纳米颗粒层3上沉积交替沉积厚度为Si3N4控制层4/掺杂质磷(P)的富硅SiNx层5;沉积4通入NH3(纯度为99.999%)流量为30sccm,被H2稀释体积比为10%的SiH4流量为60sccm,一层4沉积时间为15s,总共沉积16层;沉积5通入NH3(纯度为99.999%)流量为5sccm,被H2稀释体积比为10%的SiH4流量为60sccm,被H2稀释体积比为5%的PH3流量为0.5sccm;沉积一层5时间为1.5min,总共沉积15层;沉积4和5过程中沉积温度均为200℃,射频功率均为90W,腔体气压均为0.8Torr;
(4)在氮气(纯度为99.999%)环境下高温退火,温度控制为900℃,退火时间为30min,析出硅量子点的直径约为6nm,密度约为1×1012cm-2
(5)在器件发光有源层上通过磁控溅射沉积透明导电薄膜(AZO)层6,溅射靶材为AZO靶,沉积温度为150℃,Ar流量为30sccm,射频功率为120W,溅射时间为30s;
(6)采用磁控溅射技术在基于SiNx织构的透明导电薄膜上沉积形成厚度为40nm的Si3N4钝化层7,其中溅射靶材为Si3N4靶,通入氩气流量为20sccm,基片温度为200℃,功率为120W;
(7)采用干法刻蚀钝化层7形成栅线窗口图形;
(8)真空蒸镀电极,在硅背面和钝化层窗口蒸镀铝,形成铝电极;
(9)在氩气气氛中退火处理,使金属和半导体间形成良好接触,退火的温度为450℃,时间为30min。
实例4:
(1)采用标准的RCA法清洗具有外延层的P+/P型单晶硅衬底2;
(2)采用真空蒸镀方法在洁净的衬底2上形成一层厚度为35nm银纳米薄膜,之后进行快速热处理形成银纳米颗粒层3,其中快速退火的温度为500℃,退火时间为60s;
(3)通过等离子体增强化学气相沉积(PECVD)技术在银纳米颗粒层3上沉积交替沉积厚度为Si3N4控制层4/掺杂质磷(P)的富硅SiNx层5;沉积4通入NH3(纯度为99.999%)流量为30sccm,被H2稀释体积比为10%的SiH4流量为60sccm,一层4沉积时间为15s,总共沉积26层;沉积5通入NH3(纯度为99.999%)流量为10sccm,被H2稀释体积比为10%的SiH4流量为60sccm,被H2稀释体积比为5%的PH3流量为1sccm;沉积一层5时间为1min,总共沉积25层;沉积4和5过程中沉积温度均为200℃,射频功率均为80W,腔体气压均为0.8Torr;
(4)在氮气(纯度为99.999%)环境下高温退火,温度控制为700℃,退火时间为45min;
(5)在器件发光有源层上通过磁控溅射沉积透明导电薄膜(ITO)层6,溅射靶材为ITO靶,沉积温度为150℃,Ar流量为30sccm,射频功率为120W,溅射时间为30s;
(6)采用磁控溅射技术在基于SiNx织构的透明导电薄膜上沉积形成厚度为20nm的Si3N4钝化层7,其中溅射靶材为Si3N4靶,通入氩气流量为20sccm,基片温度为200℃,功率为120W;
(7)采用干法刻蚀钝化层7形成栅线窗口图形;
(8)真空蒸镀电极,在硅背面和钝化层窗口蒸镀铝,形成铝电极;
(9)在氩气气氛中退火处理,使金属和半导体间形成良好接触,退火的温度为450℃,时间为30min。
实例5:
(1)采用标准的RCA法清洗具有外延层的P+/P型单晶硅衬底2;
(2)采用真空蒸镀方法在洁净的衬底2上形成一层厚度为30nm银纳米薄膜,之后进行快速热处理形成银纳米颗粒层3,其中快速退火的温度为500℃,退火时间为60s;
(3)通过等离子体增强化学气相沉积(PECVD)技术在银纳米颗粒层3上沉积交替沉积厚度为Si3N4控制层4/掺杂质砷(As)的富硅SiNx层5;沉积4通入NH3(纯度为99.999%)流量为30sccm,被H2稀释体积比为10%的SiH4流量为60sccm,一层4沉积时间为15s,总共沉积16层;沉积5通入NH3(纯度为99.999%)流量为10sccm,被H2稀释体积比为10%的SiH4流量为60sccm,被H2稀释体积比为5%的AsH3流量为1sccm;沉积一层5时间为1min,总共沉积15层;沉积4和5过程中沉积温度均为200℃,射频功率均为80W,腔体气压均为0.8Torr;
(4)在氮气(纯度为99.999%)环境下高温退火,温度控制为900℃,退火时间为40min;
(5)在器件发光有源层上通过磁控溅射沉积透明导电薄膜(ITO)层6,溅射靶材为ITO靶,沉积温度为150℃,Ar流量为30sccm,射频功率为120W,溅射时间为30s;
(6)采用磁控溅射技术在基于SiNx织构的透明导电薄膜上沉积形成厚度为30nm的Si3N4钝化层7,其中溅射靶材为Si3N4靶,通入氩气流量为20sccm,基片温度为200℃,功率为120W;
(7)采用干法刻蚀钝化层7形成栅线窗口图形;
(8)真空蒸镀电极,在硅背面和钝化层窗口蒸镀铝,形成铝电极;
(9)在氩气气氛中退火处理,使金属和半导体间形成良好接触,退火的温度为450℃,时间为30min。
由上述制备方法获得的基于SiNx织构的掺杂硅量子点发光二极管器件包括硅衬底,沉积银纳米颗粒层,以及在银纳米颗粒结构上沉积多层分布均匀且包含掺杂硅量子点的SiNx薄膜,透明导电薄膜AZO层以及Si3N4钝化层。有效利用掺杂硅量子点-SiNx薄膜的电致发光特性,构成了发光二极管的有源发光层;掺杂硅量子点与硅衬底形成的p-n结增强了电子空穴的辐射复合;此外,利用银纳米结构可以增加电致发光的强度,利用掺杂可以钝化量子点,极大提高了发光器件的发光效率;采用AZO透明导电薄膜层可以增加电子向发光有源层的注入;本发明与传统的CMOS工艺兼容,为硅基光电-电光器件的实现提供了基础。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (4)

1.一种掺杂硅量子点发光二极管器件,包括:
具有外延层的P+/P型硅衬底(2);
在硅衬底(2)上形成的银纳米颗粒层(3),所述银纳米颗粒层(3)的厚度为30nm~40nm;
在银纳米颗粒层(3)上,由多个Si3N4层(4)和掺杂富硅SiNx层(5)交替沉积形成的基于SiNx织构的掺杂硅量子点发光二极管器件有源发光层,所述有源发光层通过在氩气环境温度为700℃~950℃下进行退火处理,析出掺杂硅量子点而形成,所述有源发光层的厚度为75nm~160nm,所掺的杂质是磷(P)或砷(As),所述硅量子点的直径在2nm~6nm,密度为1×1012cm-2~1×1014cm-2,所述SiNx织构是指富硅的氮化物,其中x的取值为0~1.33;
在所述有源发光层上沉积的透明导电薄膜层(6);
在透明导电薄膜层(6)上生长的钝化层(7);
在钝化层(7)上刻蚀形成的金属电极(8);以及
在硅衬底(2)背面沉积形成的金属电极层(1)。
2.根据权利要求1所述的发光二极管器件,其中,所述透明导电薄膜层(6)的材料为AZO或者氧化铟锡(ITO),厚度为10-15nm,电阻率为0.1~1×10-4Ωcm。
3.根据权利要求1所述的发光二极管器件,其中,所述钝化层(7)的材料为Si3N4,厚度为20nm~40nm。
4.一种制备权利要求1-3任一项所述发光二极管器件的方法,包括以下步骤:
(1)在洁净的具有外延层的P+/P型硅衬底(2)上沉积一层银纳米层,进行快速热退火处理形成银纳米颗粒层(3);
(2)采用等离子增强化学气相沉积(PECVD)法在银纳米颗粒层(3)上交替沉积多层Si3N4层(4)和掺杂富硅SiNx层(5),由Si3N4层(4)之间的距离控制硅量子点的尺寸,在氩气环境下进行退火处理,析出掺杂硅量子点,形成基于SiNx织构的掺杂硅量子点发光二极管器件有源发光层,所述有源发光层的厚度为75nm~160nm,所掺的杂质是磷(P)或砷(As),所述硅量子点的直径在2nm~6nm;
(3)在有源发光层上沉积一层透明导电薄膜层(6);
(4)在透明导电薄膜层(6)上沉积一层钝化层(7);
(5)对钝化层(7)进行光刻处理形成正面金属电极(8),在硅衬底(2)背表面沉积形成金属电极层(1);
其中,所述快速热退火处理的退火温度为400-500℃,退火时间为60~120s;所述步骤(2)中,所述退火处理的退火温度为700℃到950℃,退火时间为20min到50min。
CN201310606319.4A 2013-11-25 2013-11-25 一种掺杂硅量子点发光二极管器件及其制备方法 Expired - Fee Related CN103618037B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310606319.4A CN103618037B (zh) 2013-11-25 2013-11-25 一种掺杂硅量子点发光二极管器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310606319.4A CN103618037B (zh) 2013-11-25 2013-11-25 一种掺杂硅量子点发光二极管器件及其制备方法

Publications (2)

Publication Number Publication Date
CN103618037A CN103618037A (zh) 2014-03-05
CN103618037B true CN103618037B (zh) 2017-04-19

Family

ID=50168741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310606319.4A Expired - Fee Related CN103618037B (zh) 2013-11-25 2013-11-25 一种掺杂硅量子点发光二极管器件及其制备方法

Country Status (1)

Country Link
CN (1) CN103618037B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101558801B1 (ko) 2014-08-21 2015-10-12 경희대학교 산학협력단 그래핀-실리콘 양자점 하이브리드 구조를 이용한 포토 다이오드 및 그 제조방법
CN105633236B (zh) * 2016-01-06 2019-04-05 厦门市三安光电科技有限公司 发光二极管及其制作方法
CN107611780A (zh) * 2017-09-22 2018-01-19 中国科学院半导体研究所 Si掺杂InAs/GaAs量子点激光器及其制备方法
CN108123357B (zh) * 2017-12-21 2019-07-12 东南大学 基于表面等离子体的量子点随机激光器及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626048A (zh) * 2009-07-08 2010-01-13 云南师范大学 一种太阳电池用硅量子点的低温生长方法
CN102157636A (zh) * 2011-01-27 2011-08-17 浙江大学 一种增强硅基薄膜电致发光的方法
CN102220568A (zh) * 2011-05-26 2011-10-19 华中科技大学 一种含硅纳米粒子的氮化硅薄膜制备方法
CN102956767A (zh) * 2012-11-06 2013-03-06 中国科学院半导体研究所 含有金属纳米颗粒的硅基电致发光器件的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626048A (zh) * 2009-07-08 2010-01-13 云南师范大学 一种太阳电池用硅量子点的低温生长方法
CN102157636A (zh) * 2011-01-27 2011-08-17 浙江大学 一种增强硅基薄膜电致发光的方法
CN102220568A (zh) * 2011-05-26 2011-10-19 华中科技大学 一种含硅纳米粒子的氮化硅薄膜制备方法
CN102956767A (zh) * 2012-11-06 2013-03-06 中国科学院半导体研究所 含有金属纳米颗粒的硅基电致发光器件的制备方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"PROGRESS WITH SILICON-BASED TANDEM CELLS USING SILICON QUANTUM DOTS IN A DIELECTRIC MATRIX";Green M.A 等;《Progress with all-silicon tandem cells based on silicon quantum dots in a dielectric matrix》;20061231;第1-4页 *
"Transport Mechanism of Novel Silicon-riched nitride (SRN)/ Siliconriched (SRO) superlattice quantum dot structure";Yeliao Tao等;《photovoltaic specialists conference, 2010 38th,IEEE》;20121231;00815-00817 *

Also Published As

Publication number Publication date
CN103618037A (zh) 2014-03-05

Similar Documents

Publication Publication Date Title
Chen et al. Electroluminescence from n-ZnO nanowires/p-GaN heterostructure light-emitting diodes
CN105633236B (zh) 发光二极管及其制作方法
CN103618037B (zh) 一种掺杂硅量子点发光二极管器件及其制备方法
CN105098004B (zh) 一种发光二极管外延片的生长方法及外延片
US20150236194A1 (en) Method of manufacturing microarray type nitride light emitting device
CN107293622B (zh) 一种发光二极管的外延片及其制备方法
KR20090055607A (ko) 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법
CN102916098A (zh) 发光二极管晶粒及其制作方法
CN106601882A (zh) 一种发光二极管的外延片及其制造方法
CN106711299A (zh) 一种发光二极管的外延片及其制作方法
CN108538973A (zh) 一种发光二极管外延片及其制备方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN109509819B (zh) 一种基于铒、氟共掺杂ZnO薄膜的电致发光器件及制备方法
CN106711294A (zh) 一种发光二极管的外延片及制备方法
CN108538981B (zh) 一种发光二极管芯片及其制备方法
CN100369280C (zh) 发光半导体器件及其形成方法
CN1822404A (zh) 表面为隧道结结构的单芯片白光发光二极管
CN105870278B (zh) 一种氮化镓基发光二极管及其制备方法
CN107634125A (zh) 一种双向发光二极管及其制备方法
CN109346574B (zh) 一种提高氮化镓基led发光二极管亮度的外延片及生长方法
CN102157650B (zh) 一种垂直结构的GaN基发光二极管的制备方法
CN108258094A (zh) 半导体发光器件及其制备方法
WO2021085340A1 (ja) 発光素子及びその製造方法
CN101452976B (zh) 高亮度发光二极管结构
CN110416376B (zh) 一种能直接发射白光的半导体异质结发光芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170419

Termination date: 20171125