CN103595482B - 适用于双偏振iq调制器的偏压控制装置及方法 - Google Patents

适用于双偏振iq调制器的偏压控制装置及方法 Download PDF

Info

Publication number
CN103595482B
CN103595482B CN201310552313.3A CN201310552313A CN103595482B CN 103595482 B CN103595482 B CN 103595482B CN 201310552313 A CN201310552313 A CN 201310552313A CN 103595482 B CN103595482 B CN 103595482B
Authority
CN
China
Prior art keywords
dac
bias
dith
output
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310552313.3A
Other languages
English (en)
Other versions
CN103595482A (zh
Inventor
张旭
王元祥
孟令恒
杨奇
黎偲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Research Institute of Posts and Telecommunications Co Ltd
Original Assignee
Wuhan Research Institute of Posts and Telecommunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Research Institute of Posts and Telecommunications Co Ltd filed Critical Wuhan Research Institute of Posts and Telecommunications Co Ltd
Priority to CN201310552313.3A priority Critical patent/CN103595482B/zh
Publication of CN103595482A publication Critical patent/CN103595482A/zh
Application granted granted Critical
Publication of CN103595482B publication Critical patent/CN103595482B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

本发明公开了一种适用于双偏振IQ调制器的偏压控制装置及方法，涉及光信号调制领域，该偏压控制装置包括顺次相连的光耦合器、光电探测器、ADC和FPGA芯片，FPGA芯片分别与第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC相连，通过DAC控制调制器的偏压。本发明提出的方法首先是通过最小化调制器的输出光功率确定IQ偏置电压的初值，然后在IQ的偏置电压上分别叠加低频低幅抖动信号，通过迭代算法实现IQ偏置电压和相差偏置电压的精确控制。

Description

适用于双偏振IQ调制器的偏压控制装置及方法
技术领域
本发明涉及光信号调制领域，特别是涉及一种适用于双偏振IQ调制器的偏压控制装置及方法。
背景技术
目前，光通信正朝着更高速率，更大容量的方向不断发展，在高速光发射机中，光信号的调制通常需要采用基于MZM（Mach-ZehnderModulator，马赫-曾德调制器）的双偏振光IQ（In-phaseQuadrature）调制器。然而，光IQ调制器本身容易受一些环境因素例如温度等影响，从而导致其静态工作点发生偏移，使得***性能劣化。为了保证信号质量的稳定，不影响***性能，需要对IQ调制器两个偏振臂的偏压同时进行监测和控制，使两个偏振臂都工作在最佳静态工作点上。目前在这方面已有不少研究，例如，在调制器的两偏振臂外加不同频率微扰信号，在接收端滤出差频信号，调节偏置电压最小化差频信号。对于单载波***还可以采取微分相位信息进行偏压控制。
随着100G、400G乃至更高速光通信需求的发展，O-OFDM（OpticalOrthogonalFrequencyDivisionMultiplexing，光正交频分复用）技术有更广泛的应用前景。然而，适用于OFDM（OrthogonalFrequencyDivisionMultiplexing，正交频分复用）***的偏压控制研究目前还比较少，而对双偏振调制器的研究几乎没有。在理论上，可以通过检测OFDM调制信号的输出光信号功率来控制偏压，但在实际应用中，最佳静态工作点附近的光功率变化不明显，器件噪声产生的影响足以致使工作点偏离最佳点，导致***性能劣化。
发明内容
本发明的目的是为了克服上述背景技术的不足，提供一种适用于双偏振IQ调制器的偏压控制装置及方法，在IQ的偏置电压上分别叠加低频低幅抖动信号，通过迭代算法实现IQ偏置电压和相差偏置电压的精确控制。
本发明提供一种适用于双偏振IQ调制器的偏压控制装置，所述双偏振IQ调制器包括X偏振臂、Y偏振臂、第一MZM、第二MZM、第三MZM、第四MZM、第一光移相器和第二光移相器，X偏振臂、Y偏振臂均包括I路和Q路，所述X偏振臂的I路上有第一MZM，X偏振臂的Q路上有第二MZM和第一光移相器，Y偏振臂的I路上有第三MZM，Y偏振臂的Q路上有第四MZM和第二光移相器，所述偏压控制装置包括分光比为95:5的光耦合器、光电探测器、ADC、FPGA芯片、第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC，光耦合器的输入端与双偏振IQ调制器的输出端相连，光耦合器输出的5%信号进入光电探测器，光电探测器通过ADC与FPGA芯片相连，FPGA芯片分别与第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC相连，第一DAC与第一MZM相连，第二DAC与第一光移相器相连，第三DAC与第二MZM相连，第四DAC与第二光移相器相连，第五DAC与第三MZM相连，第六DAC与第四MZM相连，FPGA芯片通过第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC控制双偏振IQ调制器的偏压。
本发明还提供基于上述装置的适用于双偏振IQ调制器的偏压控制方法，包括以下步骤：
首先，通过最小化双偏振IQ调制器的输出光功率确定IQ偏置电压的初值，然后在I、Q两路直流偏置上分别引入低频低幅抖动信号Vdithcos(ωditht)和Vdithsin(ωditht)，Vdith是抖动信号的电压幅度，ωdith是抖动信号的电压变化的频率，两者都是电压，前者是余弦变化的，后者是正弦变化的，这两个信号相差90度，t是时间变量，采取时分复用的工作方式，在第一时隙将低频抖动加到X偏振臂的I、Q两端进行控制，在第二时隙加到Y偏振臂的I、Q两端进行控制；引入的这两个抖动信号在输出光信号上叠加频率为ωdith和2ωdith的两个分量，当IQ相位差φIQ=π2时，2ωdith分量达到最小值，此时I路信号和Q路信号相互正交；当IQ两路的偏置电压均达到最佳值时，ωdith分量达到最小值；
在通过最小化输出光功率Po获取偏置电压的概值之后，进一步最小化输出信号的ωdith和2ωdith分量来获取偏置电压的精确值：在偏离最佳偏置电压的两侧，ωdith和2ωdith都呈现增大的趋势，在根据输出光功率Po获取了偏置电压的概值之后，以某一步进值先增大后减小偏置电压，对应的ωdith也会呈现先增大后减小，或是先减小后增大这两种变化情况，此时取ωdith减小对应的偏置电压作为新的偏置电压，并反复迭代这一过程，最终得到ωdith最小值对应的偏置电压，即为最佳偏置电压；同样的，采用这种迭代算法最小化2ωdith，得到最佳的IQ相差偏置电压。
在上述技术方案的基础上，所述偏压控制方法具体包括以下步骤：
首先，双偏振IQ调制器将入射的连续光Ei分为四路，分别送入X偏振臂的I路上的第一MZM、Q路上的第二MZM、Y偏振臂的I路上的第三MZM、Q路上的第四MZM，在每个偏振臂上，通过MZM将电信号的虚部VI和实部VQ加载进光域，然后通过一个光移相器来控制两路光载波之间的IQ相位差φIQ；
X偏振臂上的I路的偏置电压为BiasIX，X偏振臂上的Q路的偏置电压为BiasQX，Y偏振臂上的I路的偏置电压为BiasIY，Y偏振臂上的Q路的偏置电压为BiasQY，X偏振臂的IQ相位偏置电压为BiasIQPhaseX，Y偏振臂的IQ相位偏置电压为BiasIQPhaseY；X偏振臂的I路上的第一MZM的偏置电压由BiasIX控制，X偏振臂的Q路上的第二MZM的偏置电压由BiasQX控制，Y偏振臂的I路上的第三MZM的偏置电压由BiasIY控制，Y偏振臂的Q路上的第四MZM的偏置电压由BiasQY控制；
随后，X偏振臂的Q路上的第二MZM的输出信号经过第一光移相器，I、Q之间的相位偏移角度由BiasIQPhaseX控制；Y偏振臂的Q路上的第四MZM的输出信号经过第二光移相器，I、Q之间的相位偏移角度由BiasIQPhaseY控制；X偏振臂的I路上的第一MZM、Q路上的第一光移相器、Y偏振臂的I路上的第三MZM、Q路上的第二光移相器输出的光信号经过耦合器耦合，形成功率为Po的输出光信号；功率为Po的输出光信号进入光电探测器，光电探测器的输出信号与输出光信号的功率Po成正比，经ADC采样输出，送入FPGA芯片；
FPGA芯片对ADC采样的信号进行处理，并控制第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出：
（1）初始化第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出，记录ADC的输出即Po的大小，作为初始的光功率；
（1.a）固定第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出，保持X偏振臂的BiasQx、BiasIQPhasex、Y偏振臂的BiasIY、BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第一DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasIx的工作电压，即第一DAC的输出电压值；
（1.b）固定第一DAC、第二DAC、第四DAC、第五DAC、第六DAC的输出，保持X偏振臂的BiasIX、BiasQx、Y偏振臂的BiasIY、BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第三DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasQx的工作电压，即第三DAC的输出电压值；
（1.c）固定第一DAC、第二DAC、第三DAC、第四DAC、第六DAC的输出，保持X偏振臂上的BiasIX、BiasQx、BiasIQPhasex、Y偏振臂的BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第五DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasIY的工作电压，即第五DAC的输出电压值；
（1.d）固定第一DAC、第二DAC、第三DAC、第四DAC、第五DAC的输出，保持X偏振臂的BiasIX、BiasQx、BiasIQPhasex、Y偏振臂的BiasIY、BiasQY不变，从最小值到最大值改变第六DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasQY的工作电压，即第六DAC的输出电压值；
迭代进行（1.a）、（1.b）、（1.c）、（1.d）的步骤，直至双偏振IQ调制器的输出功率达到最小值，固定各DAC分别为其当前输出电压值；
（2）采用时分复用的方式加入低频低幅抖动信号：第一时隙时，在第一DAC的输出上加入低频低幅抖动信号Vdithcos(ωditht)，在第三DAC的输出上加入低频低幅抖动信号Vdithsin(ωditht)，Vdith是抖动信号的电压幅度，ωdith是抖动信号的电压变化的频率，Vdithcos(ωditht)、Vdithsin(ωditht)都是电压，前者是余弦变化的，后者是正弦变化的，两个信号相差90度，t是时间变量；第二时隙时，在第五DAC的输出上加入低频低幅抖动信号Vdithcos(ωditht)，在第六DAC的输出上加入低频低幅抖动信号Vdithsin(ωditht)；
（3）双偏振IQ调制器的输出信号经过分光比为95:5的光耦合器，95%的光信号为输出，5%的信号进入光电探测器由ADC转化为数字信号，在FPGA中数字信号进行快速傅里叶变换FFT分析，计算频率ωdith和2ωdith的谐波强度值；在第一时隙和第二时隙中，分别对两个偏振臂上的偏置电压进行调整，将各自输出的ωdith和2ωdith谐波强度调到最小；
（3.a）在第一时隙调整X偏振臂上的偏压，首先固定第二DAC和第三DAC的输出，在第一DAC输出的当前值BiasIX上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第一DAC的输出；然后固定第一DAC和第二DAC的输出，在第三DAC输出的当前值BiasQX上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasQX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第三DAC的输出；最后，固定第一DAC和第三DAC的输出，在第二DAC当前值上分别加上和减去一个值，比较这两种情况下的二次谐波2ωdith的强度，取二者中较小值对应的电压更新第二DAC的输出；
（3.b）在第二时隙调整Y偏振臂上的偏压，首先固定第四DAC和第六DAC的输出，在第五DAC输出的当前值BiasIY上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第五DAC的输出；然后固定第四DAC和第五DAC的输出，在第六DAC输出的当前值BiasIY上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第六DAC的输出；最后，固定第五DAC和第六DAC的输出，在第四DAC输出的当前值上分别加上和减去相同值，比较这两种情况下的一次谐波2ωdith的强度，取二者中较小值对应的电压更新第四DAC的输出；
（4）反复迭代进行（3.a）和（3.b）的步骤，使一阶谐波分量ωdith，和二次谐波分量2ωdith不断减小；在迭代过程中，每次电压调整的大小根据当前谐波大小变化，当谐波值较大时，增大步进值，随着谐波的减小，再逐步减小步进值，这一迭代过程始终进行，直至双偏振IQ调制器停止工作。
在上述技术方案的基础上，所述抖动信号的电压幅度Vdith和频率ωdith均远小于OFDM信号。
在上述技术方案的基础上，所述抖动信号的电压幅度Vdith为OFDM信号电压幅度的5%。
与现有技术相比，本发明的优点如下：
（1）本发明在IQ的偏置电压上分别叠加低频低幅抖动信号，通过迭代算法实现IQ偏置电压和相差偏置电压的精确控制。由于抖动信号的频率在KHz级别，远低于OFDM信号，并且幅度相对于OFDM信号非常小，其带来的噪声几乎可以忽略。
（2）本发明采用时分复用的方式，分别在不同时隙控制两路偏振臂，互相之间没有干扰。
（3）本发明结构简单，通过低速电器件实现了精确的偏压控制。
附图说明
图1是本发明实施例中适用于双偏振IQ调制器的偏压控制装置的结构框图。
图2是本发明实施例中适用于双偏振IQ调制器的偏压控制装置连续运行36小时的信号质量监控图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的详细描述。
参见图1所示，本发明实施例提供一种适用于双偏振IQ调制器的偏压控制装置，双偏振IQ调制器包括X偏振臂、Y偏振臂、第一MZM、第二MZM、第三MZM、第四MZM、第一光移相器和第二光移相器，X偏振臂、Y偏振臂均包括I路和Q路，X偏振臂的I路上有第一MZM，X偏振臂的Q路上有第二MZM和第一光移相器，Y偏振臂的I路上有第三MZM，Y偏振臂的Q路上有第四MZM和第二光移相器，偏压控制装置包括分光比为95:5的光耦合器、光电探测器、ADC（Analog-DigitalConverter，模数转换器）、FPGA（FieldProgrammableGateArray，现场可编程门阵列）芯片、第一DAC（Digital-AnalogConverter，数模转换器）、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC，光耦合器的输入端与双偏振IQ调制器的输出端相连，光耦合器输出的5%信号进入光电探测器，光电探测器通过ADC与FPGA芯片相连，FPGA芯片分别与第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC相连，第一DAC与第一MZM相连，第二DAC与第一光移相器相连，第三DAC与第二MZM相连，第四DAC与第二光移相器相连，第五DAC与第三MZM相连，第六DAC与第四MZM相连，FPGA芯片通过第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC控制双偏振IQ调制器的偏压。
对于OFDM信号，双偏振IQ调制器两偏振臂上的MZM调制器的最佳偏置点应该在载波抑制点，即零点处，因此，理论上可以通过最小化输出光功率Po将偏置电压调节到最佳值，但是，由于Po在最佳偏置点附近的变化比较平缓，加上噪声的影响，很难将偏置电压精确控制在最佳点。
为了进一步精确调节I、Q偏置电压和IQ相位差φIQ，本发明实施例还提供一种基于上述装置的适用于双偏振IQ调制器的偏压控制方法，包括以下步骤：
首先，通过最小化双偏振IQ调制器的输出光功率确定IQ偏置电压的初值，然后在I、Q两路直流偏置上分别引入低频低幅抖动信号Vdithcos(ωditht)和Vdithsin(ωditht)，Vdith是抖动信号的电压幅度，ωdith是抖动信号的电压变化的频率，两者都是电压，前者是余弦变化的，后者是正弦变化的，这两个信号相差90度，t是时间变量，抖动信号的电压幅度Vdith和频率ωdith均远小于OFDM信号，抖动信号的电压幅度Vdith控制在OFDM信号电压幅度的5%左右，频率则为KHz级别；为了实现两个偏振臂控制的独立性，采取时分复用的工作方式，在第一时隙将低频抖动加到X偏振臂的I、Q两端进行控制，在第二时隙加到Y偏振臂的I、Q两端进行控制，保证输出信号在光电探测器端互不干扰；引入的这两个抖动信号在输出光信号上叠加频率为ωdith和2ωdith两个分量，当φIQ=π2时，2ωdith分量达到最小值，此时I路信号和Q路信号相互正交；当IQ两路的偏置电压均达到最佳值时，ωdith分量达到最小值。
因此，在通过最小化输出光功率Po获取偏置电压的概值之后，可以进一步最小化输出信号的ωdith和2ωdith分量来获取偏置电压的精确值。在偏离最佳偏置电压的两侧，ωdith和2ωdith都呈现增大的趋势。在根据光功率获取了偏置电压的概值之后，以某一步进值先增大后减小偏置电压，对应的ωdith也会呈现先增大后减小，或是先减小后增大这两种变化情况。此时取ωdith减小对应的偏置电压作为新的偏置电压，并反复迭代这一过程，最终得到ωdith最小值对应的偏置电压，即为最佳偏置电压。同样的，采用这种迭代算法最小化2ωdith，得到最佳的IQ相差偏置电压。
具体实施的偏压控制方法包括以下步骤：
首先，双偏振IQ调制器将入射的连续光Ei分为四路，分别送入X偏振臂的I路上的第一MZM、Q路上的第二MZM、Y偏振臂的I路上的第三MZM、Q路上的第四MZM，在每个偏振臂上，通过MZM将电信号的虚部VI和实部VQ加载进光域，然后通过一个光移相器来控制两路光载波之间的IQ相位差φIQ；
X偏振臂上的I路的偏置电压为BiasIX，X偏振臂上的Q路的偏置电压为BiasQX，Y偏振臂上的I路的偏置电压为BiasIY，Y偏振臂上的Q路的偏置电压为BiasQY，X偏振臂的IQ相位偏置电压为BiasIQPhaseX，Y偏振臂的IQ相位偏置电压为BiasIQPhaseY；X偏振臂的I路上的第一MZM的偏置电压由BiasIX控制，X偏振臂的Q路上的第二MZM的偏置电压由BiasQX控制，Y偏振臂的I路上的第三MZM的偏置电压由BiasIY控制，Y偏振臂的Q路上的第四MZM的偏置电压由BiasQY控制；
随后，X偏振臂的Q路上的第二MZM的输出信号经过第一光移相器，I、Q之间的相位偏移角度由BiasIQPhaseX控制；Y偏振臂的Q路上的第四MZM的输出信号经过第二光移相器，I、Q之间的相位偏移角度由BiasIQPhaseY控制；X偏振臂的I路上的第一MZM、Q路上的第一光移相器、Y偏振臂的I路上的第三MZM、Q路上的第二光移相器输出的光信号经过耦合器耦合，形成功率为Po的输出光信号；功率为Po的输出光信号进入光电探测器，光电探测器的输出信号与输出光信号的功率Po成正比，经ADC采样输出，送入FPGA芯片；
FPGA芯片对ADC采样的信号进行处理，并控制第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出：
（1）初始化第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出，记录ADC的输出即Po的大小，作为初始的光功率；
（1.a）固定第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出，保持X偏振臂的BiasQx、BiasIQPhasex、Y偏振臂的BiasIY、BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第一DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasIx的工作电压，即第一DAC的输出电压值；
（1.b）固定第一DAC、第二DAC、第四DAC、第五DAC、第六DAC的输出，保持X偏振臂的BiasIX、BiasQx、Y偏振臂的BiasIY、BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第三DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasQx的工作电压，即第三DAC的输出电压值；
（1.c）固定第一DAC、第二DAC、第三DAC、第四DAC、第六DAC的输出，保持X偏振臂上的BiasIX、BiasQx、BiasIQPhasex、Y偏振臂的BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第五DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasIY的工作电压，即第五DAC的输出电压值；
（1.d）固定第一DAC、第二DAC、第三DAC、第四DAC、第五DAC的输出，保持X偏振臂的BiasIX、BiasQx、BiasIQPhasex、Y偏振臂的BiasIY、BiasQY不变，从最小值到最大值改变第六DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasQY的工作电压，即第六DAC的输出电压值；
迭代进行（1.a）、（1.b）、（1.c）、（1.d）的步骤，直至双偏振IQ调制器的输出功率达到最小值，固定各DAC分别为其当前输出电压值。
（2）采用时分复用的方式加入低频低幅抖动信号：第一时隙时，在第一DAC的输出上加入低频低幅抖动信号Vdithcos(ωditht)，在第三DAC的输出上加入低频低幅抖动信号Vdithsin(ωditht)，Vdith是抖动信号的电压幅度，ωdith是抖动信号的电压变化的频率，Vdithcos(ωditht)、Vdithsin(ωditht)都是电压，前者是余弦变化的，后者是正弦变化的，两个信号相差90度，t是时间变量；第二时隙时，在第五DAC的输出上加入低频低幅抖动信号Vdithcos(ωditht)，在第六DAC的输出上加入低频低幅抖动信号Vdithsin(ωditht)，抖动信号的电压幅度Vdith和频率ωdith均远小于OFDM信号，抖动信号的电压幅度Vdith为OFDM信号电压幅度的5%左右，频率为KHz级别。
（3）双偏振IQ调制器的输出信号经过分光比为95:5的光耦合器，95%的光信号为输出，5%的信号进入光电探测器由ADC转化为数字信号，在FPGA中数字信号进行FFT（FastFourierTransformation，快速傅里叶变换）分析，计算频率ωdith和2ωdith的谐波强度值；在第一时隙和第二时隙中，分别对两个偏振臂上的偏置电压进行调整，将各自输出的ωdith和2ωdith谐波强度调到最小；
（3.a）在第一时隙调整X偏振臂上的偏压，首先固定第二DAC和第三DAC的输出，在第一DAC输出的当前值BiasIX上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第一DAC的输出；然后固定第一DAC和第二DAC的输出，在第三DAC输出的当前值BiasQX上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasQX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第三DAC的输出；最后，固定第一DAC和第三DAC的输出，在第二DAC当前值上分别加上和减去一个值，比较这两种情况下的二次谐波2ωdith的强度，取二者中较小值对应的电压更新第二DAC的输出；
（3.b）在第二时隙调整Y偏振臂上的偏压，首先固定第四DAC和第六DAC的输出，在第五DAC输出的当前值BiasIY上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第五DAC的输出；然后固定第四DAC和第五DAC的输出，在第六DAC输出的当前值BiasIY上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第六DAC的输出；最后，固定第五DAC和第六DAC的输出，在第四DAC输出的当前值上分别加上和减去相同值，比较这两种情况下的一次谐波2ωdith的强度，取二者中较小值对应的电压更新第四DAC的输出；
（4）反复迭代进行（3.a）和（3.b）的步骤，使一阶谐波分量ωdith，和二次谐波分量2ωdith不断减小。在迭代过程中，每次电压调整的大小可根据当前谐波大小变化，当谐波值较大时，增大步进值，随着谐波的减小，再逐步减小步进值，这一迭代过程始终进行，直至双偏振IQ调制器停止工作。
下面举一个实例进行说明。
参数说明：实验选用4QAM（QuadratureAmplitudeModulation，正交幅度调制）调制的OFDM***，使用80个子载波，其中直流分量DC部分的3个子载波空置，OFDM信号由128点IFFT（InverseFastFourierTransform，快速傅立叶反变换）得到，循环前缀为1/16，在两个偏振态上加载的基带信号速率均为10GS/s。在双偏振IQ调制器的偏置电压上加载的低频低幅抖动信号频率为8kHz，幅度占OFDM信号幅度的5%，实验所用双偏振IQ调制器的半波电压为7V。装置按照本发明设计的步骤运行，成功将偏执电压精确控制在最佳点。
为了说明该偏压控制装置的效果，在双偏振IQ调制器的输出端通过50G/s采样率的示波器采集信号并计算SNR，参见图2所示的结果，双偏振IQ调制器连续工作36小时后信号质量依然保持在最佳状态。
本领域的技术人员可以对本发明实施例进行各种修改和变型，倘若这些修改和变型在本发明权利要求及其等同技术的范围之内，则这些修改和变型也在本发明的保护范围之内。
说明书中未详细描述的内容为本领域技术人员公知的现有技术。

Claims (4)

1.一种适用于双偏振IQ调制器的偏压控制装置，所述双偏振IQ调制器包括X偏振臂、Y偏振臂、第一MZM、第二MZM、第三MZM、第四MZM、第一光移相器和第二光移相器，X偏振臂、Y偏振臂均包括I路和Q路，所述X偏振臂的I路上有第一MZM，X偏振臂的Q路上有第二MZM和第一光移相器，Y偏振臂的I路上有第三MZM，Y偏振臂的Q路上有第四MZM和第二光移相器，其特征在于：所述偏压控制装置包括分光比为95:5的光耦合器、光电探测器、ADC、FPGA芯片、第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC，光耦合器的输入端与双偏振IQ调制器的输出端相连，光耦合器输出的5％信号进入光电探测器，光电探测器通过ADC与FPGA芯片相连，FPGA芯片分别与第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC相连，第一DAC与第一MZM相连，第二DAC与第一光移相器相连，第三DAC与第二MZM相连，第四DAC与第二光移相器相连，第五DAC与第三MZM相连，第六DAC与第四MZM相连，FPGA芯片通过第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC控制双偏振IQ调制器的偏压；
所述偏压控制装置进行适用于双偏振IQ调制器的偏压控制时：
首先，双偏振IQ调制器将入射的连续光Ei分为四路，分别送入X偏振臂的I路上的第一MZM、Q路上的第二MZM、Y偏振臂的I路上的第三MZM、Q路上的第四MZM，在每个偏振臂上，通过MZM将电信号的虚部VI和实部VQ加载进光域，然后通过一个光移相器来控制两路光载波之间的IQ相位差φIQ；
X偏振臂上的I路的偏置电压为BiasIX，X偏振臂上的Q路的偏置电压为BiasQX，Y偏振臂上的I路的偏置电压为BiasIY，Y偏振臂上的Q路的偏置电压为BiasQY，X偏振臂的IQ相位偏置电压为BiasIQPhaseX，Y偏振臂的IQ相位偏置电压为BiasIQPhaseY；X偏振臂的I路上的第一MZM的偏置电压由BiasIX控制，X偏振臂的Q路上的第二MZM的偏置电压由BiasQX控制，Y偏振臂的I路上的第三MZM的偏置电压由BiasIY控制，Y偏振臂的Q路上的第四MZM的偏置电压由BiasQY控制；
随后，X偏振臂的Q路上的第二MZM的输出信号经过第一光移相器，I、Q之间的相位偏移角度由BiasIQPhaseX控制；Y偏振臂的Q路上的第四MZM的输出信号经过第二光移相器，I、Q之间的相位偏移角度由BiasIQPhaseY控制；X偏振臂的I路上的第一MZM、Q路上的第一光移相器、Y偏振臂的I路上的第三MZM、Q路上的第二光移相器输出的光信号经过耦合器耦合，形成功率为Po的输出光信号；功率为Po的输出光信号进入光电探测器，光电探测器的输出信号与输出光信号的功率Po成正比，经ADC采样输出，送入FPGA芯片；
FPGA芯片对ADC采样的信号进行处理，并控制第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出：
(1)初始化第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出，记录ADC的输出即Po的大小，作为初始的光功率；
(1.a)固定第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出，保持X偏振臂的BiasQx、BiasIQPhasex、Y偏振臂的BiasIY、BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第一DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasIx的工作电压，即第一DAC的输出电压值；
(1.b)固定第一DAC、第二DAC、第四DAC、第五DAC、第六DAC的输出，保持X偏振臂的BiasIX、BiasQx、Y偏振臂的BiasIY、BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第三DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasQx的工作电压，即第三DAC的输出电压值；
(1.c)固定第一DAC、第二DAC、第三DAC、第四DAC、第六DAC的输出，保持X偏振臂上的BiasIX、BiasQx、BiasIQPhasex、Y偏振臂的BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第五DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasIY的工作电压，即第五DAC的输出电压值；
(1.d)固定第一DAC、第二DAC、第三DAC、第四DAC、第五DAC的输出，保持X偏振臂的BiasIX、BiasQx、BiasIQPhasex、Y偏振臂的BiasIY、BiasQY不变，从最小值到最大值改变第六DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasQY的工作电压，即第六DAC的输出电压值；
迭代进行(1.a)、(1.b)、(1.c)、(1.d)的步骤，直至双偏振IQ调制器的输出功率达到最小值，固定各DAC分别为其当前输出电压值；
(2)采用时分复用的方式加入低频低幅抖动信号：第一时隙时，在第一DAC的输出上加入低频低幅抖动信号Vdithcos(ωditht)，在第三DAC的输出上加入低频低幅抖动信号Vdithsin(ωditht)，Vdith是抖动信号的电压幅度，ωdith是抖动信号的电压变化的频率，Vdithcos(ωditht)、Vdithsin(ωditht)都是电压，前者是余弦变化的，后者是正弦变化的，两个信号相差90度，t是时间变量；第二时隙时，在第五DAC的输出上加入低频低幅抖动信号Vdithcos(ωditht)，在第六DAC的输出上加入低频低幅抖动信号Vdithsin(ωditht)；
(3)双偏振IQ调制器的输出信号经过分光比为95:5的光耦合器，95％的光信号为输出，5％的信号进入光电探测器由ADC转化为数字信号，在FPGA中数字信号进行快速傅里叶变换FFT分析，计算频率ωdith和2ωdith的谐波强度值；在第一时隙和第二时隙中，分别对两个偏振臂上的偏置电压进行调整，将各自输出的ωdith和2ωdith谐波强度调到最小；
(3.a)在第一时隙调整X偏振臂上的偏压，首先固定第二DAC和第三DAC的输出，在第一DAC输出的当前值BiasIX上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第一DAC的输出；然后固定第一DAC和第二DAC的输出，在第三DAC输出的当前值BiasQX上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasQX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第三DAC的输出；最后，固定第一DAC和第三DAC的输出，在第二DAC当前值上分别加上和减去一个值，比较这两种情况下的二次谐波2ωdith的强度，取二者中较小值对应的电压更新第二DAC的输出；
(3.b)在第二时隙调整Y偏振臂上的偏压，首先固定第四DAC和第六DAC的输出，在第五DAC输出的当前值BiasIY上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第五DAC的输出；然后固定第四DAC和第五DAC的输出，在第六DAC输出的当前值BiasIY上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第六DAC的输出；最后，固定第五DAC和第六DAC的输出，在第四DAC输出的当前值上分别加上和减去相同值，比较这两种情况下的一次谐波2ωdith的强度，取二者中较小值对应的电压更新第四DAC的输出；
(4)反复迭代进行(3.a)和(3.b)的步骤，使一阶谐波分量ωdith，和二次谐波分量2ωdith不断减小；在迭代过程中，每次电压调整的大小根据当前谐波大小变化，当谐波值较大时，增大步进值，随着谐波的减小，再逐步减小步进值，这一迭代过程始终进行，直至双偏振IQ调制器停止工作。
2.基于权利要求1所述装置的适用于双偏振IQ调制器的偏压控制方法，其特征在于，包括以下步骤：
首先，双偏振IQ调制器将入射的连续光Ei分为四路，分别送入X偏振臂的I路上的第一MZM、Q路上的第二MZM、Y偏振臂的I路上的第三MZM、Q路上的第四MZM，在每个偏振臂上，通过MZM将电信号的虚部VI和实部VQ加载进光域，然后通过一个光移相器来控制两路光载波之间的IQ相位差φIQ；
X偏振臂上的I路的偏置电压为BiasIX，X偏振臂上的Q路的偏置电压为BiasQX，Y偏振臂上的I路的偏置电压为BiasIY，Y偏振臂上的Q路的偏置电压为BiasQY，X偏振臂的IQ相位偏置电压为BiasIQPhaseX，Y偏振臂的IQ相位偏置电压为BiasIQPhaseY；X偏振臂的I路上的第一MZM的偏置电压由BiasIX控制，X偏振臂的Q路上的第二MZM的偏置电压由BiasQX控制，Y偏振臂的I路上的第三MZM的偏置电压由BiasIY控制，Y偏振臂的Q路上的第四MZM的偏置电压由BiasQY控制；
随后，X偏振臂的Q路上的第二MZM的输出信号经过第一光移相器，I、Q之间的相位偏移角度由BiasIQPhaseX控制；Y偏振臂的Q路上的第四MZM的输出信号经过第二光移相器，I、Q之间的相位偏移角度由BiasIQPhaseY控制；X偏振臂的I路上的第一MZM、Q路上的第一光移相器、Y偏振臂的I路上的第三MZM、Q路上的第二光移相器输出的光信号经过耦合器耦合，形成功率为Po的输出光信号；功率为Po的输出光信号进入光电探测器，光电探测器的输出信号与输出光信号的功率Po成正比，经ADC采样输出，送入FPGA芯片；
FPGA芯片对ADC采样的信号进行处理，并控制第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出：
(1)初始化第一DAC、第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出，记录ADC的输出即Po的大小，作为初始的光功率；
(1.a)固定第二DAC、第三DAC、第四DAC、第五DAC、第六DAC的输出，保持X偏振臂的BiasQx、BiasIQPhasex、Y偏振臂的BiasIY、BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第一DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasIx的工作电压，即第一DAC的输出电压值；
(1.b)固定第一DAC、第二DAC、第四DAC、第五DAC、第六DAC的输出，保持X偏振臂的BiasIX、BiasQx、Y偏振臂的BiasIY、BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第三DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasQx的工作电压，即第三DAC的输出电压值；
(1.c)固定第一DAC、第二DAC、第三DAC、第四DAC、第六DAC的输出，保持X偏振臂上的BiasIX、BiasQx、BiasIQPhasex、Y偏振臂的BiasQY、BiasIQPhaseY不变，从最小值到最大值改变第五DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasIY的工作电压，即第五DAC的输出电压值；
(1.d)固定第一DAC、第二DAC、第三DAC、第四DAC、第五DAC的输出，保持X偏振臂的BiasIX、BiasQx、BiasIQPhasex、Y偏振臂的BiasIY、BiasQY不变，从最小值到最大值改变第六DAC的输出电压值，监测Po的直流部分的功率，取功率最小值对应的电压作为BiasQY的工作电压，即第六DAC的输出电压值；
迭代进行(1.a)、(1.b)、(1.c)、(1.d)的步骤，直至双偏振IQ调制器的输出功率达到最小值，固定各DAC分别为其当前输出电压值；
(2)采用时分复用的方式加入低频低幅抖动信号：第一时隙时，在第一DAC的输出上加入低频低幅抖动信号Vdithcos(ωditht)，在第三DAC的输出上加入低频低幅抖动信号Vdithsin(ωditht)，Vdith是抖动信号的电压幅度，ωdith是抖动信号的电压变化的频率，Vdithcos(ωditht)、Vdithsin(ωditht)都是电压，前者是余弦变化的，后者是正弦变化的，两个信号相差90度，t是时间变量；第二时隙时，在第五DAC的输出上加入低频低幅抖动信号Vdithcos(ωditht)，在第六DAC的输出上加入低频低幅抖动信号Vdithsin(ωditht)；
(3)双偏振IQ调制器的输出信号经过分光比为95:5的光耦合器，95％的光信号为输出，5％的信号进入光电探测器由ADC转化为数字信号，在FPGA中数字信号进行快速傅里叶变换FFT分析，计算频率ωdith和2ωdith的谐波强度值；在第一时隙和第二时隙中，分别对两个偏振臂上的偏置电压进行调整，将各自输出的ωdith和2ωdith谐波强度调到最小；
(3.a)在第一时隙调整X偏振臂上的偏压，首先固定第二DAC和第三DAC的输出，在第一DAC输出的当前值BiasIX上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第一DAC的输出；然后固定第一DAC和第二DAC的输出，在第三DAC输出的当前值BiasQX上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasQX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第三DAC的输出；最后，固定第一DAC和第三DAC的输出，在第二DAC当前值上分别加上和减去一个值，比较这两种情况下的二次谐波2ωdith的强度，取二者中较小值对应的电压更新第二DAC的输出；
(3.b)在第二时隙调整Y偏振臂上的偏压，首先固定第四DAC和第六DAC的输出，在第五DAC输出的当前值BiasIY上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第五DAC的输出；然后固定第四DAC和第五DAC的输出，在第六DAC输出的当前值BiasIY上增加一个值，记录更改后的一次谐波ωdith大小，然后在BiasIX上减去一个同样的值，并记录更改后的一次谐波ωdith大小，比较这两种情况下的一次谐波ωdith的大小，取二者中较小值对应的电压更新第六DAC的输出；最后，固定第五DAC和第六DAC的输出，在第四DAC输出的当前值上分别加上和减去相同值，比较这两种情况下的一次谐波2ωdith的强度，取二者中较小值对应的电压更新第四DAC的输出；
(4)反复迭代进行(3.a)和(3.b)的步骤，使一阶谐波分量ωdith，和二次谐波分量2ωdith不断减小；在迭代过程中，每次电压调整的大小根据当前谐波大小变化，当谐波值较大时，增大步进值，随着谐波的减小，再逐步减小步进值，这一迭代过程始终进行，直至双偏振IQ调制器停止工作。
3.如权利要求2所述的适用于双偏振IQ调制器的偏压控制方法，其特征在于：所述抖动信号的电压幅度Vdith和频率ωdith均远小于OFDM信号。
4.如权利要求3所述的适用于双偏振IQ调制器的偏压控制方法，其特征在于：所述抖动信号的电压幅度Vdith为OFDM信号电压幅度的5％。
CN201310552313.3A 2013-11-08 2013-11-08 适用于双偏振iq调制器的偏压控制装置及方法 Active CN103595482B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310552313.3A CN103595482B (zh) 2013-11-08 2013-11-08 适用于双偏振iq调制器的偏压控制装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310552313.3A CN103595482B (zh) 2013-11-08 2013-11-08 适用于双偏振iq调制器的偏压控制装置及方法

Publications (2)

Publication Number Publication Date
CN103595482A CN103595482A (zh) 2014-02-19
CN103595482B true CN103595482B (zh) 2015-12-30

Family

ID=50085480

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310552313.3A Active CN103595482B (zh) 2013-11-08 2013-11-08 适用于双偏振iq调制器的偏压控制装置及方法

Country Status (1)

Country Link
CN (1) CN103595482B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104485997B (zh) * 2014-12-09 2017-04-12 华中科技大学 一种iq光调制器偏置电压的控制***及方法
CN105871770B (zh) * 2015-01-23 2020-06-30 中兴通讯股份有限公司 调制器偏置点电压的控制方法及装置
CN107683572B (zh) * 2015-03-24 2021-04-02 菲尼萨公司 双偏振同相和正交光调制器的自动偏置稳定方法和通信模块
CN106685871B (zh) * 2016-12-09 2019-06-07 华中科技大学 一种iq调制器的控制方法及***
CN106712857B (zh) * 2016-12-09 2019-01-04 华中科技大学 一种用于双偏振iq调制器的控制方法及***
CN108809431B (zh) * 2017-04-26 2020-12-01 富士通株式会社 光发射机调制器的偏置控制装置及方法、光发射机
CN107425877B (zh) * 2017-06-23 2019-07-30 江苏本能科技有限公司 射频载波对消方法及***
WO2019013278A1 (ja) * 2017-07-14 2019-01-17 日本電信電話株式会社 バイアス制御回路及びバイアス制御方法
CN108055085B (zh) * 2017-12-22 2019-12-10 武汉邮电科学研究院 一种单载波的iq调制器偏压控制方法及***
CN108286992B (zh) * 2018-01-06 2020-04-17 天津大学 基于数字双啁啾脉冲调制的分布式光纤声传感装置及方法
CN110581737B (zh) * 2018-06-08 2021-09-14 华为技术有限公司 Iq调制器的控制方法与装置
CN109039467A (zh) * 2018-06-26 2018-12-18 天津师范大学 基于iq调制器的准恒包络光ofdm信号调制解调***及其调制解调方法
CN111796468B (zh) * 2019-04-02 2022-08-23 朗美通经营有限责任公司 Iq相位调制器的闭环偏压控制
CN111984048B (zh) * 2019-05-24 2022-06-03 烽火通信科技股份有限公司 一种光iq调制器的偏置电压控制方法及***
CN112134624B (zh) * 2019-06-24 2021-06-01 西安电子科技大学 一种高效的微波光子信道化接收方法
CN111817790B (zh) * 2020-06-16 2021-10-08 武汉光迅科技股份有限公司 基于双偏振iq调制器的偏压控制装置及偏压控制方法
CN113346956B (zh) * 2021-05-08 2022-04-26 华中科技大学 一种用于iq调制器的基于导频的偏压控制装置和方法
CN115967448A (zh) * 2021-10-13 2023-04-14 华为技术有限公司 偏置点控制装置和方法、光调制***及控制设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043269A (zh) * 2006-03-22 2007-09-26 富士通株式会社 I－q正交调制发射机及其i－q路间相位偏置的监测装置和方法
CN102333056A (zh) * 2011-10-08 2012-01-25 中兴通讯股份有限公司 控制双偏振正交相移键控调制器相位偏置点的方法及***

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004005972A2 (en) * 2002-07-02 2004-01-15 Celight, Inc. Electro-optical integrated transmitter chip for arbitrary quadrature modulation of optical signals
EP1543364B1 (en) * 2002-09-25 2012-05-23 Hoya Corporation Usa Method for making an optical apparatus for free-space optical propagation between waveguide(s) and/or fiber(s)
EP1740991A1 (en) * 2004-04-30 2007-01-10 Pirelli & C. S.p.A. An optical device based on a three-arm mach-zehnder interferometer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101043269A (zh) * 2006-03-22 2007-09-26 富士通株式会社 I－q正交调制发射机及其i－q路间相位偏置的监测装置和方法
CN102333056A (zh) * 2011-10-08 2012-01-25 中兴通讯股份有限公司 控制双偏振正交相移键控调制器相位偏置点的方法及***

Also Published As

Publication number Publication date
CN103595482A (zh) 2014-02-19

Similar Documents

Publication Publication Date Title
CN103595482B (zh) 适用于双偏振iq调制器的偏压控制装置及方法
US9001407B2 (en) Bias voltage control system and bias voltage control method
CN104901746B (zh) 一种根据外调制器任意偏置点稳定装置实现任意偏置点稳定的方法
CN104459360B (zh) 基于微波光子混频技术的微波源相位噪声测试方法及装置
Li et al. Arbitrary bias point control technique for optical IQ modulator based on dither-correlation detection
CN103728740A (zh) 一种马赫-曾德尔电光外调制器的偏置控制方法及***
CN104990690A (zh) 一种光器件频率响应测量装置与方法
CN106842766B (zh) 相参光子模数转换装置
CN106301554B (zh) 一种并联mzi电光调制器工作点电压的调试方法及调试装置
CN106341182A (zh) 一种基于光载射频链路的微波源相位噪声测量装置
CN106549714A (zh) 一种基于iq电光调制器正交电压的控制方法及控制装置
CN105547654A (zh) 一种基于光双边带调制的光器件测量方法及测量***
CN108833020B (zh) 光发射机iq调制器偏置控制方法
CN113067644B (zh) 一种调制器的偏置电压控制装置及其***
CN104485893B (zh) 宽带电信号混频器及方法
CN103091935B (zh) 一种光单边带调制方法及装置
CN108574536B (zh) 基于正交偏振调制的三角波生成装置及方法
CN104991180A (zh) 一种光电探测器组件带宽检测方法和装置
CN104639252A (zh) 光调制器偏置点锁定方法及***
US9654217B2 (en) Interference suppression based on power-dependent transfer function of angle-modulated optical links
US8983305B2 (en) Method and apparatus for controlling phase delay offset point of modulator
KR101290531B1 (ko) 다이렉트 업컨버전 시스템에서 ｉ／ｑ 불균형 측정 장치 및 방법
Li et al. Simple and ultrafast automatic bias control for optical IQ modulators enabled by dither vector mapping monitoring
CN103472427B (zh) 一种基于离散谱序列的相位噪声测量准确度校准装置
CN107819519B (zh) 残余直流分量的测量装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: 430074, No. 88, postal academy road, Hongshan District, Hubei, Wuhan

Patentee after: Wuhan post and Telecommunications Science Research Institute Co., Ltd.

Address before: 430074, No. 88, postal academy road, Hongshan District, Hubei, Wuhan

Patentee before: Wuhan Inst. of Post & Telecom Science

CP01 Change in the name or title of a patent holder