CN103563249A - Pll双边沿锁定检测器 - Google Patents

Pll双边沿锁定检测器 Download PDF

Info

Publication number
CN103563249A
CN103563249A CN201180049897.1A CN201180049897A CN103563249A CN 103563249 A CN103563249 A CN 103563249A CN 201180049897 A CN201180049897 A CN 201180049897A CN 103563249 A CN103563249 A CN 103563249A
Authority
CN
China
Prior art keywords
signal
level
circuit
reference signal
echo signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201180049897.1A
Other languages
English (en)
Other versions
CN103563249B (zh
Inventor
王晓悦
S·M·雅马尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Priority to CN201611208651.5A priority Critical patent/CN106603071B/zh
Publication of CN103563249A publication Critical patent/CN103563249A/zh
Application granted granted Critical
Publication of CN103563249B publication Critical patent/CN103563249B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/199—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division with reset of the frequency divider or the counter, e.g. for assuring initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

指示目标信号与参考信号同相的锁定信号包括在目标信号的上升和下降边沿检测参考信号。在参考信号的上升和下降边沿检测目标信号。在目标与参考信号之间的异相状况用来将定时装置置于重置状态中。在允许定时装置超时时，确立如下信号，该信号指示目标信号被视为锁定到参考信号。

Description

PLL双边沿锁定检测器
有关申请的交叉引用
本公开要求于2010年10月26日提交的第61/406,953号美国临时申请的优先权，出于所有目的而通过引用将该申请的内容结合于此。
技术领域
本公开内容涉及锁相环(PLL)电路，并且具体地涉及用于检测PLL的输出何时已经锁定到参考信号上的电路部分。
背景技术
除非这里另有明示，在这一章节中描述的方式不是本申请中的权利要求的现有技术，并且不因包含于这一章节中而承认为现有技术。
在通信电子设备和数字电子设备中广泛使用锁相环(PLL)。在无线产品中，PLL通常用来生成高速***时钟。在对用于PLL的电子设备上电时，PLL输出信号的频率可能需要约数十微秒以变得稳定。通常提供锁定检测器电路以检测PLL输出信号的频率何时已经稳定。锁定检测器可以生成可以由***用于时钟门控的锁定信号。
在图1中图示典型PLL电路配置。PLL电路100的主要块通常包括相位频率检测器112、电荷泵114、低通滤波器116、压控振荡器(VCO)118和反馈计数器120。相位频率检测器112检测在参考信号(时钟)Fref与反馈信号(时钟)Ffb之间的相位频率差，并且基于反馈信号Ffb的频率(反馈频率)是否滞后或者超前于参考信号Fref的频率(参考频率)生成“向上”(U)或者“向下”(D)控制信号。
相位频率检测器112向电荷泵114输出这些“向上”和“向下”信号。如果电荷泵接收“向上”信号，则向低通滤波器116中驱动电流。反言之，如果电荷泵114接收“向下”信号，则从低通滤波器116汲取电流。低通滤波器116将这些信号转换成用来控制VCO 118的控制电压(DC电平)。
基于控制电压，VCO 118的PLL输出信号Fo以更高或者更低频率振荡，这影响反馈信号Ffb的相位和频率。因此如果相位检测器112产生“向上”信号，则PLL输出信号Fo的频率增加。“向下”信号减少PLL输出信号Fo的频率。一旦参考信号Fref和反馈信号Ffb具有相同相位和频率，则VCO 118的输出稳定。在对准参考信号Fref和反馈信号Ffb时，PLL输出信号Fo不同地称为“锁定”、“锁定到参考信号”等。
可以在反馈环中***除以N的计数器120以将PLL输出信号Fo的幅度增加至参考信号Fref以上。PLL输出信号Fo等于参考信号Fref的N倍。
锁定检测器102比较参考信号Fref与反馈信号Ffb以确定锁定状况何时已经出现。在锁定状况已经出现时输出锁定信号。
图1还图示简单时序图。当在时间t0向电路部分施加功率时，PLL输出信号Fo的频率开始增加。在t0与t1之间的时间段期间，PLL频率不稳定并且不能由***使用。在时间t1，PLL频率已经稳定，但是通常允许时间段(t2-t1)流逝以保证PLL输出信号Fo已经完全稳定。因而在t0与t2之间的时间段期间，锁定信号保持“LO”。在时间t2，锁定信号变“高”以表明PLL输出信号Fo准备好钟控***逻辑。
图2图示用于锁定检测器102的常规实现方式，该锁定检测器基于参考信号Fref和反馈信号Ffb的上升边沿确定信号锁定。锁定检测器包括两个触发器电路，诸如除法器202和204。参考信号Fref由反相延迟线206延迟，并且延迟的信号Fref’向触发器202中馈送。反馈信号Ffb钟控触发器202。类似地，对于触发器204而言，反馈信号Ffb由反相延迟线208延迟，并且延迟的信号Ffb’向触发器204中馈送。反馈信号Fref钟控触发器204。触发器202和204的输出向NAND门210中馈送。
定时电路212包括由电流源224充电的电容器222。只要晶体管228保持于OFF状况，在与I/C成比例的某一数量的时间之后，其中I是电流并且C是电容，电容器222将充电至如下电压电平(即阈值电压电平)，该电压电平足以触发缓冲器228并且输出构成锁定检测信号的信号。晶体管228由NAND门210的输出控制。在上电期间，在参考信号Fref与反馈信号Ffb之间的相位将变化直至反馈信号达到用参考信号锁定。
参照图3，针对锁定状况图示参考信号Fref和反馈信号Ffb的时序图。在这一幅图和后续图中，时序图中的阴影区域代表依赖于信号Fref和Ffb的先前相位关系的在先输出状态(“高”或者“低”)。分别在Ffb和Fref的上升边沿上钟控图2中所示触发器202和204。因而触发器将锁定被延迟τ(反相延迟线206和208的传播延迟)的相应反相的信号Fref’和Ffb’。可见在图3中所示锁定状况中对准参考信号Fref和反馈信号Ffb的上升边沿。触发器输出Q202和Q204是“高”，因而NAND门210的输出是“低”。因此，晶体管228为OFF并且只要锁定状况存在就将保持于OFF状态中从而允许电容器222继续充电并且锁定检测信号确立。
参照图4，针对其中参考信号Fref和反馈信号Ffb未同相的“无锁定”状况图示时序图。时序图示出触发器202的输出由于Ffb的上升边沿的、相对于反相和延迟的参考信号Fref’的定时而为“低”。因而NAND门210针对这一状况为“高”。晶体管228被接通，因而电容器222未充电。
参照图5，图示针对“无锁定”状况的时序图，在该状况中，在参考信号Fref与反馈信号Ffb之间的相位关系在时间tx产生如下状况，该状况使NAND门210不正确地输出“低”逻辑电平。NAND门21的“低”输出关断晶体管228，从而允许电容器222充电并且锁定检测信号错误地确立。
发明内容
在一些实施例中，一种电路包括用于接收参考信号和目标信号的输入。该电路包括用于在目标信号的上升和下降边沿输出参考信号的第一电平的第一电路部分。第二电路部分在参考信号的上升和下降边沿输出目标信号的第二电平。第三电路部分在第一和第二电平指示目标信号未与参考信号同相时确立第三电平。
在一些实施例中，第四电路部分在时间量已经流逝之后输出第四信号并且操作用于响应于出现第三电平来重置。第四电路部分可以包括计数器，计数器包括连接到第三电路部分的重置输入。在其它一些实施例中，第四电路部分可以包括电流源、晶体管和电容器。电容器由来自电流源的电流充电并且可以由晶体管放电。在其它一些实施例中，第四电路部分可以包括执行固件的数字处理单元。
在一些实施例中，第一电路部分包括用于输出延迟的参考信号的延迟元件，其中第一电平基于延迟的参考信号。在一些实施例中，第二电路部分包括输出延迟的目标信号的延迟元件，其中第三和第四电平基于延迟的目标信号。
在一个实施例中，该电路还包括锁相环(PLL)电路，PLL电路具有用于接收参考信号的输入并且具有基于PLL电路的输出的PLL反馈信号，其中PLL反馈信号是目标信号。
在一些实施例中，一种操作电路的方法包括接收参考信号和目标信号。在目标信号的上述和下降边沿生成参考信号的第一电平。在参考信号的上升和下降边沿生成目标信号的第二电平。执行操作，操作包括在时间量已经流逝之后确立时钟信号。在第一和第二电平指示目标信号未与参考信号同相时重启操作。
附图说明
图1和图2示出现有技术的锁定检测器。
图3-图5图示基于现有技术的锁定检测器的时序图。
图6示出根据本公开内容的原理的锁定检测器的一个示例实施例。
图6A图示将固件用于定时电路部分。
图7-图9示出用于根据本公开内容的原理的在参考信号与目标信号之间的各种相位关系的时序图。
图10示出本公开内容的使用基于模拟定时电路的锁定检测器的一个实施例。
具体实施方式
在下文描述中，出于说明的目的，参数许多例子和具体细节以便提供对本公开内容的透彻理解。然而本领域技术任一将清楚，如权利要求限定的本公开内容可以单独或者在与下文描述的其它特征的组合中包括这些例子中的特征中的一些或者所有特征并且还可以包括这里描述的特征和概念的修改以及等效特征和概念。
根据本公开内容的原理的一种锁定检测器电路可以提供在参考信号与目标信号之间的锁定状况的指示。在一些实施例中，参考信号可以是锁相环(PLL)电路中的参考信号，并且目标信号可以是PLL电路的反馈环中的反馈信号。在图1中图示PLL电路的例子。然而可以在其中希望确定一个信号(例如目标信号)是否已经实现用另一信号(例如参考信号)锁定的任何电路部分中使用根据本公开内容的原理的锁定检测器电路。
参照图6，在一些实施例中，锁定检测器600可以包括触发器602、604、606和608。如随后将变得清楚的那样，触发器602和604构成双边沿触发的检测器。类似地，触发器606和608也构成双边沿触发的检测器。在图6中所示具体实施例中，触发器602、604、606和608是D型触发器。然而将理解可以替换为其它类型的触发器。
锁定检测器600接收参考信号Fref和目标信号Ftarget并且可以输出锁定检测信号。参考信号Fref向反相延迟线610中馈送。反相延迟线610与传播延迟τ关联。反相延迟线610的输出是相对于传入参考信号Fref被延迟基于传播延迟τ的数量的反相的信号Fref’。反相的信号Fref’向触发器602和604中馈送。触发器602和604由目标信号Ftarget钟控。具体而言，触发器602被配置有非反相时钟输入，因此由目标信号Ftarget的上升边沿触发；而触发器604被配置有反相时钟输入，因此在目标信号的下降边沿上被触发。
目标信号Ftarget向反相器612中馈送以除了用作触发之外还用于检测。在一些实施例中，反相器612可以具有与反相器610基本上相同的传播延迟τ。反相器612的输出是相对于传入目标信号Ftarget被延迟与τ成比例的数量的反相的信号Ftarget’。反相的信号Ftarget’向触发器606和608中馈送。触发器606被配置有非反相时钟输入。因此在参考信号Fref的上升边沿上被触发。触发器608被配置有反相时钟输入，因此在参考信号Fref的下降边沿上被触发。
可以理解，可以使用任何用于检测并且与目标信号Ftarget的上升边沿和下降边沿同步保持参考信号Fref的电平的适当装置取代触发器602和604。类似地，可以使用任何用于检测并且与参考信号Fref的上升边沿和下降边沿同步保持目标信号Ftarget的电平的适当装置取代触发器606和608。
在一些实施例中，锁定检测器600还可以包括用于接收相应的触发器604和608的输出Q604和Q608的NAND门614。NAND门614的输出向AND门616的输入中馈送。输出Q604和Q608分别代表分别在信号Ftarget和Fref的下降边沿上检测到的反相和延迟的信号Fref’和Ftarget’的电平。
AND门616除了来自NAND门614的输入之外还接收来自触发器602和606的输入。来自触发器602的输出Q602和来自触发器606的输出Q606向AND门616中馈送。输出Q602和Q606分别代表分别在信号Ftarget和Fref的上降边沿上检测到的反相和延迟的信号Fref’和Ftarget’的电平。
在一些实施例中，锁定检测器600还可以包括定时电路618。定时电路618从初始状态操作持续给定的时间量T，然后在输出618a确立信号。定时电路618可以包括重置线618a，该重置线将定时电路重置成初始状态，因此从该初始状态重启定时操作。在一些实施例中，时间量T可以是可配置的。AND门616的输出连接到定时电路618的重置线618b。
在一个实施例中，定时电路618可以包括计数器622。例如计数器622可以从初始状态零计数到某一最大计数值。可以理解，可以运用用于计数器的许多实现方式中的任何实现方式。计数器622的输出可以用作定时电路618的输出618a。例如，可以在计数器已经达到它的最大计数值时确立输出。计数器622包括重置输入
Figure BPA00001701848200071
(该图示出反相重置输入)，该重置输入连接到定时电路618的重置线618b，该重置线又连接到AND门616的输出。在重置输入由AND门616确立时，计数器622重置成初始状态并且重启计数序列；例如开始从零计数。
计数器622可以使用参考信号Fref来钟控并且可以被配置用于在已经达到最大计数值之后在它的输出确立信号。因而计数器622可以被配置用于通过适当配置最大计数值来运行持续适当时间量T。在一些实施例中，最大计数值可以是可编程的，因此可以对时间量T编程。在其它一些实施例中，最大计数值可以是固定值。
参照图6A，在另一实施例中，锁定检测器600可以运用定时电路618’，该定时电路用包括在适当数字处理单元622’(诸如通用IO(GPIO)处理器)上执行的可执行程序代码的固件来实施。重置线618b和参考信号Fref可以连接到GPIO处理器622’的输入管脚。输出618a可以连接到GPIO处理器622’的输出管脚。固件可以被编程用于对输入管脚上的信号做出响应以在输出管脚上输出信号以用如上文针对图6中所示定时电路618讨论的相同方式表现。
可以结合时序图说明锁定检测器600的操作。参照图7，将讨论用于锁定状况的时序图，在该锁定状况中，目标信号Ftarget被锁定到参考信号Fref(即与参考信号Fref同相)。在这一幅图和后续图中，时序图中的阴影区域代表触发器的、依赖于信号Fref和Ftarget的先前相位关系的在先输出状态。然而由于附图未示出用于Fref和Ftarget的细节，所以触发器的在先输出状态未知，因此加阴影。
输出Q604在触发器604由目标信号Ftarget的下降边沿触发时为“低”，因为反相的信号Fref’的信号电平在触发时为“低”。类似地，输出Q608在触发器608由目标信号Ftarget的下降边沿触发时为“低”，因为反相的信号Ftarget’的信号电平在触发时为“低”。因而NAND门614的输出为“高”。
输出Q602在触发器602由目标信号Ftarget的上升边沿触发时为“高”，因为反相的信号Fref’的信号电平在触发时为“高”。类似地，输出Q606在触发器606由参考信号Fref的上升边沿触发时为“高”，因为反相的信号Ftarget’的信号电平在触发时为“高”。由于向AND门616的所有三个输入为“高”，所以AND门在定时电路618的重置线618b上确立“高”电平。
由于计数器622的重置输入为反相的输入，所以计数器未重置并且继续以如下速率计数，该速率基于时钟信号的频率，该时钟信号在图6中所示实施例中为参考信号Fref。在基于最大计数值的时间段已经流逝时，计数器622将在定时电路618的输出618a上确立信号(例如“高”电平)。
可以理解，可以根据需要多少时间以确定已经实现锁定状况来调整时间段。参照图1，在上电期间，反馈信号Ffb(即目标信号)可以进入如下时段，在该时段中，它的频率在参考频率(信号Fref)以上和以下波动，因此尚未实现锁定。计数器622提供的时间段因此应当长到足以在那些波动期间避免误判锁定指示。
将理解，与图7相似的时序图可以用来得到在Fref与Ftarget之间的其它“无锁定”(异相)状况将使定时电路618保持于重置状态中这样的结论。因此，在Fref与Ftarget之间的异相状况将定时电路618置于重置，并且防止它超时。仅在用Fref锁定Ftarget时使能定时电路618，其中定时电路618可以超时，从而可以确立锁定检测信号，因此指示目标信号Ftarget视为锁定到参考信号Fref。例如考虑图8，该图针对图4中所示的在Fref与Ftarget之间的相位关系示出了锁定检测器600的时序图。如从图可见，AND门616的输出为“低”，这将使计数器622保持于重置。
图9针对图5中所示“无锁定”情形示出锁定检测器600的时序图，其中常规锁定检测器给予锁定的误判指示。如图中所示，在时间tx，AND门616的输出在目标信号Ftarget的下降边沿钟控反相的信号Fref’时输出“低”。回顾图6，在AND门616的输出的“低”逻辑电平重置定时电路618中的计数器622。如图8中可见，AND门616将针对在Fref与Ftarget之间的给定的相位关系维持“低”输出，因此将使计数器622保持于重置。因而在这一无锁定情形将使用图2中所示常规锁定检测器102已经造成误判锁定指示时，根据本公开内容的原理的锁定检测器将正确地指示无锁定情形(即通过未确立锁定检测信号)。
在图6中，锁定检测器600运用定时电路618，该定时电路包括在一些实施例中为数字电路的计数器622。在其它一些实施例中，根据本公开内容的原理的锁定检测器可以运用基于模拟的定时电路。因此在诸如图10中所示一些实施例中，锁定检测器1000可以包括模拟定时电路1018。例如定时电路1018可以运用与图2中所示电路212相似的电路。定时电路1018的初始状态可以是全放电的电容器1022。在电容器1022充电至缓冲器1024的触发电平以上的电平时，缓冲器将确立如下信号，该信号构成锁定检测信号。可以在AND门616的输出确立如下信号时将定时电路1018重置成初始状态，该信号接通晶体管1026以对电容器1022放电。电容器1022的充电时间与进入电容器的电流流量I和电容器的电容成比例。结合图6讨论的时序图适用于锁定检测器1000的定时。
数字计数器(诸如图6中的计数器622)使用更小部件(因此在面积方面更高效)并且可以消耗比模拟的对应计数器更少的功率。数字计数器更容易可配置。例如可以通过去除或者向计数器622添加计数级(通常为触发器)来变化时间而未显著影响硅面积。然而将理解根据本公开内容的原理的锁定检测器可以运用基于模拟的定时电路1018而不是数字电路。
如在这里的说明书中和贯穿所附权利要求所用，“一个/一种”和“该”除非上下文另有明示则包括复数引用。也如在这里的说明书中和贯穿所附权利要求所用，“在……中”的含义除非上下文另有明示则包括“在……中”和“在……上”。
上文说明书举例说明本公开内容的各种实施例以及可以如何对它们的方面进行实施的例子。上述例子和实施例不应视为仅有的实施例并且被呈现用于举例说明如所附权利要求限定的本公开内容的灵活性和优点。基于上述公开内容和所附权利要求，其它布置、实施例、实现方式和等效物将为本领域技术人员所清楚并且可以在未脱离权利要求的精神实质和范围时加以运用。

Claims (20)

1.一种被配置用于接收参考信号和目标信号的电路，包括：
第一电路部分，操作用于在由所述目标信号的上升边沿和所述目标信号的下降边沿触发时输出代表所述参考信号的第一电平；
第二电路部分，操作用于在由所述参考信号的上升边沿触发时和在所述参考信号的下降边沿时输出代表所述目标信号的第二电平；以及
第三电路部分，被配置用于分别从所述第一电路部分和所述第二电路部分接收所述第一电平和所述第二电平，并且操作用于在所述第一电平和所述第二电平指示所述目标信号不与所述参考信号同相时输出第三电平。
2.根据权利要求1所述的电路，还包括：第四电路部分，连接到所述第三电路部分，并且操作用于在时间量已经流逝之后输出第四电平，其中所述第四电路部分还操作用于在所述第三电路部分输出所述第三电平时重置。
3.根据权利要求1所述的电路，其中所述第一电路部分包括用于输出延迟的参考信号的第一延迟元件，其中所述第一电平基于所述延迟的参考信号。
4.根据权利要求3所述的电路，其中所述第二电路部分包括用于输出延迟的目标信号的第二延迟元件，其中所述第二电平、所述第三电平和所述第四电平基于所述延迟的目标信号。
5.根据权利要求1所述的电路，其中所述第三电路部分还操作用于在所述目标信号与所述参考信号同相时输出与所述第三电平不同的第五电平，其中所述第四电路部分在所述第三电路部分输出所述第五电平时不重置。
6.根据权利要求1所述的电路，其中所述第一电路部分包括：
第一电路，操作用于输出代表与所述目标信号的所述上升边沿同步检测到的所述参考信号的第一检测到的电平；以及
第二电路，被配置用于输出代表与所述目标信号的所述下降边沿同步检测到的所述参考信号的第二检测到的电平，
其中所述第一电平包括所述第一检测到的电平和所述第二检测到的电平。
7.根据权利要求6所述的电路，其中所述第二电路部分包括：
第三电路，被配置用于输出代表与所述参考输出信号的所述上升边沿同步检测到的所述目标信号的第三检测到的电平；以及
第四电路，被配置用于输出代表与所述参考输出信号的所述下降边沿同步检测到的所述目标信号的第四检测到的电平，
其中所述第二电平包括所述第三检测到的电平和所述第四检测到的电平。
8.根据权利要求1所述的电路，其中所述第四电路部分包括：定时电路，具有连接到所述第三电路部分的输出的重置输入；或者在数字处理单元上执行的固件。
9.根据权利要求1所述的电路，其中所述第四电路部分包括电流源、晶体管和电容器，其中所述电容器由来自电流源的电流充电，其中所述晶体管的控制栅极连接到所述第三电路部分的输出并且被配置用于在所述晶体管被接通时对所述电容器放电，其中所述第四电平基于所述电容器的电压电平。
10.根据权利要求1所述的电路，还包括：锁相环(PLL)电路，具有用于接收所述参考信号的输入并且具有基于所述PLL电路的输出的PLL反馈信号，其中所述PLL反馈信号构成所述目标信号。
11.一种被配置用于接收参考信号和目标信号的电路，包括：
第一装置，用于分别基于所述目标信号的上升边沿和下降边沿检测所述参考信号的第一电平和第二电平；
第二装置，用于分别基于所述参考信号的上升边沿和下降边沿检测所述目标信号的第一电平和第二电平；
定时器装置，用于在时间量已经流逝之后生成锁定信号；以及
重置装置，用于在所述参考信号的所述第一电平和所述第二电平以及所述目标信号的所述第一电平和所述第二电平指示所述目标信号不与所述参考信号同相时重置所述定时器。
12.根据权利要求11所述的电路，其中所述锁定信号指示所述目标信号与所述参考信号同相。
13.根据权利要求11所述的电路，其中所述第一装置包括用于相对于所述目标信号延迟所述参考信号的装置。
14.根据权利要求11所述的电路，其中所述第二装置包括用于相对于所述参考信号延迟所述目标信号的装置。
15.根据权利要求11所述的电路，其中所述定时器装置包括电流源、晶体管和电容器，其中所述晶体管被配置用于根据控制信号对所述电容器充电和对所述电容器放电，所述控制信号基于所述第一电平、所述第二电平、所述第三电平和所述第四电平，其中所述锁定信号基于所述电容器的电压电平。
16.根据权利要求11所述的电路，其中所述定时器装置包括计数器。
17.根据权利要求11所述的电路，还包括：锁相环(PLL)电路，具有用于接收所述参考信号的输入并且具有基于所述PLL电路的输出的PLL反馈信号，其中所述PLL反馈信号构成所述目标信号。
18.一种在电路中的方法，包括：
接收参考信号；
接收目标信号；
在所述目标信号的上升边沿的时间和在所述目标信号的下降边沿的时间生成代表所述参考信号的第一电平；
在所述参考信号的上升边沿的时间和在所述参考信号的下降边沿的时间生成代表所述目标信号的第二电平；
执行操作，所述操作包括在预定时间量已经流逝之后确立锁定信号；以及
在所述第一电平和所述第二电平指示所述目标信号不与所述参考信号同相时选择性地重启所述操作。
19.根据权利要求18所述的方法，还包括在生成所述第一电平之前延迟所述参考信号。
20.根据权利要求19所述的方法，还包括在生成所述第二电平之前延迟所述目标信号。
CN201180049897.1A 2010-10-26 2011-10-13 Pll双边沿锁定检测器 Active CN103563249B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611208651.5A CN106603071B (zh) 2010-10-26 2011-10-13 Pll双边沿锁定检测器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US40695310P 2010-10-26 2010-10-26
US61/406,953 2010-10-26
PCT/US2011/056097 WO2012058010A2 (en) 2010-10-26 2011-10-13 Pll dual edge lock detector

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201611208651.5A Division CN106603071B (zh) 2010-10-26 2011-10-13 Pll双边沿锁定检测器

Publications (2)

Publication Number Publication Date
CN103563249A true CN103563249A (zh) 2014-02-05
CN103563249B CN103563249B (zh) 2017-02-15

Family

ID=45972499

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201611208651.5A Active CN106603071B (zh) 2010-10-26 2011-10-13 Pll双边沿锁定检测器
CN201180049897.1A Active CN103563249B (zh) 2010-10-26 2011-10-13 Pll双边沿锁定检测器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201611208651.5A Active CN106603071B (zh) 2010-10-26 2011-10-13 Pll双边沿锁定检测器

Country Status (5)

Country Link
US (3) US8519756B2 (zh)
EP (1) EP2633620B1 (zh)
KR (1) KR101811020B1 (zh)
CN (2) CN106603071B (zh)
WO (1) WO2012058010A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101811020B1 (ko) * 2010-10-26 2017-12-20 마벨 월드 트레이드 리미티드 Pll 듀얼 에지 로크 검출기
KR101950320B1 (ko) * 2012-06-29 2019-02-20 에스케이하이닉스 주식회사 위상 검출 회로 및 이를 이용한 동기 회로
KR20140112656A (ko) * 2013-03-13 2014-09-24 한국전자통신연구원 디지털 위상 고정 루프
US9594100B2 (en) * 2013-09-06 2017-03-14 Analog Devices Global Apparatus and method for evaluating the performance of a system in a control loop
US9077512B2 (en) 2013-09-18 2015-07-07 Analog Devices, Inc. Lock detector for phase-locked loop
KR20160090796A (ko) * 2013-11-27 2016-08-01 마이크로칩 테크놀로지 인코포레이티드 메인 클록의 높은 정밀 발진기
US9467154B2 (en) * 2015-01-12 2016-10-11 Microchip Technology Incorporated Low power and integrable on-chip architecture for low frequency PLL
KR102375952B1 (ko) 2015-01-22 2022-03-17 삼성전자주식회사 위상 고정 검출 장치 및 검출 방법
US9647671B2 (en) 2015-01-22 2017-05-09 Wright State University High performance phase frequency detectors
US9584303B1 (en) 2015-10-28 2017-02-28 Futurewei Technologies, Inc. Reference-less frequency detector with high jitter tolerance
US10979058B2 (en) * 2016-05-11 2021-04-13 Sony Corporation Detection device and detection method
CN112311387B (zh) * 2019-08-01 2024-06-07 张伟林 不同触发器组合的高阻型数字鉴相器
US10790959B1 (en) * 2019-11-25 2020-09-29 Texas Instruments Incorporated Clock data recovery

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11122232A (ja) * 1997-10-17 1999-04-30 Fujitsu Ltd 位相検出回路及び位相検出回路を用いたタイミング抽出回路
US6735265B1 (en) * 1999-07-12 2004-05-11 Kabushiki Kaisha Toshiba Comparator
US20050012524A1 (en) * 2003-07-17 2005-01-20 Rambus, Inc. PLL lock detection circuit using edge detection
US20060087346A1 (en) * 2004-10-22 2006-04-27 Advantest Corporation Phase difference detecting apparatus

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5530383A (en) * 1994-12-05 1996-06-25 May; Michael R. Method and apparatus for a frequency detection circuit for use in a phase locked loop
US5719508A (en) * 1996-02-01 1998-02-17 Northern Telecom, Ltd. Loss of lock detector for master timing generator
US6130566A (en) * 1996-10-30 2000-10-10 Yokomizo; Akira Digital wave shaping circuit, frequency multiplying circuit, and external synchronizing method, and external synchronizing circuit
GB2398942A (en) * 2002-12-30 2004-09-01 Nokia Corp Phase locked loop with delay circuit
US7336752B2 (en) * 2002-12-31 2008-02-26 Mosaid Technologies Inc. Wide frequency range delay locked loop
DE10311049A1 (de) * 2003-03-13 2004-09-23 Rohde & Schwarz Gmbh & Co. Kg Phasen-/Frequenzregelkreis und Phasen-/Frequenz-Komparator hierfür
JP2005318014A (ja) * 2004-04-26 2005-11-10 Sony Corp 擬似ロック検出回路および擬似ロック検出方法、ｐｌｌ回路およびクロックデータリカバリ方法、通信装置および通信方法、並びに、光ディスク再生装置および光ディスク再生方法
US7154304B2 (en) * 2004-07-13 2006-12-26 Semtech Corporation Enhanced phase and frequency detector that improves performance in the presence of a failing clock
KR100641360B1 (ko) * 2004-11-08 2006-11-01 삼성전자주식회사 지연 동기 루프 및 이를 구비한 반도체 메모리 장치
EP1849233A4 (en) * 2005-02-02 2010-02-17 Wen T Lin SYSTEM AND METHOD FOR DETECTING A PHASE, FREQUENCY AND DIFFERENCE OF ARRIVAL TIME BETWEEN SIGNALS
KR100682830B1 (ko) * 2005-08-10 2007-02-15 삼성전자주식회사 락 검출기 및 이를 구비하는 지연 동기 루프
US7876871B2 (en) * 2006-11-30 2011-01-25 Qualcomm Incorporated Linear phase frequency detector and charge pump for phase-locked loop
US7570093B1 (en) * 2008-03-17 2009-08-04 Himax Technologies Limited Delay-locked loop and a delay-locked loop detector
US8022849B2 (en) * 2008-04-14 2011-09-20 Qualcomm, Incorporated Phase to digital converter in all digital phase locked loop
US8258877B2 (en) * 2009-03-18 2012-09-04 University Of Southern California Feed-back and feed-forward systems and methods to reduce oscillator phase-noise
TWI390853B (zh) * 2010-04-16 2013-03-21 Novatek Microelectronics Corp 鎖住偵測器與其方法，與應用其之鎖相迴路
KR101811020B1 (ko) * 2010-10-26 2017-12-20 마벨 월드 트레이드 리미티드 Pll 듀얼 에지 로크 검출기
US8456206B2 (en) * 2011-06-20 2013-06-04 Skyworks Solutions, Inc. Phase-locked loop lock detect
US8884710B2 (en) * 2011-10-25 2014-11-11 Invensense, Inc. Gyroscope with phase and duty-cycle locked loop

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11122232A (ja) * 1997-10-17 1999-04-30 Fujitsu Ltd 位相検出回路及び位相検出回路を用いたタイミング抽出回路
US6735265B1 (en) * 1999-07-12 2004-05-11 Kabushiki Kaisha Toshiba Comparator
US20050012524A1 (en) * 2003-07-17 2005-01-20 Rambus, Inc. PLL lock detection circuit using edge detection
US20060087346A1 (en) * 2004-10-22 2006-04-27 Advantest Corporation Phase difference detecting apparatus

Also Published As

Publication number Publication date
US20140097879A1 (en) 2014-04-10
CN106603071A (zh) 2017-04-26
US8749283B2 (en) 2014-06-10
US8624642B2 (en) 2014-01-07
CN103563249B (zh) 2017-02-15
EP2633620B1 (en) 2018-02-28
WO2012058010A2 (en) 2012-05-03
US20130307596A1 (en) 2013-11-21
WO2012058010A3 (en) 2014-04-03
CN106603071B (zh) 2020-06-05
EP2633620A4 (en) 2015-04-01
EP2633620A2 (en) 2013-09-04
KR20140000224A (ko) 2014-01-02
US20120098570A1 (en) 2012-04-26
KR101811020B1 (ko) 2017-12-20
US8519756B2 (en) 2013-08-27

Similar Documents

Publication Publication Date Title
CN103563249A (zh) Pll双边沿锁定检测器
US6856202B2 (en) Phase/frequency detector and phase lock loop circuit
US7750618B1 (en) System and method for testing a clock circuit
US7777540B2 (en) Phase locked loop, lock detector and lock detection method
CN102195641B (zh) 锁相回路启动电路
CN109639271B (zh) 锁定指示电路及其构成的锁相环
KR101982194B1 (ko) 지연 제어회로 및 이를 포함하는 클럭 생성회로
US10516402B2 (en) Corrupted clock detection circuit for a phase-locked loop
CN101977053A (zh) 应用于动态可重配分频比的pll的锁定检测电路
US7859313B2 (en) Edge-missing detector structure
US6747518B1 (en) CDR lock detector with hysteresis
US6686802B2 (en) Microcomputer having built-in phase locked loop circuit synchronized with external clock and detecting an interruption of the external clock by utilizing continuous outputs of the PLL circuit
US7323943B2 (en) PLL circuit with deadlock detection circuit
JP2005252447A (ja) ロック検出回路、ロック検出方法
CN114356136B (zh) 感应信号的芯片间同步检测方法、驱动装置及触控装置
KR101901321B1 (ko) 클럭 발생기 및 클럭 발생 방법
CN113193868A (zh) 锁相检测装置和锁相检测方法、锁相环
CN215186702U (zh) 锁相检测装置、锁相环
KR101162259B1 (ko) 반도체 집적회로 및 그의 구동 방법
US8416906B2 (en) Clock resynchronization circuit and method
TWI415394B (zh) 鎖相迴路電路及其操作方法
CN103219984A (zh) 数字域的时钟恢复生成装置
CN101841330A (zh) 相位检测模块以及相关的相位检测方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200506

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200506

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200506

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Mega Le

Patentee before: MARVELL WORLD TRADE Ltd.