CN103532531A - 一种上电复位电路及方法 - Google Patents

Abstract

本发明公开一种上电复位电路及方法，其上电复位电路具体包括于采样电源电压的线性采样分压电路、比较器、第一反相器、第二反相器和计数器，线性采样分压电路的输出端接比较器的负输入端，比较器的正输入端接带隙基准电压，比较器的输出端接第一反相器的输入端，第一反相器的输出端接第二反相器的输入端，第二反相器的输出端接计数器的一输入端，计数器的另一输入端接时钟信号，计数器的输出端接上电复位信号。本发明能够避免电阻电容受制造工艺而带来的偏差，通过电源电压分压与带隙基准电压进行比较输出控制计数使能信号，通过对时钟的计数，将复位信号向后延迟，待电源电压稳定后再输出上电复位信号，能更好的保证芯片的正确初始化、正常工作。

Description

一种上电复位电路及方法

技术领域

本发明涉及芯片的复位电路领域，更具体地，涉及一种可靠的上电复位电路及方法。

背景技术

芯片在接通电源的时候会进行一系列的初始化操作，包括初始化寄存器，初始化各个硬件等等，为确保芯片中电路稳定可靠工作，复位电路是必不可少的一部分，复位电路的第一功能是上电复位。

典型的上电复位电路如图1所示，电容在上接高电平，电阻在下接地，中间位接复位信号。这种复位电路为高电平复位。当通电时，电容两端相当于短路，于是复位信号端为高电平，然后电源通过电阻对电容充电，复位信号端电压开始慢慢下降，降到一定程度，即为低电平，芯片开始正常工作。但是这种粗糙的上电复位电路由于只采用电阻和电容结构，受到制造工艺偏差的影响而导致上电复位信号不稳定，进而影响整个***的失稳。鉴于典型上电复位电路的不足，目前广泛采用比较器型上电复位电路，如图2所示。上电复位时，由于组成了一个RC低通网络，所以比较器的正相输入端电压比负端输入电压延迟一定时间，而比较器的负相端网络的时间常数远远小于正相端RC网络的时间常数，因此在正端电压还没有超过负端电压时，比较器输出低电平，经反相器后产生高电平。复位脉冲的宽度主要取决于正常电压上升的速度。由于负端电压放电回路时间常数较大，因此对电源电压的波动不敏感，但是容易产生以下两种不利现象：

（1）电源二次开关间隔短时，复位不可靠；

（2）当电源电压中有浪涌现象时，可能在浪涌消失后不能产生复位脉冲。

基于对典型上电复位电路的分析，为了确保芯片稳定工作，设计一种结构简单稳定可靠的上电复位电路是很有必要的。

发明内容

本发明主要是为了克服上述现有技术中存在的复位电路问题，提出一种可靠的上电复位电路，本发明采用晶体管分压电源电压的形式，避免了电阻电容受制造工艺而带来的偏差，并通过电源电压分压与带隙基准电压进行比较输出控制计数使能信号，通过对时钟的计数，将复位信号向后延迟，待电源电压稳定后再输出上电复位信号。

为了解决上述技术问题，本发明的技术方案为：

一种上电复位电路，包括用于采样电源电压的线性采样分压电路、比较器、第一反相器、第二反相器和计数器，所述的线性采样分压电路的输出端接比较器的负输入端，比较器的正输入端接带隙基准电压，比较器的输出端接第一反相器的输入端，第一反相器的输出端接第二反相器的输入端，第二反相器的输出端接计数器的一输入端，计数器的另一输入端接时钟信号，所述计数器的输出端接上电复位信号。

根据线性采样分压电路的输出电压与带隙基准电压进行比较，当上电时，输出电压跟随电源电压上升，当输出电压高于带隙基准电压时，比较器输出低电平，并经过两个反相器整形成为计数使能信号进入计数器，计数器开始对时钟进行计数，电源电压已趋于稳定后，完成计数并发出上电复位信号，芯片据此可以准确的初始化寄存器。

更进一步的，所述线性采样分压电路包括晶体管M0和晶体管M1，所述晶体管M0的漏端和栅端连接电源电压，源端连接晶体管M1的漏端，晶体管M1的漏断即为线性采样分压电路的输出端，晶体管M1的栅端连接电源电压，源端接地。

更进一步的，所述晶体管M0和晶体管M1均为NMOS晶体管。

上述两个晶体管的栅端都连到电源电压上，由于晶体管M1处于线性区，所以采样分压电路的电流很小，功耗很低，并且输出电压只与晶体管M0和晶体管M1的尺寸和电源电压值相关，当两个晶体管的尺寸固定后，输出电压与电源电压之间具有良好的线性关系。

即所述晶体管M0的尺寸为W₀/L₀，晶体管M1的尺寸为W₁/L₁，线性采样分压电路的输出电压V1与电源电压VDD的线性关系为：

$V1=(\mathrm{VDD}-V_{\mathrm{TH}1})\×[1-1/\sqrt{1+{(W/L)}_0/{(W/L)}_1}].$

本发明的又一目的是提出一种上电复位方法，具体为：

线性采样分压电路采样电源电压输出电压V1，通过比较器与带隙基准电压进行比较，采用两个串联的反相器对比较结果进行整形，获取计数器的输入使能信号，计数器的另一个输入信号为时钟信号，通过计数器对时钟信号的计数来产生足够的延迟，当电源电压趋于稳定后发出上电复位信号。

更进一步的，所述线性采样分压电路包括晶体管M0和晶体管M1，所述晶体管M0的漏端和栅端连接电源电压，源端连接晶体管M1的漏端，晶体管M1的漏断即为线性采样分压电路的输出端，晶体管M1的栅端连接电源电压，源端接地。

更进一步的，所述晶体管M0的尺寸为W₀/L₀，晶体管M1的尺寸为W₁/L₁，线性采样分压电路的输出电压V1与电源电压VDD的线性关系为：

$V1=(\mathrm{VDD}-V_{\mathrm{TH}1})\×[1-1/\sqrt{1+{(W/L)}_0/{(W/L)}_1}].$

与现有技术相比，本发明的有益效果为：避免了电阻电容受制造工艺而带来的偏差，并通过电源电压分压与带隙基准进行比较输出控制计数使能信号，通过对时钟的计数，将复位信号向后延迟，待电源电压稳定后再输出上电复位信号，能够保证芯片的正确初始化、正常工作，并具有良好的设计优越性。

附图说明

图1为典型电阻电容复位电路示意图。

图2为典型比较器型复位电路示意图。

图3为本发明采用的复位电路架构示意图。

具体实施方式

下面结合附图对本发明做进一步描述，但本发明的实施方式并不限于此。

如图3，一种上电复位电路，包括用于采样电源电压的线性采样分压电路、比较器、第一反相器、第二反相器和计数器，所述的线性采样分压电路的输出端接比较器的负输入端，比较器的正输入端接带隙基准电压，比较器的输出端接第一反相器的输入端，第一反相器的输出端接第二反相器的输入端，第二反相器的输出端接计数器的一输入端，计数器的另一输入端接时钟信号，所述计数器的输出端接上电复位信号。

其中线性采样分压电路包括晶体管M0和晶体管M1，所述晶体管M0的漏端和栅端连接电源电压，源端连接晶体管M1的漏端，晶体管M1的漏断即为线性采样分压电路的输出端，晶体管M1的栅端连接电源电压，源端接地。晶体管M0和晶体管M1均为NMOS晶体管。

具体地，本发明的步骤之一是采用NMOS管M0和M1构成电源电压采样分压电路。晶体管M0的漏端和栅端连接电源电压，源端连接晶体管M1的漏端V1；晶体管M1的栅端连接电源电压，源端接地。根据公式推导，可知V1电压与电源电压VDD的关系如式（1）所示，从表达式中可看出，当晶体管M0尺寸(W/L)₀和晶体管M1尺寸尺寸(W/L)₁固定后，V1与VDD具有良好的线性关系。

$V1=(\mathrm{VDD}-V_{\mathrm{TH}1})\×[1-1/\sqrt{1+{(W/L)}_0/{(W/L)}_1}]---\left(1\right)$

本发明的步骤之二是根据采用分压V1与带隙基准电压进行比较，并输出比较结果，将比较输出经过两个反相器整形后作为计数器的输入使能信号，计数器的另一个输入信号为时钟信号，通过计数器对时钟信号的计数来产生足够的延迟，当电源电压趋于稳定后发出上电复位信号。这样可以避免由于上电电压过低，无法使数字电路正常工作的缺点；同时也可避免由于两次上电时间间隔过小而导致的复位失败的问题。

通过线性采样分压电路采样电源电压输出，并与带隙基准共同控制计数器，根据时钟周期数将上电复位信号向后延迟的复位机制具有良好的稳定性，能够保证芯片的正确初始化，和正常工作，具有良好的设计优越性。

以上所述的本发明的实施方式，并不构成对本发明保护范围的限定。任何在本发明的精神原则之内所作出的修改、等同替换和改进等，均应包含在本发明的权利要求保护范围之内。

Claims (7)

1.一种上电复位电路，其特征在于，包括用于采样电源电压的线性采样分压电路、比较器、第一反相器、第二反相器和计数器，所述的线性采样分压电路的输出端接比较器的负输入端，比较器的正输入端接带隙基准电压，比较器的输出端接第一反相器的输入端，第一反相器的输出端接第二反相器的输入端，第二反相器的输出端接计数器的一输入端，计数器的另一输入端接时钟信号，所述计数器的输出端接上电复位信号。

2.根据权利要求1所述的上电复位电路，其特征在于，所述线性采样分压电路包括晶体管M0和晶体管M1，所述晶体管M0的漏端和栅端连接电源电压，源端连接晶体管M1的漏端，晶体管M1的漏断即为线性采样分压电路的输出端，晶体管M1的栅端连接电源电压，源端接地。

3.根据权利要求2所述的上电复位电路，其特征在于，所述晶体管M0和晶体管M1均为NMOS晶体管。

4.根据权利要求2所述的上电复位电路，其特征在于，所述晶体管M0的尺寸为W₀/L₀，晶体管M1的尺寸为W₁/L₁，线性采样分压电路的输出电压V1与电源电压VDD的线性关系为：

$V1=(\mathrm{VDD}-V_{\mathrm{TH}1})\×[1-1/\sqrt{1+{(W/L)}_0/{(W/L)}_1}].$

5.一种上电复位方法，其特征在于，线性采样分压电路采样电源电压输出电压V1，通过比较器与带隙基准电压进行比较，采用两个串联的反相器对比较结果进行整形，获取计数器的输入使能信号，计数器的另一个输入信号为时钟信号，通过计数器对时钟信号的计数来产生足够的延迟，当电源电压趋于稳定后发出上电复位信号。

6.根据权利要求5所述的上电复位方法，其特征在于，所述线性采样分压电路包括晶体管M0和晶体管M1，所述晶体管M0的漏端和栅端连接电源电压，源端连接晶体管M1的漏端，晶体管M1的漏断即为线性采样分压电路的输出端，晶体管M1的栅端连接电源电压，源端接地。

7.根据权利要求6所述的上电复位方法，其特征在于，所述晶体管M0的尺寸为W₀/L₀，晶体管M1的尺寸为W₁/L₁，线性采样分压电路的输出电压V1与电源电压VDD的线性关系为：

$V1=(\mathrm{VDD}-V_{\mathrm{TH}1})\×[1-1/\sqrt{1+{(W/L)}_0/{(W/L)}_1}].$

Images