CN103531593A - 像素结构、阵列基板、显示装置及像素结构的制造方法 - Google Patents
像素结构、阵列基板、显示装置及像素结构的制造方法 Download PDFInfo
- Publication number
- CN103531593A CN103531593A CN201310522155.7A CN201310522155A CN103531593A CN 103531593 A CN103531593 A CN 103531593A CN 201310522155 A CN201310522155 A CN 201310522155A CN 103531593 A CN103531593 A CN 103531593A
- Authority
- CN
- China
- Prior art keywords
- via hole
- layer
- electrode layer
- passivation layer
- transparent electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 129
- 239000011347 resin Substances 0.000 claims abstract description 79
- 229920005989 resin Polymers 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims description 74
- 239000012212 insulator Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 239000004020 conductor Substances 0.000 claims description 9
- 238000009832 plasma treatment Methods 0.000 claims description 9
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 7
- 230000014509 gene expression Effects 0.000 claims description 7
- 229910052750 molybdenum Inorganic materials 0.000 claims description 7
- 239000011733 molybdenum Substances 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 4
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical group O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- YZCKVEUIGOORGS-NJFSPNSNSA-N Tritium Chemical compound [3H] YZCKVEUIGOORGS-NJFSPNSNSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000004062 sedimentation Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052722 tritium Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本发明涉及显示面板制造技术领域，特别涉及一种像素结构、阵列基板、显示装置及像素结构的制造方法，用于减少第二透明电极层与源漏极层断开的机率，提高阵列基板的质量。该像素结构包括：设置有源漏极层的衬底基板，覆盖源漏极层且具有第一过孔的第一钝化层，覆盖第一钝化层且具有第二过孔的树脂层，设置于树脂层上的第一透明电极层，覆盖树脂层和第一透明电极层且具有第三过孔的第二钝化层，设置于第一过孔内的导电补偿块；设置于所述第二钝化层上、第三过孔内、第二过孔内和第一过孔内的第二透明电极层，所述第二透明电极层通过所述导电补偿块与所述源漏极层电连接。
Description
技术领域
本发明涉及显示面板制造技术领域，特别涉及一种像素结构、阵列基板、显示装置及像素结构的制造方法。
背景技术
目前，高分辨率是显示面板的一大发展趋势，当显示面板的分辨率从200个像素/每英寸（pixels per inch，以下简称ppi）提升至300Pppi、400ppi、500ppi或500ppi以上时，由于像素之间的间距减小使得开口率急剧下降，为此出现了一种采用八次图形化处理工艺制作的阵列基板，可以有效的补偿开口率。
如图1所示，为现有技术中一种像素结构的结构示意图。该像素结构包括：衬底基板，设置于衬底基板上的栅极层1，覆盖栅极层1的栅极绝缘层2，设置于栅极绝缘层2上的有源层3，覆盖有源层3的源漏极层4，覆盖源漏极层4的第一钝化层5，第一钝化层5具有多个与源漏极层4连通的第一过孔，设置于第一钝化层5上的树脂层6，树脂层6具有与多个第一过孔一一对应的多个第二过孔，设置于树脂层6上的第一透明电极层7；覆盖第一透明电极层7的第二钝化层8，第二钝化层8具有与多个第二过孔一一对应的多个第三过孔，设置于第二钝化层8上表面的第二透明电极层9，第二透明电极层9通过沉积在对应的第三过孔内、第二过孔内和第一过孔内的导电膜与源漏极层4电连接。
本申请发明人发现，在上述阵列基板的像素结构的制作过程中，分别通过图形化处理工艺在第一钝化层5上形成的第一过孔和在树脂层6上形成的第二过孔时，会发生第一钝化层5侧向刻蚀的现象，这会使第一过孔和第二过孔的孔径不一致；因而会出现第二透明电极层与源漏极层断开的现象，如图1中A区所示第二透明电极层9与源漏极层4断开，进而影响阵列基板的质量。
发明内容
本发明的目的在于提供一种像素结构、阵列基板及像素结构的制造方法，用于减少第二透明电极层与源漏极层断开的机率，提高阵列基板的质量。
为了实现上述目的，本发明提供以下技术方案：
一种像素结构，包括：设置有源漏极层的衬底基板，覆盖所述源漏极层的第一钝化层，所述第一钝化层具有与所述源漏极层连通的第一过孔，覆盖所述第一钝化层的树脂层，所述树脂层具有与所述第一过孔对应的第二过孔，设置于所述树脂层上的第一透明电极层，位于所述树脂层上并覆盖所述第一透明电极层的第二钝化层，所述第二钝化层具有与所述第二过孔对应的第三过孔；以及还包括：
设置于所述第一过孔内的导电补偿块；
设置于所述第二钝化层上、所述第三过孔内、所述第二过孔内和所述第一过孔内的第二透明电极层；所述第二透明电极层通过所述导电补偿块与所述源漏极层电连接。
优选地，所述导电补偿块的厚度、第二透明电极层的厚度、第一钝化层的厚度满足以下关系式：
T1+T2≥T3
其中，T1为导电补偿块的厚度，T2为第二透明电极层的厚度，T3为第一钝化层的厚度。
优选地，所述导电补偿块的厚度、第二透明电极层的厚度、第一钝化层的厚度满足以下关系式：
T1+T2≥1.4×T3
其中，T1为导电补偿块的厚度，T2为第二透明电极层的厚度，T3为第一钝化层的厚度。
优选地，所述导电补偿块为氧化铟锡补偿块、钼补偿块或钼铝合金补偿块。
优选地，所述第二钝化层包括：设置于所述树脂层、所述第一透明电极层、所述第一过孔内和所述第二过孔内的透明氧化物层，设置于所述透明氧化物层上的氮化硅层；
所述导电补偿块的厚度与所述透明氧化物层的厚度相等。
进一步地，上述像素结构还包括：位于所述衬底基板和所述源漏极层之间的栅极层、栅极绝缘层和有源层；其中，
所述栅极层设置于所述衬底基板上；
所述栅极绝缘层覆盖所述栅极层；
所述有源层设置于所述栅极绝缘层上。
本发明同时还提供了一种阵列基板，包括多个具有上述技术方案所提的像素结构。
本发明同时还提供了一种显示装置，包括上述技术方案所提的阵列基板。
该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置的实施可以参见上述实施例，重复之处不再赘述。
本发明同时还提供了一种像素结构的制造方法，包括：
通过一次图形化处理工艺，在衬底基板的上表面形成图形化的栅极层；
形成覆盖所述栅极层的栅极绝缘层；
通过一次图形化处理工艺，在所述栅极绝缘层的上表面形成图形化的有源层；
通过一次图形化处理工艺，形成覆盖所述有源层的源漏极层；
通过一次图形化处理工艺，形成图形化的第一钝化层和图形化的树脂层；其中，所述第一钝化层覆盖所述源漏极层，且所述第一钝化层具有与所述源漏极层连通的第一过孔；所述树脂层设置于所述第一钝化层上表面，且所述树脂层具有与所述第一过孔对应的第二过孔；
通过一次图形化处理工艺，在树脂层的上表面形成图形化的第一透明电极层，以及在所述第一过孔内形成一个导电补偿块；
通过一次图形化处理工艺，形成覆盖所述树脂层和所述第一透明电极层的第二钝化层，所述第二钝化层具有与所述第二过孔对应的第三过孔；
通过一次图形化处理工艺，在所述第二钝化层的上表面、所述第三过孔内、所述第二过孔内和所述第一过孔内形成第二透明电极层，所述第二透明电极层通过所述导电补偿块与所述源漏极层电连接。
优选地，通过一次图形化处理工艺，形成图形化的第一钝化层和图形化的树脂层，具体包括：
在所述源漏极层上涂覆钝化材料形成第一钝化层；
在第一钝化层上涂覆树脂形成树脂层；
通过掩膜、刻蚀、剥离工序在树脂层上形成第二过孔，在第一钝化层上形成第一过孔，且所述第一过孔与所述第二过孔对应。
本发明同时还提供了一种像素结构的制造方法，包括：
通过一次图形化处理工艺，在衬底基板的上表面形成图形化的栅极层；
形成覆盖所述栅极层的栅极绝缘层；
通过一次图形化处理工艺，在所述栅极绝缘层的上表面形成图形化的有源层；
通过一次图形化处理工艺，形成覆盖所述有源层的源漏极层；
通过一次图形化处理工艺，形成图形化的第一钝化层和图形化的树脂层；其中，所述第一钝化层覆盖所述源漏极层，且所述第一钝化层具有与所述源漏极层连通的第一过孔；所述树脂层设置于所述第一钝化层的上表面，且所述树脂层具有与所述第一过孔对应的第二过孔；
通过一次图形化处理工艺，在所述树脂层上形成第一透明电极层；
在所述第一透明电极层上、所述树脂层上、所述第一过孔中和所述第二过孔中形成第二钝化层，所述第二钝化层包括：形成在所述第一透明电极层上、所述树脂层上以及所述第一过孔中、所述第二过孔中的透明氧化层，形成在所述透明氧化层上的氮化硅层；
通过掩膜、刻蚀工序，在所述氮化硅层与所述第一过孔对应的区域形成与所述透明氧化层连通的第三过孔；
通过等离子处理工艺，使所述透明氧化层与所述第一过孔对应的区域变成导电体，所述导电体即为所述导电补偿块；
通过一次图形化处理工艺，在所述第二钝化层的上表面、所述第三过孔内壁上、所述第二过孔内壁上、所述第一过孔内壁上和所述导电补偿块上形成第二透明电极层，所述第二透明电极层通过所述导电补偿块与所述源漏极层电连接。
在本发明提供的像素结构中，通过在第一过孔内增设一个导电补偿块，使第二透明电极层通过导电补偿块与源漏极层电连接，以减少沉积在第一过孔内的第二透明电极层断开的机率，即减少了第二透明电极层与源漏极层断开的机率，从而提高阵列基板的质量。
附图说明
图1为现有技术中一种像素结构的结构示意图；
图2为本发明实施例提供的一种像素结构的结构示意图；
图3为第二钝化层具有两层结构的像素结构的剖视图；
图4为本发明实施例提供的一种像素结构的制作流程图；
图5a为对第一钝化层和树脂层中树脂层刻蚀后的像素结构的剖视图；
图5b为对第一钝化层和树脂层中第一钝化层刻蚀后的像素结构的剖视图；
图5c为在第一过孔内设置有导电补偿块的像素结构的剖视图；
图5d为形成有第二钝化层的像素结构的剖视图；
图5e为对第二钝化层刻蚀后的像素结构的剖视图；
图5f为形成有第二透明电极层的像素结构的剖视图；
图6a为第二钝化层具有两层结构时的像素结构的剖视图；
图6b为对第二钝化层的上层结构刻蚀后的像素结构的剖视图；
图6c为对第二钝化层下层结构等离子处理后的像素结构的剖视图。
附图标记：
1-栅极层， 2-栅极绝缘层， 3-有源层，
4-源漏极层， 5第一钝化层， 6-树脂层，
7-第一透明电极层， 8-第二钝化层， 9-第二透明电极层，
10-导电补偿块， 81-透明氧化层， 82-氮化硅层。
具体实施方式
为了减少第二透明电极层与源漏极层断开的机率，提高阵列基板的质量，本发明提供了一种像素结构，通过在第一过孔内增设一个导电补偿块，使第二透明电极层通过所述导电补偿块与源漏极层电连接，以减少沉积在第一过孔内的第二透明电极层断开的机率，即减少了第二透明电极层与源漏极层断开的机率，从而提高阵列基板的质量。
为了使本领域技术人员更好的理解本发明的技术方案，下面结合说明书附图对本发明实施例进行详细的描述。
如图2所示，为本发明实施例提供的一种像素结构的结构示意图。本发明实施例提供的像素结构包括：设置有源漏极层4的衬底基板；覆盖源漏极层4的第一钝化层5，第一钝化层5具有与源漏极层4连通的第一过孔；覆盖第一钝化层5的树脂层6，树脂层6具有与第一过孔对应的第二过孔；设置于树脂层6上的第一透明电极层7；位于树脂层6上并覆盖第一透明电极层7的第二钝化层8，第二钝化层8具有与第二过孔对应的第三过孔；以及，
设置于第一过孔内的导电补偿块10；
设置于第二钝化层8上、第三过孔内、第二过孔内以及第一过孔内的第二透明电极层9，第二透明电极层9通过导电补偿块10与源漏极层4电连接。
在本发明实施例中，第一过孔内对应设置一个导电补偿块10，当在第三过孔内、第二过孔内和第一过孔内沉积镀膜形成第二透明电极层9时，导电补偿块10的存在可以有效的降低第一过孔内的侧向刻蚀产生的影响，可以有效的减少沉积在第一过孔内的第二透明电极层9的断开机率，从而减少了第二透明电极层9与源漏极层4断开的机率，进而提高阵列基板的质量。值得一提的是，上述第二透明电极层9包括：位于第二钝化层8上表面的膜层和位于第三过孔内壁上、第二过孔内壁上、第一过孔内壁上、导电补偿块10上表面的膜层。
具体实施时，为了有效的消除第一过孔内侧向刻蚀对第二透明电极层9产生的影响，提高像素结构的合格率；优选地，导电补偿块10的厚度、第二透明电极层9的厚度和第一钝化层5的厚度满足以下关系式：
T1+T2≥T3
其中，T1为导电补偿块10的厚度，T2为第二透明电极层9的厚度，T3为第一钝化层5的厚度。如此设置，使得导电补偿块10和第二透明电极层9的厚度之和大于等于第一钝化层5的厚度，从而消除侧向刻蚀的影响，减少沉积在第一过孔内的第二透明电极层9的断开机率，从而减少了第二透明电极层9与源漏极层4断开的机率，进而提高阵列基板的质量。
然而，有时因制作工艺的不稳定或其他因素影响，使得导电补偿块10的厚度、第二透明电极层9的厚度、第一钝化层5的厚度不是很均匀，因此，为了增加像素结构的可靠性，导电补偿块10的厚度、第二透明电极层9的厚度、第一钝化层5的厚度满足以下关系式：
T1+T2≥1.4×T3
其中，T1为导电补偿块的厚度，T2为第二透明电极层的厚度，T3为第一钝化层的厚度。
例如，当第一钝化层5的厚度为1000A时，需要导电补偿块10的厚度为700A，第二透明电极层9的厚度为700A。需要说明的是，第一钝化层5的厚度一般为500-1500A，导电补偿块10的厚度一般为400-800A，与第一透明电极层7相等，第二透明电极层9的厚度一般为400-800A。
因此，导电补偿块10的厚度可通过上述两个关系式设定，具体可根据实际情况选择。
在上述像素结构中，导电补偿块10可以与第一透明电极层7同时形成，也可以在第一钝化层5形成后、在树脂层6形成后或在第二钝化层8形成后形成，具体可通过沉积、掩膜、刻蚀、剥离等工序在第一过孔内形成所需的导电补偿块10；继续参见图2，为了简化像素结构的制作工艺，优选地，导电补偿块10与第一透明电极层7同时成型；因此，导电补偿块10的厚度与第一透明电极层7的厚度相等。此外，因第一透明电极层7通常是由氧化铟锡（ITO）、钼补偿块或钼铝合金材料制成的，所以优选地，导电补偿块10为氧化铟锡补偿块、钼补偿块或钼铝合金补偿块。
但不限于上述两种实施方式，也可以采用如下方式实现，如图3所示，为第二钝化层具有两层结构的像素结构的剖视图；在本实施方式中，第二钝化层8包括：设置于树脂层6、第一透明电极层7以及第一过孔内、第二过孔内的透明氧化层81，设置于透明氧化层81上的氮化硅层82；导电补偿块10的厚度与透明氧化物层81的厚度相等。透明氧化层81和氮化硅层82具体可通过沉积方式形成，而导电补偿块10首先通过掩膜、刻蚀等工序在氮化硅层82与第一过孔对应区域形成与透明氧化层81连通的第三过孔，然后通过等离子处理工艺将透明氧化层81与第一过孔对应区域变成导电体，该导电体即可当做导电补偿块10，然后进行剥离工序。
继续参见图2，进一步地，上述像素结构还包括：位于衬底基板和源漏极层4之间的栅极层1、栅极绝缘层2和有源层3；其中，栅极层1设置于衬底基板上；栅极绝缘层2覆盖栅极层1；有源层3设置于栅极绝缘层2上。
本发明实施例同时还提供了一种阵列基板，包括：多个具有上述技术方案所描述的像素结构。
本发明实施例同时还提供了一种显示装置，包括上述技术方案所提的阵列基板。
如图4所示，为本发明实施例提供的一种像素结构的制作流程图。本发明实施例提供的像素结构的制造方法包括：
步骤101、通过一次图形化处理工艺，在衬底基板的上表面形成图形化的栅极层1；
步骤102、形成覆盖栅极层1的栅极绝缘层2；
步骤103、通过一次图形化处理工艺，在栅极绝缘层2的上表面形成图形化的有源层3；
步骤104、通过一次图形化处理工艺，形成覆盖有源层3的源漏极层4；
上述步骤101～步骤104，的具体制作过程为本领域技术人员所熟知，这里不再详细描述了。
步骤105、通过一次图形化处理工艺，形成图形化的第一钝化层5和图形化的树脂层6；其中，第一钝化层5覆盖源漏极层4，且第一钝化层5具有与源漏极层4连通的第一过孔；树脂层6设置于第一钝化层5上表面，且树脂层6具有与第一过孔对应的第二过孔；参见图5a和图5b，其中，图5a为对第一钝化层和树脂层中的树脂层刻蚀后的像素结构的剖视图；图5b为对第一钝化层和树脂层中的第一钝化层刻蚀后的像素结构的剖视图。通过一次图形化处理工艺，形成图形化的第一钝化层5和图形化的树脂层6，具体包括：在源漏极层4上涂覆钝化材料形成第一钝化层5；在第一钝化层5上涂覆树脂形成树脂层6；通过掩膜、刻蚀、剥离工序在树脂层6上形成第二过孔，在第一钝化层5上形成第一过孔，且第一过孔与第二过孔对应。如此设计，通过一次图形化处理工艺，即可在第一钝化层5中形成第一过孔，在树脂层6中形成第二过孔，可以省去后续偏移树脂层6或第一钝化层5，使第一过孔与第二过孔相对的过程，不会影响像素结构的开口率，从而有利于制作具有高分别率的阵列基板。
步骤106、通过一次图形化处理工艺，在树脂层6的上表面形成图形化的第一透明电极层7，以及在第一过孔内形成一个导电补偿块10；参见图5c，为在第一过孔内设置有导电补偿块的像素结构的剖视图。可见，通过一次图形化处理工艺，在树脂层6的上表面形成图形化的第一透明电极层7，以及在第一过孔内形成一个导电补偿块10，具体包括：在树脂层6的上表面和第一过孔内沉积一层透明导电膜；通过掩膜、刻蚀、剥离工序在树脂层6上形成第二透明电极层7，在第一过孔内形成一个导电补偿块10。
步骤107、通过一次图形化处理工艺，形成覆盖树脂层6和第一透明电极层7的第二钝化层8，第二钝化层8具有第二过孔对应的第三过孔；参见图5d和图5e，其中，图5d为形成有第二钝化层的像素结构的剖视图；图5e为对第二钝化层刻蚀后的像素结构的剖视图。
步骤108、通过一次图形化处理工艺，在第二钝化层8的上表面、第三过孔内、第二过孔内以及第一过孔内形成第二透明电极层9，第二透明电极层9通过导电补偿块10与源漏极层4电连接。参见图5f，为形成有第二透明电极层的阵列基板的剖视图。通过一次图形化处理工艺，在第二钝化层8的上表面形成第二透明电极层9，具体包括：在第二钝化层8的上表面，第三过孔内、第二过孔内和第一过孔内沉积一层透明导电膜，所述透明导电膜覆盖导电补偿块10，具体包括：位于第二钝化层8的上表面的透明导电膜，位于第三过孔内、第二过孔内、第一过孔内和导电补偿块10上的透明导电膜，使得第二透明电极层9通过导电补偿块10与源漏极层4电连接。
在上述实施例中，导电补偿块10与第一透明电极层7同时形成，但不限于此，还可以通过对第二钝化层8进行等离子处理形成，具体地，请参见图6a、图6b和图6c，其中，图6a为第二钝化层具有两层结构时的像素结构的剖视图；图6b为对第二钝化层的上层结构刻蚀后的像素结构的剖视图；图6c为对第二钝化层下层结构等离子处理后的像素结构的剖视图。在通过一次图形化处理工艺，在树脂层6上形成第一透明电极层7之后，在第一透明电极层7上、树脂层6上以及第一过孔中、第二过孔中形成第二钝化层8，第二钝化层8包括：形成在第一透明电极层7上、树脂层6上以及第一过孔中、第二过孔中的透明氧化层81，形成在透明氧化层81上的氮化硅层82。该第二钝化层8的具体制作过程包括：
在第一透明电极层7、树脂层6上以及第一过孔中、第二过孔中形成一透明氧化层81，透明氧化层81可以为氧化铟氚锌（ITZO）、氧化铟镓锌（IGZO）、氧化锌（ZnO）等材料通过溅射沉积的方式制成的，沉积时选择合适的参数可以得到绝缘性的透明氧化物薄膜，例如，当采用氧化铟镓锌（IGZO）时，沉积气体采用氧气（O2），当氧气含量在60～200sccm时，可以得到绝缘性的氧化铟镓锌（IGZO）透明氧化物膜层。
在透明氧化层81上形成氮化硅层82；通过掩膜、刻蚀、剥离工序，在氮化硅层82与各个第一过孔对应的区域形成与透明氧化层81连通的第三过孔；通过等离子处理工艺，使透明氧化层81与第一过孔对应的区域变成导电体，导电体即为导电补偿块10。上述透明氧化层81的厚度一般为600-1500A，氮化硅层82的厚度一般为300～1000A，优选地，透明氧化层81的厚度为1000A，氮化硅层82的厚度为500A，如此保证第一透明电极层9和源漏极层4通过透明氧化层81的导电体连接。
需要说明的是，等离子处理可以在干刻蚀（Dry Etch）设备或等离子体增强化学气相沉积（PEVCD）设备中进行，具体为本领域技术人员所述熟知，因此等离子处理的具体过程在此不再详细描述。
从上述技术方案可知，在本发明实施例提供的像素结构的制造方法中，制作像素结构采用了七次图形化处理工艺，与现有技术中采用八次图形化处理工艺相比，减少了掩模板的使用数量，简化了生产工艺，从而提高了像素结构基板的良品率；此外，采用一次图形化处理工艺即可在树脂层6上形成第二过孔，在第一钝化层5上形成第一过孔，这样不需要第三过孔与第二过孔进行一定的偏移距离以形成第二透明电极层9和源漏极层4的半接触，可以使第一过孔与第二过孔直接相对，节省的偏移距离对掩模设计非常有益，从而有利于制作具有高分辨率的阵列基板。
综上所述，在本发明实施例提供像素结构中，通过在第一过孔内增设的一个导电补偿块，使第二透明电极层通过所述导电补偿块与源漏极层电连接，以减少沉积在第一过孔内的第二透明电极层断开的机率，即减少了第二透明电极层与源漏极层断开的机率，从而提高阵列基板的质量。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (11)
1.一种像素结构，包括：设置有源漏极层的衬底基板，覆盖所述源漏极层的第一钝化层，所述第一钝化层具有与所述源漏极层连通的第一过孔，覆盖所述第一钝化层的树脂层，所述树脂层具有与所述第一过孔对应的第二过孔，设置于所述树脂层上的第一透明电极层，位于所述树脂层上并覆盖所述第一透明电极层的第二钝化层，所述第二钝化层具有与所述第二过孔对应的第三过孔；其特征在于，还包括：
设置于所述第一过孔内的导电补偿块；
设置于所述第二钝化层上、所述第三过孔内、所述第二过孔内和所述第一过孔内的第二透明电极层；所述第二透明电极层通过所述导电补偿块与所述源漏极层电连接。
2.如权利要求1所述的像素结构，其特征在于，所述导电补偿块的厚度、第二透明电极层的厚度、第一钝化层的厚度满足以下关系式：
T1+T2≥T3
其中，T1为导电补偿块的厚度，T2为第二透明电极层的厚度，T3为第一钝化层的厚度。
3.如权利要求1所述的像素结构，其特征在于，所述导电补偿块的厚度、第二透明电极层的厚度、第一钝化层的厚度满足以下关系式：
T1+T2≥1.4×T3
其中，T1为导电补偿块的厚度，T2为第二透明电极层的厚度，T3为第一钝化层的厚度。
4.如权利要求1-3任一所述的像素结构，其特征在于，所述导电补偿块为氧化铟锡补偿块、钼补偿块或钼铝合金补偿块。
5.如权利要求1所述的像素结构，其特征在于，所述第二钝化层包括：设置于所述树脂层、所述第一透明电极层、所述第一过孔内和所述第二过孔内的透明氧化物层，设置于所述透明氧化物层上的氮化硅层；
所述导电补偿块的厚度与所述透明氧化物层的厚度相等。
6.如权利要求1所述的像素结构，其特征在于，还包括：位于所述衬底基板和所述源漏极层之间的栅极层、栅极绝缘层和有源层；其中，
所述栅极层设置于所述衬底基板上；
所述栅极绝缘层覆盖所述栅极层；
所述有源层设置于所述栅极绝缘层上。
7.一种阵列基板，其特征在于，包括：多个如权利要求1-6任一所述的像素结构。
8.一种显示装置，其特征在于，包括如权利要求7所述的阵列基板。
9.一种像素结构的制造方法，其特征在于，包括：
通过一次图形化处理工艺，在衬底基板的上表面形成图形化的栅极层；
形成覆盖所述栅极层的栅极绝缘层；
通过一次图形化处理工艺，在所述栅极绝缘层的上表面形成图形化的有源层；
通过一次图形化处理工艺，形成覆盖所述有源层的源漏极层；
通过一次图形化处理工艺，形成图形化的第一钝化层和图形化的树脂层；其中，所述第一钝化层覆盖所述源漏极层，且所述第一钝化层具有与所述源漏极层连通的第一过孔；所述树脂层设置于所述第一钝化层的上表面，且所述树脂层具有与所述第一过孔对应的第二过孔；
通过一次图形化处理工艺，在树脂层的上表面形成图形化的第一透明电极层，以及在所述第一过孔内形成一个导电补偿块；
通过一次图形化处理工艺，形成覆盖所述树脂层和所述第一透明电极层的第二钝化层，所述第二钝化层具有与所述第二过孔对应的第三过孔；
通过一次图形化处理工艺，在所述第二钝化层的上表面、所述第三过孔内、所述第二过孔内和所述第一过孔内形成第二透明电极层，所述第二透明电极层通过所述导电补偿块与所述源漏极层电连接。
10.如权利要求9所述的像素结构的制造方法，其特征在于，通过一次图形化处理工艺，形成图形化的第一钝化层和图形化的树脂层，具体包括：
在所述源漏极层上涂覆钝化材料形成第一钝化层；
在第一钝化层上涂覆树脂形成树脂层；
通过掩膜、刻蚀、剥离工序在树脂层上形成第二过孔，在第一钝化层上形成第一过孔，且所述第一过孔与所述第二过孔对应。
11.一种像素结构的制造方法，其特征在于，包括：
通过一次图形化处理工艺，在衬底基板的上表面形成图形化的栅极层；
形成覆盖所述栅极层的栅极绝缘层；
通过一次图形化处理工艺，在所述栅极绝缘层的上表面形成图形化的有源层；
通过一次图形化处理工艺，形成覆盖所述有源层的源漏极层；
通过一次图形化处理工艺，形成图形化的第一钝化层和图形化的树脂层；其中，所述第一钝化层覆盖所述源漏极层，且所述第一钝化层具有与所述源漏极层连通的第一过孔；所述树脂层设置于所述第一钝化层的上表面，且所述树脂层具有与所述第一过孔对应的第二过孔；
通过一次图形化处理工艺，在所述树脂层上形成第一透明电极层；
在所述第一透明电极层上、所述树脂层上、所述第一过孔中和所述第二过孔中形成第二钝化层，所述第二钝化层包括：形成在所述第一透明电极层上、所述树脂层上以及所述第一过孔中、所述第二过孔中的透明氧化层，形成在所述透明氧化层上的氮化硅层；
通过掩膜、刻蚀工序，在所述氮化硅层与所述第一过孔对应的区域形成与所述透明氧化层连通的第三过孔；
通过等离子处理工艺，使所述透明氧化层与所述第一过孔对应的区域变成导电体，所述导电体即为所述导电补偿块；
通过一次图形化处理工艺，在所述第二钝化层的上表面、所述第三过孔内壁上、所述第二过孔内壁上、所述第一过孔内壁上和所述导电补偿块上形成第二透明电极层，所述第二透明电极层通过所述导电补偿块与所述源漏极层电连接。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310522155.7A CN103531593B (zh) | 2013-10-29 | 2013-10-29 | 像素结构、阵列基板、显示装置及像素结构的制造方法 |
| PCT/CN2014/078851 WO2015062265A1 (zh) | 2013-10-29 | 2014-05-29 | 像素结构、阵列基板、显示装置及像素结构的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310522155.7A CN103531593B (zh) | 2013-10-29 | 2013-10-29 | 像素结构、阵列基板、显示装置及像素结构的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103531593A true CN103531593A (zh) | 2014-01-22 |
| CN103531593B CN103531593B (zh) | 2015-03-04 |
Family
ID=49933466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310522155.7A Active CN103531593B (zh) | 2013-10-29 | 2013-10-29 | 像素结构、阵列基板、显示装置及像素结构的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103531593B (zh) |
| WO (1) | WO2015062265A1 (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015062265A1 (zh) * | 2013-10-29 | 2015-05-07 | 京东方科技集团股份有限公司 | 像素结构、阵列基板、显示装置及像素结构的制造方法 |
| CN105093763A (zh) * | 2015-08-19 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、液晶显示面板及显示装置 |
| CN105788516A (zh) * | 2014-12-23 | 2016-07-20 | 昆山国显光电有限公司 | Oled显示面板及其制造方法和有源矩阵有机发光显示器 |
| WO2017147974A1 (zh) * | 2016-03-01 | 2017-09-08 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及制得的阵列基板 |
| CN111341822A (zh) * | 2020-03-16 | 2020-06-26 | 合肥鑫晟光电科技有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
| CN111613575A (zh) * | 2020-05-07 | 2020-09-01 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN114326231A (zh) * | 2021-12-14 | 2022-04-12 | 广州华星光电半导体显示技术有限公司 | 显示面板及其制备方法与显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1761050A (zh) * | 2004-08-19 | 2006-04-19 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| US20060102900A1 (en) * | 2004-11-18 | 2006-05-18 | Hyun-Soo Shin | Flat panel display and its method of fabrication |
| CN102096250A (zh) * | 2009-12-14 | 2011-06-15 | 乐金显示有限公司 | 制造液晶显示装置的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102361033B (zh) * | 2011-10-13 | 2013-09-11 | 福州华映视讯有限公司 | 显示面板的画素结构及其制作方法 |
| CN102508385A (zh) * | 2011-11-17 | 2012-06-20 | 华映视讯（吴江）有限公司 | 像素结构、阵列基板及其制作方法 |
| CN103531593B (zh) * | 2013-10-29 | 2015-03-04 | 京东方科技集团股份有限公司 | 像素结构、阵列基板、显示装置及像素结构的制造方法 |
-
2013
- 2013-10-29 CN CN201310522155.7A patent/CN103531593B/zh active Active
-
2014
- 2014-05-29 WO PCT/CN2014/078851 patent/WO2015062265A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1761050A (zh) * | 2004-08-19 | 2006-04-19 | 三星电子株式会社 | 薄膜晶体管阵列面板及其制造方法 |
| US20060102900A1 (en) * | 2004-11-18 | 2006-05-18 | Hyun-Soo Shin | Flat panel display and its method of fabrication |
| CN102096250A (zh) * | 2009-12-14 | 2011-06-15 | 乐金显示有限公司 | 制造液晶显示装置的方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015062265A1 (zh) * | 2013-10-29 | 2015-05-07 | 京东方科技集团股份有限公司 | 像素结构、阵列基板、显示装置及像素结构的制造方法 |
| CN105788516A (zh) * | 2014-12-23 | 2016-07-20 | 昆山国显光电有限公司 | Oled显示面板及其制造方法和有源矩阵有机发光显示器 |
| CN105093763A (zh) * | 2015-08-19 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种阵列基板、其制作方法、液晶显示面板及显示装置 |
| WO2017147974A1 (zh) * | 2016-03-01 | 2017-09-08 | 深圳市华星光电技术有限公司 | 阵列基板的制作方法及制得的阵列基板 |
| CN111341822A (zh) * | 2020-03-16 | 2020-06-26 | 合肥鑫晟光电科技有限公司 | 显示基板及其制备方法、显示面板和显示装置 |
| CN111613575A (zh) * | 2020-05-07 | 2020-09-01 | 南京中电熊猫平板显示科技有限公司 | 一种阵列基板及其制造方法 |
| CN114326231A (zh) * | 2021-12-14 | 2022-04-12 | 广州华星光电半导体显示技术有限公司 | 显示面板及其制备方法与显示装置 |
| CN114326231B (zh) * | 2021-12-14 | 2023-10-13 | 广州华星光电半导体显示技术有限公司 | 显示面板及其制备方法与显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103531593B (zh) | 2015-03-04 |
| WO2015062265A1 (zh) | 2015-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103531593B (zh) | 像素结构、阵列基板、显示装置及像素结构的制造方法 | |
| CN102723269B (zh) | 阵列基板及其制作方法、显示装置 | |
| US11398505B2 (en) | Display substrate and manufacturing method thereof, display panel, and display device | |
| CN103715267A (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
| CN103474437B (zh) | 一种阵列基板及其制备方法与显示装置 | |
| CN103314431A (zh) | 制造氧化物薄膜晶体管阵列的方法和结合其的装置 | |
| CN104090401B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN103094287B (zh) | 阵列基板及其制备方法、显示装置 | |
| US20180047760A1 (en) | Display substrate and manufacturing method thereof, display device | |
| CN103456745A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN105097845A (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN105304646A (zh) | 阵列基板及其制造方法、显示面板、显示装置 | |
| CN103985639B (zh) | 一种薄膜晶体管及其制备方法、显示基板、显示装置 | |
| US9716117B2 (en) | Method for producing a via, a method for producing an array substrate, an array substrate, and a display device | |
| CN103413834B (zh) | 一种薄膜晶体管及其制作方法、阵列基板及显示装置 | |
| CN104701315A (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN104952935B (zh) | 一种薄膜晶体管结构及其制备方法 | |
| CN104241296A (zh) | 一种阵列基板及其制作方法和显示装置 | |
| US9799688B2 (en) | Array substrate with uniform charge distribution, method for manufacturing the same and display device | |
| CN104409510A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN105070765A (zh) | 薄膜晶体管、阵列基板、显示装置及制造方法 | |
| US9263483B2 (en) | Array panel and manufacturing method for the same | |
| CN104362180A (zh) | 一种薄膜晶体管及其制作方法、显示基板和显示装置 | |
| US10249648B2 (en) | Manufacturing methods of array substrates and array substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |