CN103516631A - 通信装置 - Google Patents

Abstract

本发明涉及一种通信装置以及一种通信装置的故障检测方法。根据本发明的通信装置包括：划分电路，被配置成将接收自网络的数据块分成多个单元；多个处理电路，每个处理电路被配置成针对接收自划分电路的多个单元执行预定处理；组装电路，被配置成从接收自多个处理电路的多个单元组装数据块；以及第一控制电路，被配置成确定在单元中存储的多个计算结果中是否存在失配，其中划分电路、多个处理电路和组装电路中的至少两者在单元中存储针对多个单元中的至少一个的错误检查计算的计算结果。

Description

通信装置

技术领域

这里讨论的实施例涉及一种通信装置。

背景技术

在构成互联网协议（IP）网络的诸如核心路由器和边缘路由器的通信装置中需要高速和高容量分组转发。因此，提供了通过硬件处理执行分组转发的通信装置。通过硬件处理（硬件逻辑）执行分组转发的通信装置将从网络接收到的、具有可变尺寸的分组分成多个具有固定尺寸的单元并且其中在单元状态下执行统一的交换和缓冲。因此，实现了高速分组转发。随后，从多个单元组装分组并且将分组传送到网络。

日本公开专利公布第5-22329号是相关技术的示例。

发明内容

因此，本发明的一个方面的目的在于提供一种便于指明单元传送路径中的故障发生部分的技术。

根据本发明的一个方面，一种通信装置包括：划分电路，被配置成将接收自网络的数据块分成多个单元；多个处理电路，每个处理电路被配置成针对接收自划分电路的多个单元执行预定处理；组装电路，被配置成从接收自多个处理电路的多个单元组装数据块；以及第一控制电路，被配置成确定在单元中存储的多个计算结果中是否存在失配，其中划分电路、多个处理电路和组装电路中的至少两者在单元中存储针对多个单元中的至少一个单元的错误检查计算的计算结果。

附图说明

图1图示了根据一个实施例的通信装置适用的网络***的示例；

图2示意性地图示了根据该实施例的通信装置的电路配置；

图3是图示图2中所示的每个电路块的细节的示图（硬件配置示图）；

图4A示意性地图示了由L2/L3处理引擎执行的分组到单元的转换；

图4B图示了单元的格式示例；

图5示意性地图示了由图3中所示的通信装置的硬件实现的功能；

图6图示了通信装置的操作示例，具体地，图示了针对单元的信息存储的示例；

图7是图示分组划分电路（L2/L3处理引擎）的处理示例的流程图；

图8是图示QoS处理电路（业务管理器）的处理示例的流程图；

图9是图示交换机（交换机装置）的处理示例的流程图；

图10是图示分组组装电路（L2/L3处理引擎）的处理示例的流程图；

图11图示了使用测试分组T1的再现测试的操作示例；

图12图示了使用测试分组T2和T3的再现测试的操作示例；

图13图示了使用共享存储器地址信息的共享存储器诊断处理；

图14是图示根据上述再现测试和故障确认测试的装置控制电路（再现测试模块）的处理示例的流程图；

图15图示了故障通知信息的显示示例；以及

图16图示了故障通知信息的显示示例。

具体实施方式

构成IP网络的诸如核心路由器和边缘路由器的通信装置包括例如，执行与接收自网络的分组的转发相关的处理的多个转发构件以及针对通过分组划分生成的多个单元执行交换的交换构件。交换构件通常包括多级交换机，该多级交换机包括多个交换机。一个转发构件接收到的分组被分成将被输入到交换构件中的多个单元。交换构件引用赋予单元的信息并且将单元转发到传送侧的转发构件。传送侧的转发构件从多个单元组装原始分组。在执行检查组装的分组是否包括错误的错误检查之后，分组被传送到网络。因此，单元在从接收侧的转发构件经由多级交换机到传送侧的转发构件的预定单元传送路径中行进。

上述确定恢复的分组是否包括错误的错误检查方法能够确认分组错误的存在。然而，难于指明单元传送路径上的发生故障的故障发生部分。因此，通信装置的服务可能中断并且需要用于指明故障发生部分的操作以便指明故障发生部分。此时，可能需要检查整个单元传送路径。

此外，当错误发生时，需要确定错误是暂时错误还是永久错误（间歇发生的错误），以便解决引起错误的故障。对于该确定，通常执行再现测试，其中准备与发生错误的情况相同的资源和数据模式。然而，难于在通信装置的服务期间执行再现测试。

期望提供一种便于指明单元传送路径中的故障发生部分的技术。

下文参照附图描述本公开的一个实施例。该实施例的配置是例示并且本公开不限于该实施例的配置。

<网络配置示例>

图1图示了根据该实施例的通信装置适用的网络***的示例。在图1中，网络***包括核心网络1和与核心网络1连接的多个接入网络2。核心网络1用作使接入网络2彼此耦接的骨干网络。

核心网络1包括设置在接入网络2和核心网络1之间的边界上的边缘路由器（还被称为边缘节点）3（核心网络的入口和出口）以及使边缘路由器3彼此耦接的核心路由器（还被称为核心节点）4。图1中所示的边缘路由器3和核心路由器4的编号和连接状态（拓扑）是示例并且根据核心网络1的用途被任意设定。

接入网络2是例如光学网络，并且边缘路由器3将接收自接入网络2的光学信号转换成电信号以便获得IP分组。IP分组例如根据IP分组的目标地址，从入口出的边缘路由器3行进通过一个或更多个核心路由器4到达出口处的边缘路由器3。IP分组在出口处的边缘路由器3被再次转换成光学信号并且被传送到与出口处的边缘路由器3连接的接入网络2。

上述边缘路由器3和核心路由器4是通信装置的示例。然而，通信装置的使用应用不限于边缘路由器3和核心路由器4。此外，边缘路由器3和核心路由器4可以经由光学线路相互连接。此外，接入网络2是光学网络不是先决条件，接入网络2可以是与核心网络1电连接的接入网络。接入网络2是“网络”的示例。

此外，上述IP分组是“分组”的示例，并且分组是“数据块”的示例。数据块可以包括诸如媒体接入控制（MAC）帧的帧。

<通信装置的配置示例>

图2示意性图示了根据该实施例的通信装置的电路配置。图2图示了适于用作上文所述的作为通信装置的例示的边缘路由器3和核心路由器4的层3交换机（L3SW）的配置。这里，图2中所示的L3SW能够用作层2交换机（L2SW）。因此，通信装置包括L2SW和L3SW。对于图2中所示的通信装置10，与作为L3SW的功能相关的配置主要在下文中描述。

参照图2，通信装置10包括多个线路处理电路11、分别与线路处理电路11连接的多个转发处理电路12、连接转发处理电路12的交换电路13、以及与交换电路13连接的装置控制电路14。此外，每个转发处理电路12包括分组处理电路15、服务质量（QoS）处理电路16和控制电路17。

图3图示了图2中所示的每个电路块的细节（通信装置10的硬件配置图）。然而，图2中所示的线路处理电路11具有彼此相同的配置并且图2中所示的转发处理电路12具有彼此相同的配置。因此，图3图示了具有单个线路处理电路11和单个转发处理电路12的硬件配置。

<<线路处理电路>>

线路处理电路11是所谓的通信接口（通信接口电路）并且存储与诸如图1中所示的接入网络2的网络连接的多条线路。

参照图3，线路处理电路11包括存储多条线路的多个传送端口和多个接收端口（未示出），并且进一步包括光学模块111、端口物理层（PHY）112、媒体接入控制器（MAC）113和成帧器114。

光学模块111执行将接收自与接收端口连接的光学线路（光纤）的光学信号转换成电信号（光电转换）的处理。此外，光学模块111执行将接收自PHY112的电信号转换成光学信号（电光转换）以便从传送端口输出光学信号的处理。

PHY112执行层1，即物理层的处理。例如，PHY112对从光学模块111输入的电信号的波形进行整形。MAC113执行与包括媒体接入控制（MAC）层的层2相关的处理。MAC113和成帧器114从电信号生成MAC帧以便将其传送到转发处理电路12。

光学模块111、PHY112、MAC113和成帧器114针对接收自分组处理电路115的MAC帧执行与上述处理相反的操作，并且将最终生成的光学信号从输出端口传送到光学线路。

通过应用通用装置芯片（通用电路芯片）实现光学模块111、PHY112、MAC113和成帧器114。这里，专用硬件芯片也是适用的。成帧器114例如由现场可编程门阵列（FPGA）和专用集成电路（ASIC）的组合实现。

<<转发处理电路>>

如上文所述，转发处理电路12包括分组处理电路15、QoS处理电路16和控制电路17。

[分组处理电路]

分组处理电路15包括L2/L3处理引擎151、内容可寻址存储器（CAM）（相联存储器）152和存储器153。存储器153用作MAC帧（IP分组）的存储区域。

L2/L3处理引擎151执行与从线路处理电路11输入的MAC帧相关联的层2处理（例如，MAC帧的接收处理）以及针对接收到的MAC帧中包括的IP分组的层3处理（例如，路由）。

L2/L3处理引擎151用作分组划分电路（分组划分装置）154（图5），其将IP分组分成多个单元，以便在通信装置10中执行高速分组转发。

图4A示意性图示了L2/L3处理引擎151执行的IP分组到单元的转换并且图4B图示了单元的格式示例。如图4A中所示，L2/L3处理引擎151将可变尺寸的用户数据（IP分组）分成分别具有固定尺寸的多个单元。图4A图示了一个用户数据被分成四个单元的示例。然而，IP分组的划分数目（通过划分生成的单元的数目）根据用户数据的尺寸而变化。

如图4B中所示，单元由均具有固定尺寸的报头、有效载荷和报尾组成。有效载荷是所划分的用户数据的存储区域。L2/L3处理引擎151在用作分组划分电路154的同时按作为固定尺寸的有效载荷尺寸划分存储器153中存储的IP分组。因此，用户数据的多个片段被生成。每个片段是单元的有效载荷。这里，当用户数据尺寸不可按有效载荷尺寸划分时，与剩余的用户数据片段对应的有效载荷由剩余的用户数据片段和填码组成。在该情况下，填码尺寸存储在报头中。

报头和报尾被赋予有效载荷。在报头中，存储装置内报头信息（仅在通信装置10内部使用的信息），其包括单元标识符（例如，序列号）、单元的目标信息（目标标识符）、上述填码尺寸、以及单元的组装信息（例如，分组的划分数目和偏移位置（片段相对于划分前的用户数据的相对位置））。

目标标识符是用于在通信装置10中转发单元的内部标识符。图3中所示的CAM152用作MAC地址表格和路由表格。例如，当输入IP分组的目标IP地址时，CAM152输出与该目标IP地址对应的单元的目标标识符。L2/L3处理引擎151（分组划分电路154）将所输出的目标标识符存储在报头中。

报尾是在单元尾部的存储数据的区域。在报尾中，存储作为通过预定的哈希函数计算位列而获得的结果的哈希值，其中位列构成单元的有效载荷或者单元的报头和有效载荷。哈希函数的计算（哈希运算）是“错误检查计算”的示例并且哈希值是“错误检查计算的计算结果”的示例。然而，适用于该实施例的错误检查计算和错误检查计算的计算结果不分别限于哈希运算和哈希值。例如，不同于哈希运算和哈希值，纠错码运算和通过纠错码运算获得的纠错码适于分别用作“错误检查计算”和“错误检查计算的计算结果”。

此外，通过针对相应的单元执行多次哈希运算而获得的多个哈希值被写入报尾。在后面描述的操作示例中，设置在单元传送路径上的多个电路（分组划分电路154、QoS处理电路16、交换机1至3和分组组装电路155）针对单元使用相同的哈希函数来执行哈希运算并且将哈希值存储在单元的报尾中（参照图6）。例如，多个哈希值以与分别将哈希值写入报尾的多个电路的布置顺序一致的方式被写入报尾。因此，通过引用多个哈希值，获悉哪个电路已写入每个哈希值。此外，可以根据多个哈希值的状态指明单元错误的存在与否以及引发错误的故障发生位置。就是说，当多个哈希值包括失配时，可以检测到单元有错误。此外，可以根据哈希值的变化检测到在已写入各个哈希值的电路之间发生故障。此外，可以将哈希值写入具有已写入哈希值的电路的识别信息的报尾。

此外，共享存储器地址信息被存储在报尾中。在该实施例中，QoS处理电路16包括存储器162，存储器162用作共享存储器并且是“存储器”的示例。指示QoS处理电路16用于单元存储的共享存储器的地址的信息作为共享存储器地址信息被存储在报尾中。“存储器地址信息”可以是共享存储器的地址或者是地址指针。此外，存储在单元报尾中的哈希值和共享存储器地址信息被共同称为“报尾信息”。

此外，L2/L3处理引擎151用作分组组装电路（分组组装装置）155，其从来自交换电路13的多个单元组装原始用户数据（IP分组）。

就是说，L2/L3处理引擎151将从交换电路13到达的各个单元存储在存储器153中并且去除报头和报尾。随后，L2/L3处理引擎151基于单元的报头信息连接有效载荷以便组装（恢复）原始用户数据（IP分组）。此时，存储在报尾中的哈希值和共享存储器地址信息（被称为“报尾信息”）被传送到装置控制电路14。

例如通用装置（例如，CAM芯片、存储器芯片）适于用作分组处理电路15的CAM152和存储器153。然而，专用硬件芯片也是适用的。L2/L3处理引擎151由例如ASIC和网络处理器的组合实现。

[QoS处理电路]

QoS处理电路16包括业务管理器161和存储器162。QoS处理电路16执行与针对通过QoS处理电路16的多个单元流初步分配的QoS类对应的QoS处理。QoS处理是例如优先级控制或者优先级控制和频带控制。

存储器162临时存储从分组处理电路15输入的单元。例如，存储器162具有根据QoS类准备的多个缓冲器区域。各个缓冲器在单元流之间共享。因此，存储器162被用作共享存储器。

业务管理器161基于与每个单元的流对应的QoS类执行各个缓冲器中存储的单元的读出控制。就是说，业务管理器161用作单元读出定时的调度器。业务管理器161在调度器决定的定时从相应的缓冲器区域读出单元并且将单元传送到交换电路13。

使用例如通用存储器芯片实现上述存储器162。另一方面，业务管理器可以由ASIC和通用装置芯片的组合实现。

[控制电路]

控制电路17经由总线与线路处理电路11、分组处理电路15和QoS处理电路16连接。控制电路17包括：CPU/总线控制器171，其包括中央处理单元（CPU）171A和总线控制器171B；以及ROM/存储器172，其包括只读存储器（ROM）172A和存储器（例如，随机存取存储器（RAM））172B。

CPU171A例如将ROM172A中存储的程序加载在存储器172B上以执行该程序。因此，CPU171A经由总线控制器171B控制线路处理电路11、分组处理电路15和QoS处理电路16的操作。

通用装置芯片适于用作CPU171A、总线控制器171B、ROM172A和存储器172B。然而，专用硬件芯片也是适用的。这里，控制电路17是本地控制电路，其被提供给每个转发处理电路12，并且整个通信装置10的控制由装置控制电路14执行。控制电路17是“第一控制电路”的示例。

这里，上文描述的分组处理电路15、QoS处理电路16和控制电路17可以具有与上述电路配置示例不同的电路配置，只要分组处理电路15、QoS处理电路16和控制电路17能够实现各自的功能。

<<交换电路>>

交换电路13包括串联连接的多个交换机装置131。图3图示了三个交换机装置131（131A、131B、131C）。然而，交换机装置131的数目可以被任意设定。

每个交换机装置131包括多个输入端口和多个输出端口。每个交换机装置131引用单元报头中存储的目标标识符并且从相应的输出端口输出单元。例如，交换机装置131包括目标标识符和输出端口之间的关联表格（未示出）并且从与目标标识符对应的输出端口输出单元。

替选地，可以采用如下配置：关联表格保存目标标识符、输出侧的目标标识符和输出端口之间的关联关系，并且开关装置131在将相应的单元转发到与输入的单元的目标标识符对应的输出端口之前，将单元中存储的目标标识符重写为输出侧的目标标识符。

各个交换机装置131与图2中所示的转发处理电路12连接，尽管这在图3中未示出。每个交换机装置131将单元传送到与单元地址对应的转发处理电路12（IP分组）。

就是说，当单元的目标标识符指示转发到特定的转发处理电路12时，每个交换机装置131将单元转发到该特定的转发处理电路12。另一方面，当单元的目标标识符指示转发到下一交换机装置131时，每个交换机装置131将单元转发到该下一交换机装置131。因此，多个交换机装置131用作多级交换机，其将输入到交换电路13中的单元分配给目标转发处理电路12。

此外，每个交换机装置131针对接收到的单元执行错误检查计算（哈希运算）并且将计算结果（哈希值）存储在单元的报尾中。在每个交换机装置131中执行哈希运算。

<装置控制电路>

装置控制电路14包括：CPU/总线控制器141，其包括CPU141A和总线控制器141B；以及ROM/存储器142，其包括ROM142A和存储器（例如，RAM）142B。

装置控制电路14经由总线与转发处理电路12和交换电路13连接。CPU141A例如将ROM142A中存储的程序加载在存储器142B上以便执行该程序。因此，装置控制电路14监控转发处理电路12和交换电路13的操作并且经由总线控制器141B基于监控结果执行控制。例如，装置控制电路14执行后面将描述的再现测试、共享存储器诊断和故障处理。装置控制电路14是“第二控制电路”的示例。CPU141A、总线控制器141B、ROM142A和存储器142B可以分别使用通用装置芯片来实现。

图5示意性图示了由图3中所示的通信装置10的硬件实现的功能。如图5中所示，分组处理电路15用作配备有分组划分电路154和分组组装电路155的电路。另一方面，交换电路13用作配备有多级交换机（交换机1、交换机2和交换机3）的装置，各个交换机分别对应于图3中所示的多个交换机装置131A、131B和131C。分组划分电路154和分组组装电路155分别是“划分电路”和“组装电路”的示例。

在分组划分电路154处接收到的IP分组（图5，P）被分成多个单元（图5，C）并被输出。每个单元在通过QoS处理电路16之后被输入到交换电路13中。在图5中所示的示例中，被输入到交换电路13中的每个单元通过交换机1（交换机装置131A）、交换机2（交换机装置131B）和交换机3（交换机装置131C）到达分组处理电路15的分组组装电路155。分组组装电路155组装并输出分组。

因此，从IP分组生成的多个单元行进通过在通信装置10中形成的预定的单元传送路径（分组划分电路154→QoS处理电路16→交换机1→交换机2→交换机3→分组组装电路155）。此外，QoS处理电路16和交换机1至3是“多个处理电路”的示例。

这里，图5为了简化描述而图示了将分组划分电路154和分组组装电路155配备给一个转发处理电路12（分组处理电路15）的示例。常见情况是，配备有生成多个单元的分组划分电路154的转发处理电路12不同于配备有从多个单元组装IP分组的分组组装电路155的转发处理电路12。

因此，假设单元传送路径跨过两个转发处理电路12的情况，与后面描述的再现测试相关的处理由执行整个装置的控制的装置控制电路14执行。

<操作示例>

<<报尾信息存储>>

图6图示了通信装置10的操作示例，具体地图示了针对单元的报尾信息存储的示例。图7是图示分组划分电路154（L2/L3处理引擎151）的处理示例的流程图。图8是图示QoS处理电路16（业务管理器161）的处理示例的流程图。图9是图示交换机1至3（交换机装置131）的处理示例的流程图。图10是图示分组组装电路155（L2/L3处理引擎151）的处理示例的流程图。

在图6中，当IP分组被输入到分组划分电路154中时，分组划分电路154开始图7中所示的处理。分组划分电路154将接收到的IP分组分成多个单元（操作1）。随后，分组划分电路154执行每个单元的有效载荷的哈希运算并且将哈希值写入每个单元的报尾（操作2）。随后，分组划分电路154传送每个单元。

在该操作示例中，假设如图4A中所示的IP分组被分组划分电路154分成将被输出的单元1、单元2、单元3和单元4的情况。然而，图6仅图示了单元3。在各个单元1至4的报尾中，存储在分组划分电路154中计算的哈希值“H1”（图4A和图6中的<1>）。

随后，单元1至4被输入到QoS处理电路16中。QoS处理电路16开始图8中所示的针对接收到的单元1至4的处理。就是说，QoS处理电路16首先执行单元1至4的报头的奇偶校验以便确认报头信息没有错误（操作011）。

随后，QoS处理电路16执行每个单元的有效载荷的哈希运算并且将哈希值写入单元1至4的报尾中（操作012）。随后，QoS处理电路16将单元1至4存储在共享存储器（存储器162的缓冲器）中并且将地址指针（写入开始指针和写入结束指针）登记在存储器162中形成的地址管理先入先出（FIFO）队列上。此后，QoS处理电路16将地址指针写入单元1至4的报尾中（操作013）。地址指针是“存储器地址信息”的示例。随后，QoS处理电路16通过调度器读出单元（QoS处理）（操作014）并且从缓冲器读出的单元1至4被传送到交换电路13。这里，操作012的处理和操作013的处理可以按反转的顺序执行。

通过图8中所示的处理，单元1至4被临时存储在QoS处理电路16中包括的存储器162（共享存储器）中。此后，在与QoS类对应的定时读出单元1至4并且将其传送到交换电路13。

此外，在QoS处理电路16中，业务管理器161将哈希值“H2”存储在单元1至4的报尾中（图6中的<2>）。此外，业务管理器161将写入单元的存储器162的地址，即共享存储器地址信息“P1”存储在单元1至4的报尾中（图6中的<3>）。

将单元1至4输入到交换电路13的交换机1中。随后，交换机1开始图9中所示的处理。就是说，交换机1执行单元报头的奇偶校验（操作021）。随后，交换机1执行每个单元的有效载荷的哈希运算并且将哈希值写入单元的报尾中（操作022）。随后，交换机1执行交换处理（操作023）。通过交换处理，交换机1根据单元1至4的报头中分别存储的目标标识符将单元1至4转发到交换机2。此时，将重新计算的哈希值“H3”存储在单元1至4的报尾中（图6中的<4>）。

交换机2执行图9中所示的处理并且根据目标标识符将单元1至4转发到交换机3。此时，如交换机1的情况那样，交换机2针对单元1至4执行哈希运算并且将哈希值“H4”存储在单元1至4的报尾中（图6中的<5>）。

交换机3也执行与交换机1和2相同的处理（图9）并且作为交换机3中的哈希运算结果的哈希值“H5”被存储在单元1至4的报尾中（图6中的<6>）。根据目标标识符将各个单元1至4传送到分组处理电路15的分组组装电路155。

分组组装电路155针对接收到的单元1至4执行图10中所示的处理。就是说，分组组装电路155执行单元报头的奇偶校验（操作031）。随后，分组组装电路155执行每个单元的有效载荷的哈希操作并且将哈希值“H6”（未示出）写入单元1至4的报尾中（操作032）。

随后，分组组装电路155检查单元1至4中的写入单元报尾中的所有哈希值是否彼此一致（操作033）。在该情况下，当所有哈希值彼此一致时，分组组装电路155确定在有效载荷中不存在位错误（操作034中的“否”）并且使处理前往操作036。另一方面，当哈希值包括失配时，分组组装电路155确定在有效载荷中存在位错误（操作034中的“是”）并且使处理前往操作035。

在操作035中，分组组装电路155提取单元报尾中存储的共享存储器地址信息（地址指针信息）。随后，分组组装电路155基于单元1至4的报头信息执行原始IP分组的组装处理。这里，可以针对单元1至4独立执行上述操作031至035的处理。

随后，分组组装电路155确定是否需要再现测试（操作037）。当发现上述的哈希值失配时，确定需要再现测试。当所有哈希值彼此一致时，确定不需要再现测试。

当需要再现测试时（操作037中的“是”），分组组装电路155将组装的IP分组转发到控制电路17并且控制电路17将IP分组转发到装置控制电路14。就是说，IP分组被传送到装置控制电路14。另一方面，当不需要再现测试时（操作037中的“否”），分组组装电路155将IP分组（MAC帧）传送到相应的线路处理电路11。

在图10中所示的处理示例中，分组组装电路155执行哈希值的匹配/失配确定。就是说，采用分组组装电路155（组装电路）“包括确定在单元中存储的多个计算结果（哈希值）是否存在失配的控制电路”的配置。另一方面，分组组装电路155可以将单元报尾中存储的信息传送到控制电路17并且控制电路17的CPU171A可以执行上述的操作033、034、035和037的处理。就是说，也可以采用这种独立于分组组装电路155（组装电路）的控制电路“确定在单元中存储的多个计算结果（哈希值）是否存在失配”的配置。

[[存储哈希值（错误检查计算结果）的功能效果]]

根据该实施例，如上文所述，在分组划分电路154、分组组装电路155以及针对单元执行预定处理的多个处理电路（QoS处理电路16和交换机1至3）中将有效载荷的哈希值存储在每个单元1至4的报尾中。随后，分组组装电路155针对每个单元确定报尾中存储的多个哈希值是否彼此一致。

此时，当单元中的所有哈希值彼此一致时，可以确定有效载荷是正常的并且在单元的传送路径中不存在故障。另一方面，当在单元中的多个哈希值中存在失配时，可以解释成单元的有效载荷包括位错误并且可以确定在单元的传送路径上已发生故障。此外，可以估计在已写入失配的哈希值的电路之间发生了故障。

例如，假设如上文所述的这种按写入顺序将哈希值H1至H6存储在单元报尾中的配置。这里，当哈希值H1与哈希值H2至H6不一致时，可以估计或指明在已存储哈希值H1的分组划分电路154和已存储哈希值H2的QoS处理电路16之间发生了位错误。此外，当哈希值H1至H3与哈希值H4和H5不一致时，可以估计或指明在交换机1和交换机2之间发生了位错误。

此外，例如，当哈希值H1和H2、哈希值H3和H4以及哈希值H5和H6彼此不一致时，可以估计或指明在QoS处理电路16和交换机1之间发生了位错误并且在交换机2和交换机3之间也发生了位错误。因此，可以估计或指明单元的传送路径上的一个或更多个故障的发生部分。

当单元中的多个哈希值包括失配时，例如可以应用这种输出哈希值（将哈希值显示在图2中所示的终端20中包括的显示装置上，或者通过未示出的打印装置打印在纸张上）的配置。当采用该配置时，可以通过引用包括失配的多个输出哈希值来指明单元的传送路径上的故障（错误）的发生部分。

这里，在上述实施例中，图示了这种将哈希值存储在通过划分获得的所有单元中的配置。然而，可以将哈希值存储在通过划分获得的多个单元中的至少一个单元中。然而，通过增加存储哈希值的单元的数目，增加了错误检测频率。就是说，提高了错误检测精度。

此外，在上述实施例中，图示了这种分组划分电路154、QoS处理电路16、交换机1至3以及分组组装电路155执行哈希运算并且将哈希值存储在单元中的配置。然而，对于单元传送路径上的、针对单元执行处理的所有电路而言，将哈希值存储在单元中不是先决条件。就是说，单元传送路径上的、针对单元执行处理的多个电路中的至少两个电路可以存储哈希值（包括起点和终点）。可以以各种方式选择执行哈希值存储的电路。例如，可以选择分组组装电路155不执行哈希值存储的配置、仅交换机1至3执行哈希值存储的配置以及仅QoS处理电路16和交换机1至3执行哈希值存储的配置。

<<再现测试>>

描述了在图10中所示的分组组装电路155的处理结束之后执行的再现测试的操作示例。图11图示了使用测试分组T1的再现测试的操作示例。图12图示了使用测试分组T2和T3的再现测试的操作示例。图13图示了使用共享存储器地址信息的共享存储器诊断处理。

[使用测试分组T1的再现测试]

如图10中所示，当分组组装电路155确定需要再现测试时（操作037中的“是”），在分组组装电路155（L2/L3处理引擎151）中组装的、作为再现测试对象的IP分组（以下称为“错误分组E1”（参见图11））被传送到装置控制电路14（图11中的<1>）。此时，各个单元的报尾信息（多个哈希值和共享存储器地址信息）也被传送到装置控制电路14。

错误分组E1和报尾信息被存储在装置控制电路14的存储器142B中。当接收到错误分组E1时，CPU141A根据程序的执行用作再现测试模块143（参见图11）并且执行如下操作。

也就是，再现测试模块143生成用于再现测试的测试分组。在该实施例中，再现测试模块143生成通过在错误分组E1的复本上设定测试标志（测试分组标识符）而获得的测试分组T1。测试分组T1是“第一测试数据块”的示例。

测试分组T1被转发到包括已划分错误分组E1的原本的分组划分电路154（分组处理电路15）的转发处理电路12的控制电路17。

控制电路17将测试分组T1转发到分组划分电路154（图11中的<2>）。因此，分组划分电路154、QoS处理电路16、交换机1至3以及分组组装电路155针对测试分组T1执行与关于原始IP分组相同的处理（图11中的<3>）。

就是说，测试分组T1在分组划分电路154处被分成多个测试单元（图11图示了测试分组T1被分成四个测试单元TC1至TC4的示例）。测试单元通过QoS处理电路16和交换机1至3到达分组组装电路155。就是说，测试单元流过与原始单元相同的单元传送路径。此时，如原始单元的情况，哈希值H1至H6以及共享存储器地址信息被存储在每个单元的报尾中。

随后，在分组组装电路155中组装的测试分组T1和与测试分组T1相关的报尾信息被传送到再现测试模块143（图11中的<4>）。分组组装电路155根据提供给所组装的IP分组的测试标志将该IP分组识别为测试分组。分组组装电路155不会向线路处理电路11传送被识别为测试分组的IP分组。

当与测试分组T1相关的单元中的所有多个哈希值彼此相同时，基于报尾信息，再现测试模块143可以确定引发错误分组E1的出现的故障是暂时故障。另一方面，当多个哈希值的失配状态与关于原始IP分组的多个哈希值的失配状态一致时，可以确定故障被再现，就是说，发生了永久故障（间歇发生的错误）。

例如，当在关于原始IP分组的多个哈希值（设为哈希值H1至H6）中，哈希值H1至H5与哈希值H6不一致，并且在关于测试分组T1的多个哈希值中，哈希值H1至H5与哈希值H6不一致时，可以确定在相同的部分上发生故障。

这里，错误分组E1，即测试分组T1包括位错误和针对原始IP分组的测试标志。因此，即使单元传送路径是正常的，仍计算与针对原始IP分组计算的哈希值不同的哈希值。

[关于测试分组T1的再现测试的功能效果]

根据上述的使用测试分组T1的再现测试，执行使用作为错误分组E1的复本的测试分组T1的再现测试。因此，可以在与关于原始IP分组的故障发生几乎相同的条件下执行再现测试。因此，可以高度精确地执行再现性存在与否的确认。此外，在与关于原本的故障发生几乎相同的条件下执行再现测试，能够缩小故障待检部分。

此外，可以通过将测试分组T1推入单元传送路径（推入分组划分电路154）中来执行再现测试。因此，可以在通信装置10的操作期间（服务期间）执行再现测试。换言之，可以避免通信装置10因为再现测试而停止操作。

例如，假设在关于测试分组T1的多个哈希值中，哈希值H1至H5与哈希值H6不一致，而在关于原本的多个哈希值中，哈希值H1至H4与哈希值H5和H6不一致的情况。在该情况下，可以确定在与哈希值H5对应的部分（在交换机2和交换机3之间）上的故障是暂时故障。另一方面，可以确定极有可能（高可疑度）的是，与哈希值H6对应的部分（在交换机3和分组组装电路155之间）是永久故障部分。上述的使用测试分组T1的再现测试的次数不限于一次，而是可以执行再现测试足够的次数。因此，可以提高区别暂时故障和永久故障的准确度以及缩小永久故障的待检部分的准确度。

[使用测试分组T2和T3的再现测试]

存在如下情况：引起单元的有效载荷的位错误的故障由配备给分组处理电路15、QoS处理电路16和交换机装置131的存储器的存储器堆叠故障（存储器的某个地址被固定为“1”或“0”并且变得难于重写地址的现象）引起。

假设如下情况：由于存储器堆叠故障引起位反转，引发原始IP分组的位错误，在该状态下执行使用测试分组T1的再现测试。在该情况下，由于存储器堆叠故障引起的位反转，生成了包括在测试分组T1中的位错误（反转位）。因此，由于存储器堆叠故障而固定的地址的位值与反转位的位值相同。因此，在将测试单元写入与原始单元相同的地址时，不会发生与原始单元相似的位反转。因此，存储器堆叠故障不会反映到测试分组T1的有效载荷的哈希值。因此，有可能错误地确定故障没有再现性。

为了解决该问题，在再现测试模块143中执行的再现测试中执行如下处理。就是说，如图12中所示，再现测试模块143生成至少错误确定区域中的所有位值均为“0”（除了测试标志“ON”=1）的测试分组（全为零分组）T2和至少错误确定区域中的所有位值均为“1”（测试标志“ON”=1）的测试分组（全为一分组）T3，并且针对测试分组T2和T3执行与测试分组T1相同的再现测试。

测试分组T2和T3具有与原始IP分组相同的尺寸。错误确定区域是排除测试分组T2和T3的测试标志的存储区域的区域。然而，当可以在不设定关于测试分组T2和T3的测试标志的情况下确定接收到的分组是否是测试分组时，测试分组的存储区域可以被设定为“0”或“1”。例如，当接收到的分组中的“0”或“1”的占位等于或大于预定阈值时，执行用于确定接收到的分组是测试分组T2或T3的处理，能够避免设定针对测试分组T2和T3的测试标志。测试分组T2是“第二测试数据块”的示例，并且测试分组T3是“第三测试数据块”的示例。

测试分组T2和T3被传送到分组划分电路154以便被分成多个测试单元。各个测试单元行进通过与原始单元相同的单元传送路径以便在分组组装电路155处被接收。分组组装电路155通过使用接收到的测试单元来组装测试分组T2和T3。分组组装电路155将所组装的测试分组T2和T3以及用于测试分组T2和T3的组装的测试单元的报尾信息传送到再现测试模块143。

再现测试模块143确定单元中的、包括在测试分组T2和T3的报尾信息中的多个哈希值是否彼此相同。关于测试分组T2或T3的哈希值彼此不一致的情况指示了有效载荷的至少一个位反转。因此，当多个哈希值彼此不一致时，可以确定在首先出现哈希值变化的部分处发生了存储器堆叠故障。此外，当发生哈希值的失配时，再现测试模块143再一次或多次将测试分组T2和T3中的发生哈希值失配的一个测试分组传送到分组划分电路154，能够确定是否可以获得关于哈希值的相同的结果（故障是否再现）。

通过上述处理，允许再现测试模块143确定在分组组装电路155（组装电路）中分别组装的测试分组T2（第二测试数据块）和测试分组T3（第三测试数据块）中是否有至少一个测试分组的错误确定区域具有反转的位值。

[使用测试分组T2和T3的再现测试的功能效果]

根据上述的使用测试分组T2和T3的再现测试，可以检测在测试分组T1中未检测到的存储器堆叠故障并且通过测试分组T2或T3的另一次传送来确认存储器堆叠故障的再现性。

此外，如使用测试分组T1的再现测试的情况，还仅通过将测试分组T2和T3传送（输入）到分组划分电路154来执行使用测试分组T2和T3的再现测试。因此，可以在通信装置10的操作状态（服务状态）下执行再现测试。

[使用共享存储器地址信息（共享存储器诊断）的故障确认测试]

如上文所述，多个单元流的单元被存储在QoS处理电路16中的共享存储器（存储器162）中。因此，某个单元流的单元相对于存储器162的写入位置根据其他单元流的单元的存储状态而改变。因此，不能确保在上述再现测试中测试单元相对于存储器162的写入位置与原始单元的写入位置相同。因此，即使在待检由QoS处理电路16的存储器162引起的位错误的情况下，也难于在与原始单元相同的条件下执行再现测试。

因此，当在出现错误分组E1时根据单元中的多个哈希值的失配状态待检QoS处理电路16和交换机1之间的故障时，再现测试模块143如下使用报尾信息中包括的共享存储器地址信息来执行故障确认测试。

故障确认测试可以与使用测试分组T1的再现测试或者使用测试分组T2和T3的再现测试并行地或者无关地执行。在通信装置10处于操作（服务）中时，当基于共享存储器地址信息指明的地址处于空白状态时，执行故障确认测试。例如，控制电路17监视存储器162的空白状态并且向装置控制电路14（CPU141A）通知空白状态。CPU141A（再现测试模块143）在检测到测试对象地址的空白状态时执行故障确认测试。

如下执行故障确认测试。也就是，如图12中所示，再现测试模块143机遇报尾信息中包括的共享存储器地址信息，即存储器162的地址指针，执行存储器区域的写入/读取（W/R）测试。

具体地，装置控制电路14的CPU141A（再现测试模块143）针对相应的转发处理电路12的控制电路17（CPU171A）传送相应的存储器区域的W/R测试的指令并且CPU171A根据指令访问存储器162以便执行W/R测试。W/R测试的写入数据和读取数据被传送到再现测试模块143。这里，CPU171A可以进一步传送写入数据和读取数据之间的匹配/失配的确定结果。替选地，可以仅将匹配/失配的确定结果传送到再现测试模块143。

当写入数据和读取数据彼此不一致时，再现测试模块143确定在测试对象的共享存储器区域中存在故障。因此，根据故障确认测试，当待检共享存储器区域的故障时，可以通过相应区域的W/R测试（即共享存储器的诊断）来确定待检部分是否有故障。

[再现测试模块的处理示例]

图14是图示根据上述的再现测试和故障确认测试的装置控制电路14的处理示例的流程图。图14中所示的装置控制电路14的处理由作为CPU141A执行程序的功能的再现测试模块143执行。

参照图14，再现测试模块143（CPU141A）响应于接收到分组而开始处理。再现测试模块143首先确定接收到的分组是否是测试分组（操作041）。就是说，再现测试模块143基于分组是否具有测试标志（测试标志打开（on））来确定接收到的分组是正常分组（错误分组E1）还是测试分组。当接收到的分组是错误分组E1时，处理去往操作042。

在操作042中，再现测试模块143执行错误分组的确认处理。也就是，再现测试模块143引用与错误分组E1一起接收到的报尾信息中包括的单元中的多个哈希值，以便确认哈希值的失配，即错误发生。随后，再现测试模块143确认报尾信息中包括的共享存储器地址信息（操作043）。这里，再现测试模块143可以请求控制电路17在上述操作042的处理中转发报尾信息。

随后，再现测试模块143生成测试分组T1至T3（操作044）。也就是，再现测试模块143在存储器142B上生成测试分组T1（错误分组E1的复本）、测试分组T2（全为零分组）和测试分组T3（全为一分组）并且将测试标志分别设定到测试分组T1至T3。此外，再现测试模块143将测试分组编号分别设定到测试分组T1至T3并且将各个测试分组编号存储在存储器142B中。例如，测试分组编号“1”、“2”和“3”被分别赋予测试分组T1、T2和T3。

随后，再现测试模块143将测试分组T1至T3传送到分组划分电路154。

随后，再现测试模块143接收在分组组装电路155处组装的测试分组T1至T3以及相应的报尾信息并且将测试分组T1至T3以及报尾信息存储在存储器142B中。在接收测试分组T1至T3时执行操作041的处理。此时，设定关于测试分组T1至T3的测试标志，使得处理去往操作045。

在操作045中，再现测试模块143执行测试结果的确认处理（现象再现性）。就是说，确定报尾信息中的多个哈希值的失配状态是否与原本的失配状态一致。此外，再现测试模块143基于测试分组T2和T3的报尾信息（哈希值）确定位错误（存储器堆叠故障引起的位反转）的存在与否。因此，再现测试模块143基于测试分组T1至T3确认故障的再现性的存在与否。

这里，如下配置也是适用的：获取报尾信息的分组组装电路155或者包括分组组装电路155的转发处理电路12的控制电路17执行与上述操作045的处理相似的确定处理而非上述操作045，以便将再现性的确认结果传送到再现测试模块143，并且再现测试模块143仅执行所传送的操作045中的再现性的确认结果的内容的确认。

随后，再现测试模块143确定该现象是否具有再现性（操作046）。当再现测试模块143确定该现象具有再现性时（操作046中的“是”），再现测试模块143确定该现象是永久故障并且启动故障处理。

另一方面，当再现测试模块143确定该现象没有再现性时（操作046中的“否”），再现测试模块143确定永久故障的待检部分是否是QoS处理电路16（操作047）。可以通过确定多个哈希值的失配是否源自QoS处理电路16中存储的哈希值“H2”来执行该确定。

当永久故障的待检部分不是QoS处理电路16时（操作047中的“否”），确定针对原始IP分组发生的位错误是暂时故障。另一方面，当永久故障的待检部分是QoS处理电路16时（操作047中的“是”），再现测试模块143使用上述共享存储器地址信息来执行共享存储器诊断（操作048）。

随后，再现测试模块143确定该现象是否具有再现性（操作049）。在操作049中，当再现测试模块143将写入数据和读取数据之间的失配识别为共享存储器诊断中的W/R测试的结果时，再现测试模块143确定不存在再现性（操作049中的“否”）。随后，确定由于暂时故障发生了原始IP分组的位错误。另一方面，当再现测试模块143识别到写入数据和读取数据之间的失配时，再现测试模块143确定存在再现性（操作049中的“是”）。在该情况下，确定发生永久故障，并且启动故障处理。

<故障处理>

执行如下处理作为故障处理。例如，再现测试模块143（装置控制电路14）在连接到装置控制电路14的监视终端（控制台）20（图2）中包括的显示装置（未示出）上使用至少报尾信息来显示故障通知信息。

图15和16图示了故障通知信息的显示示例。图15通过表格图示了哈希值的失配（矛盾）具有再现性的情况的故障通知信息。这里，在图15的表格中，“哈希1”表示存储在QoS处理电路16中的哈希值，并且“哈希2”表示存储在交换机1中的哈希值。此外，“哈希3”表示存储在交换机3中的哈希值并且“哈希X”表示存储在分组组装电路155中的哈希值。就是说，省略了分组划分电路154和交换机2的哈希值的显示。这里，分组划分电路154和交换机2的哈希值与图15中的“哈希1”相同。

在该表格中，分组编号表示分组的识别信息并且在图14中图示的操作044中设定。测试类型表示在再现测试中使用的测试分组的类型。在图15的示例中，“0”表示原始IP分组，“1”表示测试分组T1，“2”表示测试分组T2，并且“3”表示测试分组T3。开始指针和结束指针表示每个分组的报尾信息中包括的共享存储器地址信息（即，地址指针）。

这里，获得每个单元的报尾信息，使得可以显示每个单元的图15中所示的表格。例如，可以仅显示在确定故障处理启动中使用的一个单元的报尾信息。

在图15的表格中所示的示例中，基于测试类型“0”（原始IP分组）的记录中的“哈希3”的值和“哈希X”的值，检测到在交换机3和分组组装电路155之间发生了有效载荷的位错误[1-A]。

此外，基于测试类型“1”（测试分组T1）的记录中的“哈希3”的值和“哈希X”的值，确认哈希值波动的发生状态与原本的哈希值波动的发生状态一致，就是说，存在错误的再现性[1-B]。由于该再现性确认，启动故障处理[1-C]。

图16图示了故障通知信息的另一显示示例。图16通过表格图示了哈希值的矛盾没有再现性并且共享存储器包括在永久故障的待检部分中的情况的故障通知信息。在图16的表格中，如同图15的表格的情况，也省略了分组划分电路154和交换机2的哈希值的显示。这里，在图16中，分组划分电路154的哈希值与“哈希1”相同。交换机2的哈希值与“哈希3”相同。

在图16的表格中所示的示例中，基于测试类型“0”（原始IP分组）的记录中的“哈希1”的值和“哈希2”的值，检测到在QoS处理电路16和交换机1之间发生了有效载荷的位错误[2-A]。

然而，根据与后面的测试类型“1”（测试分组T1）、测试类型“2”（测试分组T2）和测试类型“3”（测试分组T3）对应的记录中的哈希值，不能确认错误的再现性[2-B]。

因此，执行使用测试类型“0”的记录的开始指针和结束指针（共享存储器地址信息）的共享存储器诊断（W/R测试）。随后，当检测到写入数据和读取数据之间的失配时，启动故障处理[2-D]。

作为故障处理，装置控制电路14基于多个哈希值指明永久故障部分。就是说，在装置控制电路14的ROM/存储器142中，上述单元传送路径上的存储哈希值的每个电路的信息被初步存储为通信装置10的装置信息。装置控制电路14的CPU141A通过使哈希值与电路相关联来识别发生哈希值波动的一对电路，以便指明作为哈希值波动的源的电路，当成作为永久故障部分的电路。例如，当交换机1存储的哈希值和交换机2存储的哈希值具有彼此不同的值时，CPU141A通过使装置信息与哈希值相关联来确定在交换机1和交换机2之间发生了故障并且将交换机2指明为永久故障部分。

随后，执行故障处理对象是被指明为永久故障部分的电路（装置）的恢复处理。恢复处理是例如重新加载处理。作为重新加载处理，例如执行电路（装置）的装置驱动器的重写。当被指明为永久故障部分的电路（装置）具有冗余配置时，在将处理切换到辅助***（辅助电路（辅助装置））之后执行恢复处理。当电路没有冗余配置时，通信装置10暂时停止并且执行恢复处理。该故障处理在通信装置10中自动执行。然而，故障处理也可以手动执行。因此，针对指明的永久故障部分执行本地故障处理（重新加载处理），能够缩短用于恢复的时间并且减少操作。此外，图15和图16中所示的测试类型0的记录可以在再现测试之前显示在终端20上。

<实施例的功能效果>

根据上述实施例，可以便于指明通过分解IP分组而获得的多个单元通过其转发的单元传送路径上的故障发生部分。此外，可以在通信装置10的操作状态下执行再现测试并且确定故障是暂时故障还是永久故障。因此，可以指明间歇检测到异常的故障待检部分并且迅速地由装置自动启动故障处理。此外，指明故障待检部分能够使恢复处理的范围最小。

这里，在实施例中描述了L3SW的配置示例。然而，当L2SW被应用为通信装置10时，MAC帧而非IP分组是单元划分的对象。IP分组和MAC帧是“数据块”的示例。

Claims (5)

1.一种通信装置，包括：

划分电路，被配置成将接收自网络的数据块分成多个单元；

多个处理电路，每个处理电路被配置成针对接收自所述划分电路的所述多个单元执行预定处理；

组装电路，被配置成从接收自所述多个处理电路的所述多个单元组装所述数据块；以及

第一控制电路，被配置成确定在所述单元中存储的多个计算结果中是否存在失配，

其中所述划分电路、所述多个处理电路和所述组装电路中的至少两者在所述单元中存储针对所述多个单元中的至少一个单元的错误检查计算的计算结果。

2.根据权利要求1所述的通信装置，进一步包括：

第二控制电路，被配置成当在所述单元中存储的所述多个计算结果中存在失配时，向所述划分电路提供作为从所述多个单元组装的所述数据块的复本的第一测试数据块，并且确定所述错误检查计算的多个计算结果的失配状态是否与关于所述数据块的多个计算结果的失配状态一致，所述错误检查计算的多个计算结果存储在多个测试单元中的至少一个测试单元中，所述测试单元是通过在所述划分电路中划分测试分组而生成的并且通过所述多个处理电路到达所述组装电路。

3.根据权利要求2所述的通信装置，其中除了所述测试分组之外，所述第二控制电路将至少错误确定区域中的所有位值为0的第二测试数据块和至少错误确定区域中的所有位值为1的第三测试数据块提供给所述划分电路，并且确定所述第二测试数据块和所述第三测试数据块的所述错误确定区域中的至少一个是否具有反转的位值，所述第二测试数据块和所述第三测试数据块分别通过所述多个处理电路到达所述组装电路。

4.根据权利要求2或3所述的通信装置，其中：

所述多个处理电路中的至少一个处理电路将所述多个单元存储在用于针对所述多个单元进行处理的存储器中并且将指示所述存储器的地址的存储器地址信息存储在其中存储所述计算结果的所述多个单元中的至少一个单元中，以及

当关于所述数据块的多个计算结果中存在失配时，所述第二控制电路通过使用所述存储器地址信息来执行所述存储器的诊断处理。

5.一种通信装置的故障检测方法，包括：

由划分电路将接收自网络的数据块分成多个单元；

由多个处理电路中的每个处理电路针对接收自所述划分电路的所述多个单元执行预定处理；

由组装电路从接收自所述多个处理电路的所述多个单元组装所述数据块；

由所述划分电路、所述多个处理电路和所述组装电路中的至少两者在所述单元中存储针对所述多个单元中的至少一个单元的错误检查计算的计算结果；以及

由所述组装电路中包括的或者独立于所述组装电路的控制电路确定在所述单元中存储的多个计算结果中是否存在失配。

Images