CN103515191A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN103515191A
CN103515191A CN201210206563.7A CN201210206563A CN103515191A CN 103515191 A CN103515191 A CN 103515191A CN 201210206563 A CN201210206563 A CN 201210206563A CN 103515191 A CN103515191 A CN 103515191A
Authority
CN
China
Prior art keywords
layer
semiconductor structure
formation method
quantum dots
silicon quantum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210206563.7A
Other languages
English (en)
Other versions
CN103515191B (zh
Inventor
张翼英
何其旸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210206563.7A priority Critical patent/CN103515191B/zh
Publication of CN103515191A publication Critical patent/CN103515191A/zh
Application granted granted Critical
Publication of CN103515191B publication Critical patent/CN103515191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种半导体结构及其形成方法，采用退火工艺使得嵌段共聚物层自分离形成第一材料层和第二材料层，去除第一材料层并以此为基准形成通孔，从而可有效的控制纳米硅量子点的生长，得到尺寸均一，密度可控的纳米硅量子点，解决了现有工艺对纳米硅量子点的生长无法控制的问题，大大的提高了存储性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种半导体结构及其形成方法。 
背景技术
Flash存储器又称闪存，它结合了ROM和RAM的长处，不仅具备电子可擦除可编程（EEPROM）的性能，还可以快速读取数据，使数据不会因为断电而丢失。在过去的20年里，嵌入式***一直使用ROM（EPROM）作为其存储设备，然而近年来Flash全面代替了ROM（EPROM）在嵌入式***中的地位，用作存储Bootloader以及操作***或者程序代码，或者直接当硬盘使用（U盘）。 
现今较成熟的Flash存储器多为多晶硅浮栅结构的晶体管，如图1a所示，衬底10a内形成有一源极15a和一漏极16a，二者之间为沟道，位于所述衬底10a上的栅极结构，所述栅极结构包括浮置栅极（floating gate）12a及控制栅极或选择栅极（control or select gate）14a，所述沟道和浮置栅极12a以一栅氧化层11a隔离，所述浮置栅极12a和控制栅极或选择栅极14a以一绝缘层13a隔离。然而，这种存储器的栅极结构体积较大，在尺寸不断缩小的今天，已经成为了限制工艺进步的瓶颈，不利于高集成度和低功耗的需求。 
鉴于此，人们选择了纳米硅量子点（nano-dot Si），然而，纳米硅量子点尤其是对于20nm以下尺寸的生长是不可控的，如图1b所示，衬底10b内形成有一源极15b和一漏极16b，二者之间为沟道，位于所述衬底10b上的栅极结构，所述栅极结构包括一栅氧化层11b，形成于所述栅氧化层11b上的纳米硅量子点12b，沉积于纳米硅量子点12b上的绝缘层13b和位于所述绝缘层13b上的控制栅极或选择栅极14b。现有通常是采用炉管工艺形成纳米硅量子点12b，然而，由图中可见，纳米硅量子点12b的尺寸不一，其排列也是随意的，不具有均匀 性和可控性，这也就不具备良好的存储性能，不利于大规模的生产制造。 
发明内容
本发明的目的在于提供一种半导体结构及其形成方法，以解决现有工艺不能够达到纳米硅量子点尺寸均一，密度可控的生产效果。 
为解决上述技术问题，本发明提供一种半导体结构的形成方法，其特征在于，包括： 
提供衬底； 
在所述衬底上形成一阻挡层； 
在所述阻挡层上形成一嵌段共聚物层； 
对所述嵌段共聚物层进行退火处理，形成间隔排列的第一材料层和第二材料层； 
去除所述第一材料层，暴露出部分阻挡层； 
去除所述暴露出的部分阻挡层形成通孔； 
在所述通孔内形成纳米硅量子点。 
进一步的，对于所述的半导体结构的形成方法，在形成阻挡层之前，还包括如下工艺步骤： 
形成一栅氧化层，所述栅氧化层位于所述衬底上。 
进一步的，对于所述的半导体结构的形成方法，所述嵌段共聚物层的厚度为100~1000埃。 
进一步的，对于所述的半导体结构的形成方法，所述嵌段共聚物层的材料为PS-b-PMMA。 
进一步的，对于所述的半导体结构的形成方法，所述第一材料层为PMMA层，所述第二材料层为PS层。 
进一步的，对于所述的半导体结构的形成方法，采用湿法刻蚀工艺去除所述PMMA层。 
进一步的，对于所述的半导体结构的形成方法，所述湿法刻蚀工艺为采用乙酸并经紫外光照射的工艺。 
进一步的，对于所述的半导体结构的形成方法，在去除所述暴露出的部分阻挡层形成通孔之后，在通孔内形成纳米硅量子点之前，还包括如下工艺步骤： 
去除所述PS层，暴露出余下部分阻挡层。 
进一步的，对于所述的半导体结构的形成方法，采用氧等离子体去除所述PS层。 
进一步的，对于所述的半导体结构的形成方法，在所述通孔内形成纳米硅量子点的工艺包括如下步骤： 
在所述通孔内形成纳米硅量子点材料层； 
平坦化所述纳米硅量子点材料层形成纳米硅量子点。 
进一步的，对于所述的半导体结构的形成方法，在所述通孔内形成纳米硅量子点之后，还包括如下工艺步骤： 
去除所述暴露出的余下部分阻挡层。 
进一步的，对于所述的半导体结构的形成方法，采用均一腐蚀法和化学机械研磨工艺平坦化所述纳米硅量子点。 
进一步的，对于所述的半导体结构的形成方法，采用干法刻蚀工艺去除所述暴露出的部分阻挡层。 
本发明提供一种利用上述半导体结构的形成方法制得的半导体结构，其特征在于，包括： 
衬底，形成于所述衬底上的纳米硅量子点。 
本发明提供的一种半导体结构及其形成方法中，采用退火工艺使得嵌段共聚物层自分离形成第一材料层和第二材料层，去除第一材料层并以此为基准形成通孔，从而可有效的控制纳米硅量子点的生长，得到尺寸均一，密度可控的纳米硅量子点，解决了现有工艺对纳米硅量子点的生长无法控制的问题，大大的提高了存储性能。 
附图说明
图1a为传统的Flash存储器的结构示意图； 
图1b为现有工艺采用纳米硅量子点形成的晶体管的结构示意图； 
图2~10为本发明实施例的半导体结构的形成过程示意图； 
图11为本发明实施例的半导体装置的结构示意图。 
具体实施方式
以下结合附图和具体实施例对本发明提供的半导体结构及其形成方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式，仅用以方便、明晰地辅助说明本发明实施例的目的。 
请参考图2，提供衬底20，所述衬底为硅衬底，或者绝缘体上硅（SOI）等各类衬底，所述衬底中可以具有一源极、一漏极及二者之间的沟道（未示出），也可以在形成栅极之后形成源极和漏极。接着，如图3所示，在所述衬底20上形成一栅氧化层30，在所述栅氧化层30上形成一阻挡层31。具体的，所述栅氧化层30可以为氧化硅（SiO2），氮氧化硅（SiON）等；所述阻挡层优选为氮化硅（SiN）。所述栅氧化层30和阻挡层31可以经化学气相沉积工艺形成。 
请参考图4，在所述阻挡层31上形成一嵌套共聚物层40，所述嵌套共聚物层40为具有可以自分离形成间隔排列的性质，本实施例中采用PS-b-PMMA（苯乙烯－甲基丙烯酸甲酯嵌段共聚物）。具体的，采用旋转涂层（spin-coating）的方法形成所述嵌套共聚物层40，所述嵌套共聚物层40的厚度为100~1000埃。接着，请参考图5，采用退火工艺对嵌套共聚物层进行处理，使其自分离形成间隔排列的第一材料层和第二材料层两部分，所述第一材料层为PMMA（甲基丙烯酸甲酯）层50，所述第二材料层为PS（苯乙烯）层51。 
由于退火后嵌套共聚物层分离成两部分，可去除PMMA层50和PS层51的一种，以便形成后续的通孔。本实施例去除PMMA层50，其尺寸小于20nm， 在此基础上形成的通孔的尺寸符合形成纳米硅量子点的需要。请参考图6，采用用湿法刻蚀工艺去除所述PMMA层，暴露出部分阻挡层31。具体的，可采用乙酸，在具有紫外光照射下，和所述PMMA层进行反应以去除。接着，如图7所示，以所述PS层51为掩膜层，采用干法刻蚀工艺去除所述暴露出的部分阻挡层，形成通孔70，暴露出部分栅氧化层30。 
之后，请参考图8，将所述PS层去除，暴露出所述余下部分阻挡层31a。具体的，可以采用氧等离子体将所述PS层除掉。 
接着，请参考图9，在所述通孔内形成纳米硅量子点材料层，并进行平坦化（planarization）工艺，使得所述纳米硅量子点材料层和所述暴露出的余下部分阻挡层31a齐平，从而形成大小均一、排列均匀可控的纳米硅量子点90。此处的平坦化工艺可以为均一腐蚀法（etch back）和化学机械研磨工艺（CMP），以达到较好的效果。之后，如图10所示，去除所述暴露出的余下部分阻挡层。 
接着，可以在栅氧化层上沉积一氮化层，所述氮化层覆盖所述纳米硅量子点，并继续在氮化层上形成选择栅极，以及形成栅极侧墙等。 
请参考图11，经由上述工艺，可以得到一种半导体结构，具体的，包括： 
衬底20，所述衬底中形成有一源极113、一漏极114及一沟道115； 
所述沟道115上形成有栅极结构，所述栅极结构包括：形成于沟道上的栅氧化层30，形成于栅氧化层30上的多个纳米硅量子点90，一氮化层110，所述氮化层110覆盖所述纳米硅量子点，形成于所述氮化层上的控制栅极111，及位于两侧的栅极侧墙112。 
上述实施例提供的提供的半导体结构及其形成方法中，采用退火工艺使得嵌段共聚物层自分离形成第一材料层和第二材料层，去除第一材料层并以此为基准形成通孔，从而可有效的控制纳米硅量子点的生长，得到尺寸均一，密度可控的纳米硅量子点，解决了现有工艺对纳米硅量子点的生长无法控制的问题，大大的提高了存储性能。 
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明 的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。 

Claims (14)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成一阻挡层；
在所述阻挡层上形成一嵌段共聚物层；
对所述嵌段共聚物层进行退火处理，形成间隔排列的第一材料层和第二材料层；
去除所述第一材料层，暴露出部分阻挡层；
去除所述暴露出的部分阻挡层形成通孔；
在所述通孔内形成纳米硅量子点。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成阻挡层之前，还包括如下工艺步骤：
形成一栅氧化层，所述栅氧化层位于所述衬底上。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述嵌段共聚物层的厚度为100~1000埃。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述嵌段共聚物层的材料为PS-b-PMMA。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述第一材料层为PMMA层，所述第二材料层为PS层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述PMMA层。
7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺为采用乙酸并经紫外光照射的工艺。
8.如权利要求4所述的半导体结构的形成方法，其特征在于，在去除所述暴露出的部分阻挡层形成通孔之后，在通孔内形成纳米硅量子点之前，还包括如下工艺步骤：
去除所述PS层，暴露出余下部分阻挡层。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，采用氧等离子体去除所述PS层。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，在所述通孔内形成纳米硅量子点的工艺包括如下步骤：
在所述通孔内形成纳米硅量子点材料层；
平坦化所述纳米硅量子点材料层形成纳米硅量子点。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在所述通孔内形成纳米硅量子点之后，还包括如下工艺步骤：
去除所述暴露出的余下部分阻挡层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，采用均一腐蚀法和化学机械研磨工艺平坦化所述纳米硅量子点。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，采用干法刻蚀工艺去除所述暴露出的部分阻挡层。
14.一种利用如权利要求1~13中的任一项所述的半导体结构的形成方法制得的半导体结构，其特征在于，包括：衬底，形成于所述衬底上的纳米硅量子点。
CN201210206563.7A 2012-06-20 2012-06-20 半导体结构及其形成方法 Active CN103515191B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210206563.7A CN103515191B (zh) 2012-06-20 2012-06-20 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210206563.7A CN103515191B (zh) 2012-06-20 2012-06-20 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN103515191A true CN103515191A (zh) 2014-01-15
CN103515191B CN103515191B (zh) 2016-05-25

Family

ID=49897728

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210206563.7A Active CN103515191B (zh) 2012-06-20 2012-06-20 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN103515191B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828542A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造（天津）有限公司 一种半导体器件及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009337A1 (en) * 2003-07-10 2005-01-13 Hung-Wei Liu [metal silicide structure and method of forming the same]
CN101436543A (zh) * 2008-12-19 2009-05-20 中国科学院微电子研究所 一种单电子器件的制备方法
CN101837950A (zh) * 2010-05-24 2010-09-22 山东大学 两嵌段共聚物直接组装纳米结构的装置和方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050009337A1 (en) * 2003-07-10 2005-01-13 Hung-Wei Liu [metal silicide structure and method of forming the same]
CN101436543A (zh) * 2008-12-19 2009-05-20 中国科学院微电子研究所 一种单电子器件的制备方法
CN101837950A (zh) * 2010-05-24 2010-09-22 山东大学 两嵌段共聚物直接组装纳米结构的装置和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110828542A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造（天津）有限公司 一种半导体器件及其形成方法
CN110828542B (zh) * 2018-08-14 2023-06-20 中芯国际集成电路制造（天津）有限公司 一种半导体器件及其形成方法

Also Published As

Publication number Publication date
CN103515191B (zh) 2016-05-25

Similar Documents

Publication Publication Date Title
CN103681234A (zh) 自对准双重图形的形成方法
CN102064096A (zh) 一种细线条的制备方法
CN102354669B (zh) 硅纳米线器件的制作方法
CN104347517A (zh) 半导体结构的形成方法
CN103400753B (zh) 双重曝光制作高均匀度栅极线条的方法
CN104517890A (zh) 快闪存储器的浅沟槽隔离结构的形成方法
CN105185702A (zh) 高k金属栅极结构的制造方法
CN101359627B (zh) 一种SiN掩蔽技术制备多晶SiGe栅纳米级CMOS集成电路方法
CN103515191B (zh) 半导体结构及其形成方法
CN104600032B (zh) 一种或非门闪存存储器的制作方法
CN102610508A (zh) 浮栅的制作方法
CN102760645A (zh) 在半导体器件中制造孔图案的方法
CN101359626B (zh) 用微米级工艺制备纳米级cmos集成电路的方法
CN102315129A (zh) 一种垂直硅纳米线场效应晶体管的制备方法
CN101359631B (zh) 用微米级工艺制备多晶SiGe栅纳米级CMOS集成电路方法
CN103488058A (zh) 双重曝光制作高均匀度栅极线条的方法
CN102768956A (zh) 一种制备边缘粗糙度较小的细线条的方法
CN100585835C (zh) 基于多层辅助结构制备多晶SiGe栅纳米级CMOS集成电路方法
CN101359630A (zh) 一种SiO2掩蔽技术制备纳米级CMOS集成电路的方法
CN102314077A (zh) 一种对地形进行平坦化光刻工艺的方法
CN102054691B (zh) 纳流体晶体管的制备方法
CN101819934B (zh) 在器件的掺杂多晶硅沟槽上形成钛化硅层的方法
CN101359632B (zh) SiN掩蔽技术制备纳米级CMOS集成电路的方法
CN101359629B (zh) 基于SiO2掩蔽技术的多晶SiGe栅纳米级CMOS集成电路制备方法
CN101359628B (zh) 基于SiN/SiO2掩蔽技术的纳米级CMOS集成电路制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant