CN103500583B - 用于低电压寄存器堆的写加强的抗读位线漏电存储单元 - Google Patents
用于低电压寄存器堆的写加强的抗读位线漏电存储单元 Download PDFInfo
- Publication number
- CN103500583B CN103500583B CN201310410505.0A CN201310410505A CN103500583B CN 103500583 B CN103500583 B CN 103500583B CN 201310410505 A CN201310410505 A CN 201310410505A CN 103500583 B CN103500583 B CN 103500583B
- Authority
- CN
- China
- Prior art keywords
- write
- bit line
- transistor
- interrupt
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000000692 anti-sense effect Effects 0.000 title claims abstract description 8
- 230000002787 reinforcement Effects 0.000 title claims abstract description 8
- 230000000295 complement effect Effects 0.000 claims description 15
- 238000006880 cross-coupling reaction Methods 0.000 claims description 2
- 238000003780 insertion Methods 0.000 abstract description 2
- 230000037431 insertion Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
Landscapes
- Static Random-Access Memory (AREA)
Abstract
本发明属于集成电路存储单元技术领域，具体为一种适用于低电压寄存器堆的写加强的抗读位线漏电存储单元。该存储单元包括：***两个写打断晶体管的交叉耦合的两个反相器，两个写晶体管，由四个晶体管组成的新型的抗位线漏电的读端口。当进行写操作时，关断***的两个写打断晶体管，两个反相器之间的反馈打断，使得写操作更加容易，从而增强了低电压下的写能力；当进行读操作时，开启***的两个NMOS晶体管，保持两个反相器之间的反馈，只要读字线RWL为低电平，则读位线到地之间始终有两个关断的NMOS晶体管，这大大减小了读位线上的漏电，增强了低电压下读操作的稳定性。
Description
技术领域
本发明属于CMOS（ComplementaryMetalOxideSemiconductor）集成电路存储单元技术领域，具体涉及一种用于寄存器堆或静态随机存储器的存储单元。
背景技术
随着集成电路的不断发展，微处理器被广泛应用于嵌入式***之中，如生物医疗设备、移动终端以及便携式设备等。在这些应用中，功耗已经成为最重要的指标之一。作为微处理器的关键模块，寄存器堆的功耗在整个微处理器中占了很大比重。而降低电压无疑是众多低功耗技术中最有效的手段之一。同时，在绝大多数情况下，寄存器堆限制了微处理器的最低可工作电压，从而限制了微处理器功耗的降低。因此，低电压成为当前寄存器堆设计领域的研究热点和挑战。
图1为传统的8管寄存器堆存储单元。PMOS管100和NMOS管102构成一个反相器，它们的漏级在节点108相连，栅极在节点109相连；同样的，PMOS管101和NMOS管103也构成一个反相器。这样，上述四个晶体管构成了两个交叉耦合的反相器，通过正反馈可以保存真值。它有两个存储节点：真存储节点109和伪存储节点108。写电路由NMOS管104和NMOS管105构成。其中，晶体管104的源级连接到写位线WBLB上，漏级连接到存储节点108，栅极连接到写字线WWL上；晶体管105的源级连接到写位线WBL上，漏级连接到存储节点109，栅极连接到写字线WWL上。进行写操作时，通过写字线WWL开启NMOS管104和105，数据通过WBL和WBLB写入到存储节点108和109中。读电路由NMOS管106和NMOS管107构成。其中，晶体管106的源级连接到节点110，漏级连接到读位线RBL，栅极连接到读字线；晶体管107的源级连接到地线上，漏级连接到伪存储节点110，栅极连接到存储节点109。进行读操作时，通过读字线选通晶体管106，数据通过晶体管106从伪存储节点110传输到读位线RBL上。
图1所示的传统存储单元的优点是通过读隔离保证读操作时存储值不被破坏，确保了读操作的稳定性。它的主要缺点有两个：没有对写操作进行加强，导致低电压下写操作困难；最坏情况下，对于未选通的存储单元，读端口中只有一个晶体管保持关断，当一根读位线上连接的存储单元增加时，读端口的漏电可能会导致读操作时读位线无法保持高电平，从而出现读错误。
因此，为了适应寄存器堆在低电压下工作的需求，有必要研究并实现一种新的存储单元来解决传统存储单元在低电压下遇到的问题。
发明内容
本发明的目的是适应当前寄存器堆低功耗的发展趋势，提供一种可以在低电压下稳定工作的新型存储单元。
本发明提出的寄存器堆存储单元，适用于低电压寄存器堆的写加强的抗读位线漏电存储，其结构包括：
第一和第二反相器，所述的第一和第二反相器交叉耦合，通过正反馈来存储真值，具有真存储节点和互补存储节点；在所述的第一和第二反相器的下拉路径上分别***了一个写打断晶体管，并通过写打断信号来控制这两个写打断晶体管的开关，从而控制两个反相器之间的反馈的开启与关断；其中：
第一写晶体管，其源级连接在真存储节点上，漏级连接在第一写位线上，栅极连接在写字线上；
第二写晶体管，其源级连接在互补存储节点上，漏级连接在第二写位线上，栅极连接在写字线上；
第一读隔离管，其源级连接在读字线上，漏级连接在第一伪存储节点上，栅极连接在真存储节点上；
第二读隔离管，其源级连接在地线上，漏级连接在第一伪存储节点上，栅极连接在真存储节点上；
第一读晶体管，其源级连接在第二伪存储节点上，漏级连接在读位线上，栅极连接在第一伪存储节点上；
第二读晶体管，其源级连接在地线上，漏级连接在第二伪存储节点上，栅极连接在读字线上。
本发明中，在进行写操作时，通过写打断信号来保持***的两个写打断晶体管处于关断状态；写操作结束时，通过写打断信号来重新开启两个写打断晶体管；在进行读操作时，通过写打断信号保持两个写打断晶体管处于开启状态；在进行数据保持时，通过写打断信号保持两个写打断晶体管处于开启状态。
本发明存储单元，当进行写操作时，关断***的两个写打断晶体管，两个反相器之间的反馈打断，使得写操作更加容易，从而增强了低电压下的写能力；当进行读操作时，开启***的两个NMOS晶体管，保持两个反相器之间的反馈，只要读字线RWL为低电平，则读位线到地之间始终有两个关断的NMOS晶体管，这大大减小了读位线上的漏电，增强了低电压下读操作的稳定性。本发明通过加强存储单元的写能力以及提高其读操作的稳定性，使其更加适用于低电压寄存器堆，有效降低寄存器堆的功耗。
附图说明
图1为传统的8管式存储单元的示意图。
图2为写加强的抗读位线漏电的单个寄存器堆存储单元的示意图。
图3为写加强的抗读位线漏电的寄存器堆存储单元阵列的示意图。
具体实施方式
本发明描述了一种适用于低电压寄存器堆的写加强的抗读位线漏电存储单元。以下详细阐述了本发明的各种实例及其设计思想。
图2示例性的表示了本发明第一实例的12管式存储单元。该存储单元包括上拉元件200和201，下拉元件204和205，写打断元件202和203，写控制元件206和207，读隔离元件208和209，读元件210和211。
上拉元件200为PMOS晶体管，其源级连接到电源电压线上，漏级连接到互补存储节点212，栅极连接到真存储节点213。写打断元件202为NMOS晶体管，其源级连接到节点214，漏级连接到互补存储节点212，栅极连接到节点216。下拉元件204为NMOS晶体管，其源级连接到地线上，漏级连接到互补存储节点212，栅极连接到真存储节点213。上拉元件201为PMOS晶体管，其源级连接到电源电压线上，漏级连接到真存储节点213，栅极连接到互补存储节点212。写打断元件203为NMOS晶体管，其源级连接到节点215，漏级连接到真存储节点213，栅极连接到节点216。下拉元件205为NMOS晶体管，其源级连接到地线上，漏级连接到真存储节点213，栅极连接到互补存储节点212。节点216由控制信号WL驱动。这样六个晶体管200、201、202、203、204、205构成了一对可由写打断信号ＷＬ来打断反馈的交叉耦合的反相器，并形成了两个存储节点：真存储节点213和互补存储节点212。
写打断信号WL对于反相器对之间的反馈的控制方式描述如下：在进行写操作时，写打断信号WL置低电平，从而保持两个写打断元件202和203处于关断状态，打断反相器对之间的反馈；在进行读操作时，写打断信号WL置高电平，从而保持两个写打断元件202和203处于开启状态，保持反相器对之间的反馈；在进行数据保持时，写打断信号WL置高电平，保持两个写打断元件202和203处于开启状态，保持反相器对之间的反馈。
写控制元件206和207均为NMOS晶体管。其中，写控制元件206的源级连接到互补存储节点212，漏级连接到互补写位线WBLB，栅极连接到写字线WWL；写控制元件206的源级连接到互补存储节点212，漏级连接到互补写位线WBLB，栅极连接到写字线WWL。在进行写操作时，写字线WWL置高电平，选通写控制元件206和207，通过在真写位线WBL和互补写位线WBLB上施加相反的电平，将数据写入到存储节点212和213。
读隔离元件208为PMOS晶体管，其源级连接到读字线RWL，漏级连接到伪存储节点217，栅极连接到真存储节点213。读隔离元件209为NMOS晶体管，其源级连接到地线，漏级连接到伪存储节点217，栅极连接到真存储节点213。读元件210为NMOS晶体管，其源级连接到节点219，漏级连接到读位线RBL，栅极连接到伪存储节点217。读元件211为NMOS晶体管，其源级连接到地线，漏级连接到节点219，栅极连接到读字线RWL。在进行读操作时，读字线RWL置高电平，数据从存储节点通过四个读晶体管208、209、210和211传输到读位线RBL上。
图3示例性的表示了本发明第二示例的存储单元阵列。它由存储单元335、336和一个行共享的读晶体管333组成。与图2第一实例的存储单元相比，该存储单元阵列中得存储单元有细微的区别：同一行存储单元中的NMOS晶体管211被一个共享的ＮＭＯＳ晶体管333取代。通过合理选择晶体管333的尺寸，可以使得电路的功能和性能不受损害，而晶体管数目减少，从而减小了电路的面积。
Claims (5)
1.一种适用于低电压寄存器堆的写加强的抗读位线漏电存储单元，其特征在于包括：
第一反相器和第二反相器，所述的第一反相器和第二反相器交叉耦合，通过正反馈来存储真值，具有真存储节点和互补存储节点；在所述的第一反相器和第二反相器的下拉路径上分别***有一个写打断晶体管，并通过写打断信号来控制这两个写打断晶体管的开关，从而控制两个反相器之间的反馈的开启与关断；
第一写晶体管，其源极连接在真存储节点上，漏极连接在第一写位线上，栅极连接在写字线上；
第二写晶体管，其源极连接在互补存储节点上，漏极连接在第二写位线上，栅极连接在写字线上；
第一读隔离管，其源极连接在读字线上，漏极连接在第一伪存储节点上，栅极连接在真存储节点上；
第二读隔离管，其源极连接在地线上，漏极连接在第一伪存储节点上，栅极连接在真存储节点上；
第一读晶体管，其源极连接在第二伪存储节点上，漏极连接在读位线上，栅极连接在第一伪存储节点上；
第二读晶体管，其源极连接在地线上，漏极连接在第二伪存储节点上，栅极连接在读字线上。
2.根据权利要求1所述的存储单元，其特征在于：在进行写操作时，通过写打断信号来保持***的两个写打断晶体管处于关断状态。
3.根据权利要求1所述的存储单元，其特征在于：在进行读操作时，通过写打断信号保持两个写打断晶体管处于开启状态。
4.根据权利要求1所述的存储单元，其特征在于：在进行数据保持时，通过写打断信号保持两个写打断晶体管处于开启状态。
5.根据权利要求1所述的存储单元，其特征在于：第二读晶体管由一行存储单元共享。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310410505.0A CN103500583B (zh) | 2013-09-11 | 2013-09-11 | 用于低电压寄存器堆的写加强的抗读位线漏电存储单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310410505.0A CN103500583B (zh) | 2013-09-11 | 2013-09-11 | 用于低电压寄存器堆的写加强的抗读位线漏电存储单元 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103500583A CN103500583A (zh) | 2014-01-08 |
| CN103500583B true CN103500583B (zh) | 2016-05-25 |
Family
ID=49865785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310410505.0A Expired - Fee Related CN103500583B (zh) | 2013-09-11 | 2013-09-11 | 用于低电压寄存器堆的写加强的抗读位线漏电存储单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103500583B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105336364B (zh) * | 2014-05-29 | 2017-11-21 | 展讯通信（上海）有限公司 | Sram存储单元、存储阵列及存储器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136297A (zh) * | 2011-04-02 | 2011-07-27 | 复旦大学 | 用于寄存器文件的可控制位线摆幅的存储单元 |
| CN103077741A (zh) * | 2012-12-31 | 2013-05-01 | 东南大学 | 一种低电压工作的sram的存储单元电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006196124A (ja) * | 2005-01-14 | 2006-07-27 | Nec Electronics Corp | メモリセル及び半導体集積回路装置 |
| JP5408455B2 (ja) * | 2011-03-23 | 2014-02-05 | 株式会社東芝 | 半導体記憶装置 |
-
2013
- 2013-09-11 CN CN201310410505.0A patent/CN103500583B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102136297A (zh) * | 2011-04-02 | 2011-07-27 | 复旦大学 | 用于寄存器文件的可控制位线摆幅的存储单元 |
| CN103077741A (zh) * | 2012-12-31 | 2013-05-01 | 东南大学 | 一种低电压工作的sram的存储单元电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103500583A (zh) | 2014-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9142285B2 (en) | Multi-port SRAM with shared write bit-line architecture and selective read path for low power operation | |
| US8837207B1 (en) | Static memory and memory cell thereof | |
| CN103077741B (zh) | 一种低电压工作的sram的存储单元电路 | |
| TWI475563B (zh) | 單端靜態隨機存取記憶體 | |
| CN103578529B (zh) | 一种根据写数据改变电源供电的亚阈值存储单元 | |
| CN110767251B (zh) | 一种低功耗和高写裕度的11t tfet sram单元电路结构 | |
| CN107408409A (zh) | 低功率、面向行的存储器写辅助电路 | |
| CN101877243B (zh) | 静态随机存取存储器 | |
| CN103650052B (zh) | 用于存储器的电路和方法 | |
| CN103971733A (zh) | 低功耗sram单元电路结构 | |
| CN105869668A (zh) | 应用于dvs***的抗辐照dice存储单元 | |
| CN203276858U (zh) | 一种sram存储器 | |
| CN105097017A (zh) | 一种sram存储单元、sram存储器及其控制方法 | |
| CN104637532A (zh) | Sram存储单元阵列、sram存储器及其控制方法 | |
| CN106205664A (zh) | 存储器读写传输门管控电路 | |
| CN103137190A (zh) | 一种可实现亚阈值工作的列交错sram结构 | |
| CN101840728B (zh) | 一种双端sram单元 | |
| CN103500583B (zh) | 用于低电压寄存器堆的写加强的抗读位线漏电存储单元 | |
| US10354721B2 (en) | Storage bitcell | |
| TWI698871B (zh) | 六電晶體靜態隨機存取記憶體單元及其操作方法 | |
| CN112509622A (zh) | 一种具有低功耗和高写裕度的10t tfet sram单元电路 | |
| CN203276859U (zh) | 一种sram存储器 | |
| CN204242589U (zh) | 基于切断反馈技术的存储单元电路 | |
| CN113628650B (zh) | 静态随机存取存储器单元结构及静态随机存取存储器 | |
| CN107369468B (zh) | 一种基于FinFET器件的读去耦存储单元 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160525 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |