CN103490600A - 一种限定时间常数的通用阻容并联电路 - Google Patents

Abstract

本发明提供一种限定时间常数的通用阻容并联电路，其包括用于为电容器提供放电回路的电阻器(1)，并联在所述电阻器(1)的两端的电容器(2)，其中，所述电容器(2)的容值C与电路中消耗的电源功率以及电磁兼容性指标相匹配，并联设置的所述电阻器(1)的阻值R与电容器(2)的容值C的乘积小于或等于接入的交流电的周期时间T，即并联连接的所述电阻器(1)与电容器(2)的放电时间常数小于或等于接入的交流电周期时间T，这种配置参数的阻容并联电路可使得整个电路处于相对安全的电源环境中。

Description

一种限定时间常数的通用阻容并联电路

技术领域

本发明涉及电子电路技术领域，特别是指一种限定时间常数的通用阻容并联电路。

背景技术

随着各种各样的电子电器的大量生产和广泛使用，在电子电路中都会设置通用的用于滤去输入交流电源中的纹波的滤波电路，一般是在负载电阻两端并联电容器C，在原始的设计思路上，并联在电阻两端的电容是用来过滤高频交流谐波的，电路设计根据电器所消耗的电源功率以及电磁兼容性指标等要求来选择这个电容的参数。而对于与这个电容并联的电阻，一般R值选择470000欧姆，甚至更大。以最普遍的470000欧姆为例，就算C值选择较小的0.1UF，放电时间常数即：(0.1/1000000)*470000＝0.047秒，依然是电源的半周波时间的近5倍，当发生突发性的高次谐波冲击时根本不足以让电容上积累的谐波分量及时有效消除。因而使得几乎所有的这类电路在实际应用上存在了先天缺陷，以至于本该有滤波作用的器件，却反而积累并产生新的高强度谐波冲击，对整个电路上相关的器件造成危害。

如上所述的电子线路中通常使用的电阻电容并联的滤波电路在应用过程存在的缺陷，这些缺陷直接的影响到了电子电器的可靠性及使用寿命，因此有必要对上述的这种滤波电路进行改进，以实现加强应用这种滤波电路的电器产品的可靠性，并有效延长电器产品的使用寿命。

发明内容

本发明的目的在于提供一种限定时间常数的通用阻容并联电路，其所要解决的主要技术问题在于：常见的阻容并联中，电阻与电容的参数匹配不合理导致放电时间常数是交流电半周期时间的数倍，无法及时有效消除电容上积累的谐波分量。

为解决上述技术问题，本发明采用的技术方案是：

本发明提供一种限定时间常数的通用阻容并联电路，其包括：

用于限制电路中电流的电阻器，

电容器，所述电容器的容值C与电路中消耗的电源功率以及电磁兼容性指标相匹配，所述电容器并联在所述电阻器的两端，

其中，并联设置的所述电阻器的阻值R与电容器的容值C的乘积小于或等于接入的交流电的周期时间T，即并联连接的所述电阻器与电容器的放电时间常数小于或等于接入的交流电的周期时间T。

最优选择：所述电容器的容值与电路中消耗的电源功率以及电磁兼容性指标相匹配，并联设置的所述电阻器的阻值R与电容器的容值C的乘积小于或等于接入的交流电的半个周期时间T/2，即并联连接的所述电阻器与电容器的放电时间常数小于或等于接入的交流电的半个周期时间T/2。

与现有技术相比，本发明的有益效果是：本发明在具体实施时，可以在选择了能达到滤波基本需求所必须的电容值的电容器后，根据交流电的工频以及电容器的容值计算出与电容器并联的电阻器的阻值，通过本发明的限定时间常数的通用阻容并联电路能有效对电源内持续时间超工频电源周期的高次谐波等干扰进行过滤消除，确保整机各部分电路的安全性和可靠性。

附图说明

图1为阻容并联滤波电路示图。

具体实施方式

以下将结合附图1以及较佳实施例对本发明提出的一种限定时间常数的通用阻容并联电路作更为详细说明。

实施例一：本发明提供一种限定时间常数的通用阻容并联电路，其包括用于为电容器提供放电回路的电阻器1，并联在所述电阻器1的两端的电容器2，其中，所述电容器2的容值与电路中消耗的电源功率以及电磁兼容性指标相匹配，并联设置的所述电阻器1的阻值与电容器2的容值的乘积小于或等于交流电周期时间，即并联连接的所述电阻器1与电容器2的放电时间常数小于或等于交流电周期时间，

R×C≤T，或其中T为交流电的周期时间，f为电源频率，

当f＝50Hz，C＝0.1μF，则R≤200000Ω，这种配置参数的阻容并联电路可使得整个电路处于相对安全的电源环境中。

较佳实施例二：如实施例一所述的一种限定时间常数的通用阻容并联电路，电容器2的容值与电路中消耗的电源功率以及电磁兼容性指标相匹配，并联设置的所述电阻器1的阻值与电容器2的容值的乘积小于或等于交流电的半个周期时间，即并联连接的所述电阻器1与电容器2的放电时间常数小于或等于交流电的半个周期时间。本实施例可以使滤波电容在自然的工频半周期内干净的完成放电，不累积任何剩余电荷，

$R\×C\≤\frac{T}{2},$ 或 $R\×C\≤\frac{1}{2f},$

当f＝50Hz，C＝0.1μF，则R≤100000Ω，所述电容器2的容值与所述电阻器1的阻值乘积尽量接近或者小于工频电源的半周期时间值能够最佳效果的将电源内持续时间超过工频半周期时间的高次谐波等干扰进行过滤消除，进而确保电子电路的安全可靠性。

如上所述两种实施例均会消耗一定的功率，例如：当选用C＝0.1μF的电容器匹配R＝100000Ω的电阻器时，以220v/50Hz的电源为基准，则其通过的平均电流是 $\frac{220v}{100000\mathrm{\Ω}}=0.0022A,$ 消耗的功率是：

0.0022A×0.0022A×100000Ω＝0.484w，虽然会造成一定的电功率消耗，但是能够使电子电路运行稳定可靠。

实验表明：在部分电子电器电路中，如果都基本使用了抗冲击能力较强的器件，这个阻容并联电路中的电阻值与电容值的匹配参数可选择

比如C＝0.1μF，这个R＝200000Ω的情况下，可使得整个电路处于相对安全的电源环境中，同样的阻容并联电路中阻值为470000Ω的电阻器1更换为阻值为200000Ω的电阻器1后，电源引起的故障率可以得到极其明显的改善，但要真正处于高可靠性的安全电源环境，阻容并联电路中的电阻值与电容值的匹配参数最佳为

的匹配规则。

综合上所述，本发明的技术方案可以充分有效的完成上述发明目的，且本发明的结构原理及功能原理都已经在实施例中得到充分的验证，而能达到预期的功效及目的，且本发明的实施例也可以根据这些原理进行变换，因此，本发明包括一切在申请专利范围中所提到范围内的所有替换内容。任何在本发明申请专利范围内所作的等效变化，皆属本案申请的专利范围之内。

Claims (2)

1.一种限定时间常数的通用阻容并联电路，其特征在于，包括：

用于为电容器提供放电回路的电阻器，

电容器，所述电容器的容值与电路中消耗的电源功率以及电磁兼容性指标相匹配，所述电容器并联在所述电阻器的两端，

其中，并联设置的所述电阻器的阻值R与电容器的容值C的乘积小于或等于接入的交流电的周期时间T，即并联连接的所述电阻器与电容器的放电时间常数小于或等于接入的交流电的周期时间T。

2.如权利要求1所述的一种限定时间常数的通用阻容并联电路，其特征在于：所述电容器的容值R与电路中消耗的电源功率以及电磁兼容性指标相匹配，并联设置的所述电阻器的阻值R与电容器的容值C的乘积小于或等于接入的交流电的半个周期时间T/2，即并联连接的所述电阻器与电容器的放电时间常数小于或等于接入的交流电的半个周期时间T/2。