CN103489830B - 一种集成电路的制作方法 - Google Patents
一种集成电路的制作方法 Download PDFInfo
- Publication number
- CN103489830B CN103489830B CN201210189838.0A CN201210189838A CN103489830B CN 103489830 B CN103489830 B CN 103489830B CN 201210189838 A CN201210189838 A CN 201210189838A CN 103489830 B CN103489830 B CN 103489830B
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide
- polysilicon layer
- polysilicon
- field oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 88
- 229920005591 polysilicon Polymers 0.000 claims abstract description 88
- 239000000758 substrate Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 35
- 239000004065 semiconductor Substances 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 239000002019 doping agent Substances 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 238000009413 insulation Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 3
- YCISZOVUHXIOFY-HKXOFBAYSA-N Halopredone acetate Chemical compound C1([C@H](F)C2)=CC(=O)C(Br)=C[C@]1(C)[C@]1(F)[C@@H]2[C@@H]2CC[C@](OC(C)=O)(C(=O)COC(=O)C)[C@@]2(C)C[C@@H]1O YCISZOVUHXIOFY-HKXOFBAYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004927 fusion Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 206010020843 Hyperthermia Diseases 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000036031 hyperthermia Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000004408 titanium dioxide Substances 0.000 description 1
- MEYZYGMYMLNUHJ-UHFFFAOYSA-N tunicamycin Natural products CC(C)CCCCCCCCCC=CC(=O)NC1C(O)C(O)C(CC(O)C2OC(C(O)C2O)N3C=CC(=O)NC3=O)OC1OC4OC(CO)C(O)C(O)C4NC(=O)C MEYZYGMYMLNUHJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种集成电路的制作方法，涉及集成电路制造领域，降低工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。一种集成电路的制作方法，包括：在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形，所述第一多晶硅层图形包括：位于所述场氧化层上的双多晶电容的下极板和第一多晶硅层电阻；在所述N阱和所述P阱的有源区上形成栅氧化层；在栅氧化层、场氧化层和绝缘介质层图形上，形成第二多晶硅层图形，形成第二多晶硅层图形包括：位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板;在所述有源区形成源漏区。
Description
技术领域
本发明涉及集成电路制造领域，尤其涉及一种集成电路的制作方法。
背景技术
双多晶集成电路是一种包含有由两层多晶硅组成的元件（如双多晶电容）的集成电路。在传统的双多晶集成电路制备过程中，采用第一层多晶硅制作集成电路中金属氧化物半导体（Metal-Oxide-Semiconductor，MOS）管和双多晶电容的下极板，然后制作双多晶电容的绝缘介质层，之后再采用第二层多晶硅制作双多晶电容的上极板。
但是，在采用上述方法制作双多晶集成电路时，制作双多晶电容的绝缘介质层和双多晶电容的上极板的过程会对之前制作完成的MOS管的参数和特性产生影响，因此在实践生产中，对MOS管的精度控制要求极高，工艺难度大，并且生产出来的MOS管与不包含双多晶元件的集成电路中的MOS管的参数和特性会有所差别，使得集成电路工艺开发和集成电路设计的难度增加。
发明内容
本发明所要解决的技术问题在于提供一种集成电路的制作方法，降低工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。
为解决上述技术问题，本发明的实施例采用如下技术方案：
一种集成电路的制作方法，包括：
在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形；在所述N阱和所述P阱的有源区上形成栅氧化层；
在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形，所述第二多晶硅层图形包括：位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板；
在所述有源区形成源漏区。
所述形成第一多晶硅层图形包括：形成位于所述场氧化层上的双多晶电容的下极板、位于所述场氧化层上的高值电阻和低值电阻。
在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形；在所述N阱和所述P阱的有源区上形成栅氧化层包括：
在所述N阱和P阱上形成场氧化层和覆盖在所述N阱和P阱有源区上的牺牲氧化层；
在所述场氧化层和牺牲氧化层上形成多晶硅层；
对所述多晶硅层进行掺杂，形成低浓度掺杂区域和高浓度掺杂区域，所述低浓度掺杂区域用于形成所述高值电阻，所述高浓度掺杂区域用于形成所述双多晶电容的下极板和低值电阻；
在所述多晶硅层上形成绝缘介质层；
通过构图工艺在所述场氧化层上形成所述双多晶电容的下极板、高值电阻、低值电阻和位于所述双多晶电容的下极板、高值电阻、低值电阻上的所述绝缘介质层图形；
去除所述牺牲氧化层，在所述有源区表面生成栅氧化层并同时对所述绝缘介质层图形进行高温致密。
所述在所述多晶硅层上形成绝缘介质层包括：
在所述多晶硅层上淀积二氧化硅膜层；
在所述二氧化硅膜层上淀积氮化硅膜层。
所述在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形还包括：
在所述绝缘介质层图形上形成双多晶电容的上极板；
在所述场氧化层上形成低值电阻。
所述在所述栅氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形包括：
在所述栅氧化层和所述绝缘介质层图形上形成多晶硅层；
对所述多晶硅层进行高浓度掺杂；
通过构图工艺在所述栅氧化层上形成多晶硅栅，同时在所述场氧化层上形成低值电阻、在所述绝缘介质层图形上形成双多晶电容的上极板。
所述二氧化硅膜层的厚度为100至400埃，所述氮化硅膜层的厚度为100至400埃。
所述在所述有源区形成MOS管的源漏区包括：
利用构图工艺在所述有源区形成MOS管的所述源漏区，并同时对所述高值电阻进行掺杂，形成中值电阻。
本发明实施例提供的集成电路制作方法，在制作MOS管的多晶硅栅和源漏区之前就已经完成两层多晶硅图形和绝缘介质层的制作，避免了制作多晶硅图形和制作绝缘介质层的工艺步骤对MOS管的参数和性能产生的影响，并且生产出来的MOS管与不包含双多晶元件的集成电路中的MOS管的参数和特性没有差别，因此，相对于现有技术，本发明提供的方法降低了工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的方法流程图；
图2为本发明实施例中步骤101的方法流程图；
图3为本发明实施例中形成场氧化层和牺牲氧化层的示意图；
图4为本发明实施例中形成第一多晶硅层的示意图；
图5为本发明实施例中形成绝缘介质层的示意图；
图6为本发明实施例中形成第一多晶硅层图形和绝缘介质层图形的示意图；
图7为本发明实施例中形成栅氧化层和高温致密的的示意图；
图8为本发明实施例中形成第二多晶硅层的示意图；
图9为本发明实施例中形成第二多晶硅层图形的示意图；
图10为本发明实施例中形成MOS管的源漏区的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种集成电路的制作方法，如图1所示，该方法包括：
101、在衬底上形成N阱和P阱；在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形，所述第一多晶硅层图形包括：位于所述场氧化层上的双多晶电容的下极板和第一多晶硅层电阻，所述第一多晶硅层电阻包括第一多晶硅层低值电阻和第一多晶硅层高值电阻；在所述N阱和所述P阱的有源区上形成栅氧化层；
具体的，N阱和P阱的场区和有源区的位置和数量可根据具体集成电路的设计进行选择。
第一层多晶硅图形可以包括：双多晶电容的下极板，电阻或其他多晶硅元件，第一层多晶硅图形的具体组成在这里不做限定，在实践过程中，可具体根据集成电路的设计进行选择。
102、在栅氧化层、场氧化层和绝缘介质层图形上，形成第二多晶硅层图形，形成第二多晶硅层图形包括：位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板；
具体的，第二多晶硅层图形可以包括：双多晶电容的上极板，电阻或其他元件，第二层多晶硅图形的具体组成在这里不做限定，在实践过程中，可具体根据集成电路的设计进行选择。
103、在所述有源区形成源漏区。
本发明实施例提供的集成电路制作方法，在制作MOS管的多晶硅栅和源漏区之前就已经完成两层多晶硅图形和绝缘介质层的制作，避免了制作多晶硅图形和制作绝缘介质层的工艺步骤对MOS管的参数和性能产生的影响，并且生产出来的MOS管与不包含双多晶元件的集成电路中的MOS管的参数和特性没有差别，因此，相对于现有技术，本发明提供的方法降低了工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。
可选的，在本发明实施例步骤101中，形成第一多晶硅层图形包括：形成位于场氧化层上的双多晶电容的下极板、位于场氧化层上的高值电阻和低值电阻。
进一步的，在本发明实施例步骤101中，如图2所示，在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形；在所述N阱和所述P阱的有源区上形成栅氧化层包括：
1011、如图3所示，在衬底3上形成N阱1和P阱2，在N阱1和P阱2上形成场氧化层4和覆盖在N阱1和P阱2有源区上的牺牲氧化层5；N阱和P阱的位置和数量以及场区和有源区的位置和数量可根据具体集成电路的设计进行选择；
1012、如图4所示，在场氧化层4和牺牲氧化层5上形成多晶硅层6，即在场氧化层4和牺牲氧化层5上淀积一层多晶硅，形成多晶硅层6；
1013、对多晶硅层6进行掺杂，形成低浓度掺杂区域和高浓度掺杂区域，在本发明实施例中，先对多晶硅层进行轻掺杂，然后再通过构图工艺，对多晶硅层的部分区域进行高浓度掺杂，低浓度掺杂区域用于形成高值电阻，高浓度掺杂区域用于形成双多晶电容的下极板和低值电阻。
1014、如图5所示，在多晶硅层6上形成绝缘介质层；进一步的，在多晶硅层上形成绝缘介质层包括：
在多晶硅层6上淀积二氧化硅膜层7；二氧化硅膜层的厚度优选为100至400埃。
在二氧化硅膜层7上淀积氮化硅膜层8，氮化硅膜层的厚度优选为100至400埃，淀积氮化硅膜层8作为绝缘介质可以在之后漂洗有源区表面的牺牲氧化层的步骤时，能够保护二氧化硅膜层不被漂洗掉，同时自身在高温致密的过程中又可生成氮氧化硅，起到绝缘介质的作用。
1015、如图6所示，通过构图工艺在场氧化层4上形成双多晶电容的下极板9、高值电阻11、低值电阻10和位于双多晶电容的下极板、高值电阻、低值电阻上的绝缘介质层图形12；
1016、如图7所示，去除牺牲氧化层，在有源区表面生成栅氧化层13并同时对绝缘介质层图形进行高温致密，在本发明实施例中，先漂洗掉有源区表面的牺牲氧化层，然后对集成电路板进行高温致密，在高温中，第一多晶硅层图形（如高值电阻11）的侧壁经过高温氧化形成二氧化硅膜层7，位于原上表面二氧化层膜层7上的氮化硅膜层8经过高温氧化在表面和侧壁形成一层氮氧化硅14，同时有源区表面形成栅氧化层13。本发明将栅氧化层的形成和绝缘介质层的高温致密过程融合为一步，通过一次加热高温同时实现绝缘介质层的高温致密和栅氧化层的形成，相对于现有技术缩短了生产步骤，提高了生产效率。
可选的，在本发明实施例中，所述在栅氧化层和绝缘介质层图形上，形成第二多晶硅层图形还包括：
在绝缘介质层图形上形成双多晶电容的上极板；
在场氧化层上形成低值电阻。
进一步的，在本发明实施例中，在栅氧化层和绝缘介质层图形上，形成第二多晶硅层图形包括：
如图8所示，在栅氧化层13和绝缘介质层图形12上淀积一层多晶硅，形成多晶硅层15；
对多晶硅层15进行高浓度掺杂；
如图9所示，通过构图工艺在栅氧化层上形成多晶硅栅16，同时在场氧化层上形成低值电阻18、在绝缘介质层图形12上形成双多晶电容的上极板17。
进一步的，在本发明实施例中，如图10所示，在有源区形成MOS管的源漏区包括：
利用构图工艺在有源区形成MOS管的源漏区，并同时对高值电阻进行掺杂，形成中值电阻。通过构图工艺对有源区进行离子注入，形成MOS管的源漏区19；可选的，同时利用该次构图工艺再对形成的高值电阻进行一次离子注入，形成中值电阻，中值电阻和源漏区使用同一掩模板形成，不加任何成本就可以完成中值电阻的制备，减少了工艺步骤，降低了成本。
本发明实施例提供的集成电路制作方法，在制作MOS管的多晶硅栅和源漏区之前就已经完成两层多晶硅图形和绝缘介质层的制作，避免了制作多晶硅图形和制作绝缘介质层的工艺步骤对MOS管的参数和性能产生的影响，并且生产出来的MOS管与不包含双多晶元件的集成电路中的MOS管的参数和特性没有差别，因此，相对于现有技术，本发明提供的方法降低了工艺难度，提高集成电路工艺开发和集成电路设计的灵活性。并且，本发明将栅氧化层的形成和绝缘介质层的高温致密过程融合为一步，通过一次加热高温同时实现绝缘介质层的高温致密和栅氧化层的形成，相对于现有技术缩短了生产步骤，提高了生产效率，本发明提供的方法在形成源漏区的同时可以利用同次构图工艺再对形成的高值电阻进行一次离子注入，形成中值电阻，即不加任何成本就可以完成中值电阻的制备，进一步提高了生产效率，降低了成本。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (4)
1.一种集成电路的制作方法，其特征在于，包括：
在衬底上形成N阱和P阱；
在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形，所述第一多晶硅层图形包括：位于所述场氧化层上的双多晶电容的下极板和第一多晶硅层电阻，所述第一多晶硅层电阻包括第一多晶硅层低值电阻和第一多晶硅层高值电阻；
所述绝缘介质层图形由绝缘介质层通过构图工艺形成，所述绝缘介质层包括由下至上依次淀积的二氧化硅膜层和氮化硅膜层；
在所述N阱和所述P阱的有源区上形成栅氧化层；
在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形，所述第二多晶硅层图形包括：位于所述栅氧化层上的多晶硅栅，位于所述场氧化层上的第二多晶硅层低值电阻，位于所述绝缘介质层上的双多晶电容的上极板；
在所述有源区形成源漏区；
在所述N阱和所述P阱的场区上依次形成场氧化层、第一多晶硅层图形和绝缘介质层图形；在所述N阱和所述P阱的有源区上形成栅氧化层包括：
在所述N阱和P阱上形成场氧化层和覆盖在所述N阱和P阱有源区上的牺牲氧化层；
在所述场氧化层和牺牲氧化层上形成多晶硅层；
对所述多晶硅层进行掺杂，形成低浓度掺杂区域和高浓度掺杂区域，所述低浓度掺杂区域用于形成所述高值电阻，所述高浓度掺杂区域用于形成所述双多晶电容的下极板和低值电阻；
在所述多晶硅层上形成绝缘介质层；
通过构图工艺在所述场氧化层上形成所述双多晶电容的下极板、高值电阻、低值电阻和位于所述双多晶电容的下极板、高值电阻、低值电阻上的所述绝缘介质层图形；
去除所述牺牲氧化层，在所述有源区表面生成栅氧化层并同时对所述绝缘介质层图形进行高温致密。
2.根据权利要求1所述的方法，其特征在于，所述在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上，形成第二多晶硅层图形包括：
在所述栅氧化层、所述场氧化层和所述绝缘介质层图形上形成多晶硅层；
对所述多晶硅层进行高浓度掺杂；
通过构图工艺在所述栅氧化层上形成多晶硅栅，同时在所述场氧化层上形成低值电阻、在所述绝缘介质层图形上形成双多晶电容的上极板。
3.根据权利要求1所述的方法，其特征在于，所述二氧化硅膜层的厚度为100至400埃，所述氮化硅膜层的厚度为100至400埃。
4.根据权利要求1所述的方法，其特征在于，所述在所述有源区形成MOS管的源漏区包括：
利用构图工艺在所述有源区形成MOS管的所述源漏区，并同时对所述高值电阻进行掺杂，形成中值电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210189838.0A CN103489830B (zh) | 2012-06-08 | 2012-06-08 | 一种集成电路的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210189838.0A CN103489830B (zh) | 2012-06-08 | 2012-06-08 | 一种集成电路的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103489830A CN103489830A (zh) | 2014-01-01 |
| CN103489830B true CN103489830B (zh) | 2016-10-05 |
Family
ID=49829961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210189838.0A Active CN103489830B (zh) | 2012-06-08 | 2012-06-08 | 一种集成电路的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103489830B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9214358B1 (en) * | 2014-10-30 | 2015-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Equal gate height control method for semiconductor device with different pattern densites |
| CN107464852A (zh) * | 2016-06-02 | 2017-12-12 | 北大方正集团有限公司 | 集成超高压电阻的集成电路器件及其制作方法 |
| CN106298981A (zh) * | 2016-08-16 | 2017-01-04 | 中国电子科技集团公司第二十四研究所 | 与mos管集成的双多晶电容结构及制造方法 |
| CN114093866B (zh) * | 2021-11-19 | 2023-03-14 | 陕西亚成微电子股份有限公司 | 集成启动装置的mosfet结构及制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211844A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | 制造半导体器件的方法 |
| CN102087998A (zh) * | 2009-12-04 | 2011-06-08 | 无锡华润上华半导体有限公司 | 双多晶结构器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6962840B2 (en) * | 2002-09-11 | 2005-11-08 | Samsung Electronics Co., Ltd. | Method of forming MOS transistor |
| JP2004281998A (ja) * | 2003-01-23 | 2004-10-07 | Seiko Epson Corp | トランジスタとその製造方法、電気光学装置、半導体装置並びに電子機器 |
-
2012
- 2012-06-08 CN CN201210189838.0A patent/CN103489830B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101211844A (zh) * | 2006-12-27 | 2008-07-02 | 东部高科股份有限公司 | 制造半导体器件的方法 |
| CN102087998A (zh) * | 2009-12-04 | 2011-06-08 | 无锡华润上华半导体有限公司 | 双多晶结构器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103489830A (zh) | 2014-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107170812B (zh) | 一种铁电薄膜晶体管及其制备方法 | |
| CN104701160B (zh) | 制造半导体结构的方法以及半导体结构 | |
| CN107170828B (zh) | 一种铁电场效应晶体管及其制备方法 | |
| CN103489830B (zh) | 一种集成电路的制作方法 | |
| CN102760652A (zh) | 半导体器件制造方法 | |
| CN104347422A (zh) | 带静电释放保护电路的沟槽式mos晶体管的制造方法 | |
| CN105321954A (zh) | 制造半导体器件的方法 | |
| CN100461351C (zh) | 半导体器件的制造方法 | |
| CN102737970B (zh) | 半导体器件及其栅介质层制造方法 | |
| CN101246886A (zh) | Mos结构的功率晶体管及其制作方法 | |
| CN102496568B (zh) | 沟槽功率器件结构的制造方法 | |
| CN107403838A (zh) | 功率金氧半导体场效晶体管 | |
| CN105448842B (zh) | 半导体器件的制作方法 | |
| TW586191B (en) | Method of forming a system on chip | |
| CN106169461B (zh) | 抗辐射pip型ono反熔丝结构及cmos工艺集成法 | |
| CN102543716B (zh) | 金属硅化物阻挡层的形成方法 | |
| CN102044438A (zh) | Mos晶体管及其制造方法 | |
| CN105355599B (zh) | 一种半导体存储器件及其制备方法、电子装置 | |
| CN104576532B (zh) | Mos晶体管和多晶硅电阻电容的集成结构的制造方法 | |
| CN106298671A (zh) | 具sonos存储单元的非挥发性存储器的制造方法 | |
| CN105118866A (zh) | 浮栅型闪存结构及其制备方法 | |
| CN202816959U (zh) | 一种存储装置 | |
| CN103021936A (zh) | 一种双极电路的制造方法 | |
| CN103311241B (zh) | 一种双多晶电容和mos管的集成结构及其制造方法 | |
| CN105405850B (zh) | 一种浮栅闪存器件的制造工艺 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220720 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 5 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |