CN103457500A

CN103457500A - 一种基于fpga的轻型直流输电多电平逆变spwm控制***

Info

Publication number: CN103457500A
Application number: CN2013101847326A
Authority: CN
Inventors: 李孟秋; 潘小清; 黄庆; 高剑; 谷涛
Original assignee: Hunan University
Current assignee: Hunan University
Priority date: 2013-05-17
Filing date: 2013-05-17
Publication date: 2013-12-18

Abstract

本发明公开了一种基于FPGA的三相九电平逆变的控制***，针对其采用的级联型中点箝位H桥的九电平拓扑结构，通过FPGA产生给定的正弦波与三角载波的比较，来产生控制IGBT的SPWM波，实现多电平逆变。本发明的有益效果是：1. 采用的级联型拓扑结构单元相同，易于封装和模块化。2. 直流侧采用独立电源，无需箝位电容，不存在电容电压不均衡问题。3. 使用FPGA产生正弦调制波和三角载波，程序简单，运行速度快，利用FPGA多个I/O的优势实现48路SPWM波的输出。4. 九电平输出的波形更加接近于正弦波，而且谐波含量更少。

Description

一种基于FPGA的轻型直流输电多电平逆变SPWM控制***

技术领域

本发明涉及电力电子与电气传动技术领域，尤其涉及一种基于FPGA的轻型直流输电多电平逆变SPWM控制***。

背景技术

随着经济的高速发展，煤和石油等传统能源的日益减少及其对环境的污染，如何解决经济增长、环境污染和能源紧缺三者之间的关系显得尤为重要。轻型直流输电（VHDC Light）技术是20世纪90年代开始由ABB公司提出的一种新型直流输电技术，其核心是采用IGBT组成的电压源换流器（VSC）进行换流。这种换流器具有功能强、体积小，结构简单等特点，故称之为轻型直流输电。与传统直流输电相比，轻型直流输电能满足分散的、小型的、远距离的新能源的传输要求，换流站的控制更加灵活。

传统的两电平逆变器的主要缺点是电平数太少，谐波较大，需要增加滤波器，增加了成本。多电平换流器的优点有：①增加了功率器件的个数，适用于大功率场合。②随着电平数的增加，输出的波形更接近于正弦波而且谐波含量也减小了。③由于采用级联型的拓扑结构和SPWM控制方法使得单个开关元件承受的电压应力减小了。④采用SPWM方法控制可以独立调节有功和无功功率，实现四象限运行。

目前，国内外对多电平逆变做了许多的研究，主要是对以下几个方面进行改进：①建立多种新型的拓扑结构，采用容量高、功率大和易于控制的全控器件。对于多电平逆变的拓扑结构主要有级联型H桥，中点箝位二极管及飞跨电容等。同时也提出了一些新的复合型拓扑结构，如将级联型和二极管箝位型结合形成新的逆变电路。②针对不同的拓扑电路采用不同的控制方法。如阶梯波脉宽调制技术、多载波垂直分布SPWM技术、载波相移SPWM技术、空间矢量SVPWM技术等。其中应用较多的主要是SPWM和SVPWM控制方法。③数字化芯片如FPGA,DSP，ARM等的应用增加了控制***的灵活性和多样性。④新的功率器件的开发和使用。新的功率器件如IGBT不仅能够满足大功率场合的应用，而且具有输入阻抗高，热稳定性好，速度快等优点。随着硬件和软件上的改进，多电平逆变技术在各个领域中已经取得了更好的应用。

发明内容

针对现有技术的缺点，本发明的目的在于提供一种利用FPGA多个I/O口的优势，采用SPWM控制算法实现九电平逆变，可以通过较低开关频率获得较高等效开关频率的SPWM波输出，输出了电平数更多，谐波含量更低的逆变波形。

为解决上述技术问题，本发明所采用的技术方法是：一种基于FPGA的三相九电平逆变控制***，其特征在于：所述控制***硬件采用级联型H桥九电平拓扑结构，软件上设计了一种基于FPGA的载波层叠SPWM控制***，该***包括正弦发生器模块，三角波发生器模块，多路波形比较模块，死区补偿模块和各种通信逻辑模块。

进一步的，所述级联型H桥拓扑结构需要48个IGBT器件，即需要48路SPWM波对开关管进行控制，利用FPGA丰富的I/O管脚资源能够轻松满足多路SPWM波的输出；同时利用FPGA 的多管脚和多触发器，能与单片机或者DSP连接，有利于***的扩展，减轻多路SPWM波生成中的芯片的运算量，支持多种生成方式。

进一步的，三相需要三路正弦信号，相位相差120°；正弦信号的产生通过查表法来实现，将一个周期内的单位正弦信号平均分成256份存放在FPGA的ROM中，地址为8位；通过采样可以得到相近的正弦信号，正弦信号的幅值可以通过乘法器来调节；调制波的表达式为： U=m·sin(ωt)，其中m为调制波的幅值，三角波FPGA的由计数器产生，根据载波比和幅值调制度来确定计数范围。

进一步的，所述控制***采用载波层叠的调制方法，逆变器输出m电平则每相需要三角载波数是m-1个；要求m-1个载波的幅值和频率相同，在空间上垂直分布；每个H桥单元对应需要2个三角波载波，则单相需要8个三角载波，三相则总共需要24路三角载波；单相的三角载波由FPGA内8个计数器采用延时幅值变化的方法产生，每个三角波由于空间位置不同，所以计数的初始值不同，但是计数器的模相同，每个时钟计数器加1，达到最高值后计数器递减。

进一步的，所述比较模块，在同一时钟下对正弦波和三角波进行幅值比较，当正弦波幅值大于三角波幅值的时候输出高电平，当正弦波幅值小于三角波幅值的时候输出低电平。

进一步的，功率管的开通和关断都需要一定的时间，为了防止同一桥臂两个IGBT管在触发控制时同时导通损坏开关管，必须设置死区时间；死区时间产生原理如下：首先比较器输出一路SPWM波之后，在波形的上升沿和下降沿的时候分别用一个死区计数器开始计数，在计数器为0和最大值之间时，形成死区，死区时间的大小可以由计数值和计数时钟的乘积来决定。

本发明的有益效果是：1、级联型拓扑结构H桥单元的结构相同，易于模块化和封装。2、直流侧采用独立的电源，无需箝位电容，解决了二极管箝位型或者飞跨电容型拓扑结构存在的直流侧电压不均衡问题。3、控制方法采用载波层叠SPWM方法，方法简单，易于实现。4、借助于FPGA多个I/O管脚的优势，可以输出多路SPWM波，使得逆变结果更加接近正弦波，谐波含量更小。5、***易于扩展，可与DSP，ARM等芯片通信，实现更多的控制方法。

附图说明

下面结合附图对本发明作进一步的描述。

图1为本发明级联型九电平拓扑结构；

图2为本发明***框图；

图3为本发明九电平载波层叠SPWM控制***图；

图4为本发明死区补偿原理图；

图5 为本发明九电平逆变输出波形原理图；

具体实施方式

以下结合附图进一步说明本发明。

本发明提供一种基于FPGA的三相九电平逆变的控制***，其特征在于硬件采用级联型九电平拓扑结构（图1），利用FPGA具有多个I/O接口的特点，输出多路的SPWM波，实现效果更好的逆变。该***（图2）主要由正弦波发生模块，三角波发生模块，比较模块，死区补偿模块等组成。

具体的实施步骤如下：

（1）正弦波的形成。正弦波发生模块主要利用FPGA的内部ROM，将单位正弦波的幅值离散化写入ROM，正弦波的离散化可以通过C++或者MATLAB来实现，将单个周期的正弦信号离散成256个8位的数值，每个数值存放在256个地址中，地址发生器用来选择不同储存地址的正弦幅值的输出。每个正弦信号相差120°角，通过写入ROM正弦幅值的相位不同来实现单个时钟下三相正弦波的输出，节省了芯片资源。

（2）三角载波的形成。三角波发生模块利用计数器来生成所需的三角波，单相需要8个三角波作为载波紧密垂直排布在坐标空间中。每个载波的幅值和频率相同，空间位置的不同可以根据初始计数值的不同来实现。根据实验中的载波比和调制度来具体设置三角波发生计数器的计数值。

（3）比较模块和死区设置。比较模块是运用载波层叠SPWM方法，在同一时钟下，对正弦信号和三角波信号的幅值进行比较，当正弦波幅值大于三角波幅值时，输出高电平，反之则生成低电平，载波层叠多路SPWM的原理图如（图3）所示， v1，v2，v3，v4四路载波与正弦波比较输出控制4个H桥单元输出正电压，而vn1，vn2，vn3，vn4则控制输出负电压。

（4）为了防止同一桥臂的开关管同时导通损坏器件，必须设置死区时间，死区时间的设置如（图4）所示，其工作原理如下：①输入IN为0时，若死区计数器的值为0，则保持输出不变，即YH和输入一致，YL与输入相反，否则做减法计数。②输入IN为1时，若死区计数器的值为max，则保持输出不变，否则做加法计数。③输入为1且计数值为max时，YH=1，YL=0，此时上桥臂导通。④输入为0且计数值0时，YH=0，YL=1，此时下桥臂导通。⑤若死区计数器的值为0-max之间时，形成死区，上下桥臂都关断。死区时间的长短可以通过deadtime=T×max来设置，其中T是时钟周期，max是最大计数值。

开关组合的优化，参数的设置。最后输出的48路SPWM波通过控制拓扑结构的开关组合来实现逆变。如（图5）所示，以单相A相为例，每个单元输出高低电平的时间不同，根据多重化叠加技术，单相输出有9种电压，±4E，±3E，±2E, ±E和0。每个单元的导通角θ1，θ2，θ3，θ4的不同将导致输出的逆变波形的谐波含量不同，为了得到更小谐波含量的正弦波，应该对不同的导通角下输出波形进行测试，求出最优化的开关组合和载波调制波之间的比例。

在此说明了此发明的优选实施例，包括发明人用于实施本发明的已知最佳模式。优选实施例的变更对本领域普通技术人员而言在阅读上述说明后是显而易见的。发明人希望普通技术人员合理应用这样的变更，并且发明人认为与在此明确说明不同的应用也可以实现本发明。因此，本发明包括随附权利要求中所引用的主旨的所有修改及等效形式，这在适用的法律中是允许的。此外，上述要素的所有可能的变更的任何组合也被本发明所包含，除非在此另外指出或者在上下文中明显矛盾。

Claims

1.一种基于FPGA的三相九电平逆变控制***，其特征在于：所述控制***硬件采用级联型H桥九电平拓扑结构，软件上设计了一种基于FPGA的载波层叠SPWM控制***，包括正弦发生器模块，三角波发生器模块，多路波形比较模块，死区补偿模块和各种通信逻辑模块。

2.根据权利要求1所述基于FPGA的三相九电平逆变控制***，其特征在于：所述级联型拓扑结构需要48个IGBT器件，即需要48路SPWM对开关管进行控制，利用FPGA丰富的I/O管脚资源能够轻松满足多路SPWM波的输出；同时利用FPGA 的多管脚和多触发器，能与单片机或者DSP连接，增加了控制***的灵活性和多样性。

3.根据权利要求1所述基于FPGA的三相九电平逆变控制***，其特征在于：三相需要三路正弦信号，相位相差120°；正弦信号的产生通过查表法来实现，将一个周期内的单位正弦信号平均分成256份存放在FPGA的ROM中，地址为8位；通过采样可以得到相近的正弦信号，正弦信号的幅值可以通过乘法器来调节；调制波的表达式为：

，其中m为调制波的幅值，三角波FPGA的由计数器产生，根据载波比和幅值调制度来确定计数范围。

4.根据权利要求1所述基于FPGA的三相九电平逆变控制***，其特征在于：所述控制***采用载波层叠的调制方法，逆变器输出m电平则每相需要三角载波数是m-1个；要求m-1个载波的幅值和频率相同，在空间上垂直分布；每个H桥单元对应需要2个三角波载波，则单相需要8个三角载波，三相则总共需要24路三角载波；单相的三角载波由FPGA内8个计数器采用延时幅值变化的方法产生，即每个三角波的初始计数值不同，但模相同，每个时钟计数器加1，达到最高值后计数器递减。

5.根据权利要求1所述基于FPGA的三相九电平逆变控制***，其特征在于：所述比较模块，在同一时钟下对正弦波和三角波进行幅值比较，当正弦波幅值大于三角波幅值的时候输出高电平，当正弦波幅值小于三角波幅值的时候输出低电平。

6.根据权利要求1所述基于FPGA的三相九电平逆变控制***，其特征在于：功率管的开通和关断都需要一定的时间，为了防止同一桥臂两个IGBT管在触发控制时同时导通损坏开关管，必须设置死区时间；死区时间产生原理如下：首先比较器输出一路SPWM波之后，在波形的上升沿和下降沿的时候分别用一个死区计数器开始计数，在计数器为0和最大值之间时，形成死区，死区时间的大小可以由计数值和计数时钟的乘积来决定。