CN103456883A - ReRAM单元中的场聚集特征部 - Google Patents
ReRAM单元中的场聚集特征部 Download PDFInfo
- Publication number
- CN103456883A CN103456883A CN2013102050053A CN201310205005A CN103456883A CN 103456883 A CN103456883 A CN 103456883A CN 2013102050053 A CN2013102050053 A CN 2013102050053A CN 201310205005 A CN201310205005 A CN 201310205005A CN 103456883 A CN103456883 A CN 103456883A
- Authority
- CN
- China
- Prior art keywords
- layer
- nanoclusters
- storage material
- dielectric
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011232 storage material Substances 0.000 claims abstract description 64
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 29
- 230000002776 aggregation Effects 0.000 claims description 39
- 238000004220 aggregation Methods 0.000 claims description 39
- 239000000126 substance Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 19
- 229910044991 metal oxide Inorganic materials 0.000 claims description 7
- 150000004706 metal oxides Chemical class 0.000 claims description 7
- 238000001259 photo etching Methods 0.000 claims description 7
- 230000001413 cellular effect Effects 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims 2
- 239000010410 layer Substances 0.000 description 161
- 239000000758 substrate Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000000059 patterning Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 239000002159 nanocrystal Substances 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910000420 cerium oxide Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 229910000428 cobalt oxide Inorganic materials 0.000 description 1
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229960004643 cupric oxide Drugs 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
- H10N70/8418—Electrodes adapted for focusing electric field or current, e.g. tip-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明涉及ReRAM单元中的场聚集特征部。电阻式随机存取存储器（ReRAM）单元（401）包括第一导电电极（107）和在所述第一导电电极之上的电介质存储材料层。所述电介质存储材料层（109）在将细丝形成电压施加到所述单元期间有助于导电细丝的形成。所述单元包括在所述电介质存储材料层之上的第二导电电极（301）以及包括不通过光刻限定的多个散置的场聚集特征部（407）的界面区域。所述界面区域位于所述第一导电电极和所述电介质存储材料层之间或位于所述电介质存储材料层和所述第二导电电极之间。
Description
技术领域
本发明总体上涉及ReRAM单元，并且更具体地说涉及ReRAM单元中的场聚集特征部。
背景技术
电阻式随机存取存储器（ReRAM）单元是这样的存储器单元，在该存储器单元中通过跨单元的电极施加足够高的电压，导电细丝（通路）被形成为穿过电介质存储材料，从而将所述单元置于低电阻率状态中。在低电阻率状态中，所述细丝可能因施加大的电流穿过电介质材料而中断，从而将所述单元置于高电阻率状态。电阻率状态的不同可以被用于在ReRAM单元中存储值。
附图说明
通过参考附图，本发明可以更好地被理解，并且其多个目的、特征以及优点可以对于本领域技术人员显而易见。
图1-5给出了根据本发明的一种实施方式来形成ReRAM存储器的一部分的各种视图。
图6给出了根据本发明的另一种实施方式来形成ReRAM存储器的一部分的视图。
图7-8给出了根据本发明的另一种实施方式来形成ReRAM存储器的一部分的各种视图。
图9-11给出了根据本发明的另一种实施方式来形成ReRAM存储器的一部分的各种视图。
图12-16给出了根据本发明的另一种实施方式来形成ReRAM存储器的一部分的各种视图。
图17给出了根据本发明的另一种实施方式来形成ReRAM存储器的一部分的视图。
除非另有说明，在不同附图中使用的相同参考符号表示相同的项目。附图不一定按比例绘制。
具体实施方式
以下内容给出了对用于实施本发明的模式的详细描述。该描述旨在说明本发明并且不应被当作限定。
ReRAM存储器单元包括具有散置的场聚集特征部的区域，所述散置的场聚集特征部允许在ReRAM单元的电极之间生成数量有限并且更加一致的穿过电介质存储材料层的电流细丝。这些场聚集特征部允许所述细丝在阵列单元中有更加有组织且一致地布置，从而实现在类似地编程的ReRAM单元之间的更加一致的电阻测量。在一些实施方式中，这些特征部包括纳米团簇或由纳米团簇形成的特征部。
图1示出了用于根据本发明的实施方式来形成多个ReRAM单元的晶片101的部分截面侧视图。晶片101包括衬底103以及在衬底103之上形成的电介质层105。在一种实施方式中，衬底103是包括多个层和结构的复合结构。例如，衬底103可以包括体硅基底层以及多个形成于其上的晶体管。这些晶体管可以包括由导电材料形成的电极结构（例如栅极、电流端子电极）。衬底103可以还包括将所述衬底的导电结构和半导体结构分离的电介质结构（例如侧壁分离物、沟道隔离区域）。然而在其它实施方式中，衬底103可能具有其它的配置，例如由块状材料构成的配置。
层105是在衬底103之上形成以使后续形成的ReRAM单元与衬底103隔离的电介质层。在一种实施方式中，层105由电介质材料（例如四乙基原硅酸盐（TEOS）、SiO2）形成。在一种实施方式中，层105是晶片的互连部分的层间电介质。所述互连部分包括导电互连体（未显示），所述导电互连体将晶体管和晶片101的其它器件电耦合到后续形成的外部导体（例如，结合焊盘）以及后续形成的ReRAM单元。互连导电结构（例如通孔、导电插塞）可以位于层105的其它部分（未显示）中。在一种实施方式中，衬底103可能包括一个或多个导电互连层。
导电层107在层105上形成。导电层107包括将形成后续形成的ReRAM单元的底部电极的材料。层107可以由铜、钨或其它导电材料（例如铝、金、铂、掺杂的多晶硅）或它们的组合构成。在一些实施方式中，层107可以包括多个导电材料层。在一种实施方式中，层107具有1000埃的厚度，但是在其它实施方式中可以具有其它厚度。
层109是电介质存储材料层，在该层中可以形成导电细丝来将值存储在ReRAM单元中。在一种实施方式中，电介质存储材料可以是金属氧化物，例如氧化铪、氧化镍、氧化铜以及氧化钴。然而，可以使用有助于导电细丝形成的其它合适的材料。在一种实施方式中，层109具有500埃的厚度，但是在其它实施方式中可以具有其它厚度。层109可以以多种方式形成（例如被CVD、PECVD或原子层沉积的沉积、金属的氧化、或溅射）。
电介质层111在层109上形成。层111可以具有电介质存储材料或不同的电介质材料。层111具有的材料可以用对层109的材料有选择性的蚀刻化学物质来蚀刻。在一种实施方式中，层111由对于选定的蚀刻化学物质具有与电介质层109不同的蚀刻速率的金属氧化物或氧化硅构成。在一种实施方式中，层111为200埃厚，但是在其它实施方式中可以具有其它厚度。
在层111形成之后，在层111上形成纳米团簇113。纳米团簇是一种材料岛，其在表面上形成，具有所形成的100纳米或更少的尺寸（例如20纳米或更少），并且不必通过光刻限定。纳米团簇的例子是硅纳米晶体、锗纳米晶体、电介质纳米团簇、金属纳米团簇（金、铂、镍、钴）、以及硅化物纳米团簇。这些纳米团簇可以通过CVD处理来形成，在该CVD处理中单个团簇在表面上成核并且生长。在一个例子中，金属纳米团簇可以在退火处理之后通过溅射相对薄（例如20nm）的金属层来形成，在该退火处理中金属被聚结到各个纳米团簇。在一种实施方式中，纳米团簇有20纳米的高度和宽度，但是在其它实施方式中可以具有其它尺寸。
参照图5，在一种实施方式中，所述纳米团簇113被形成为使得各个纳米团簇的材料接触一些相邻的纳米团簇但是在其它相邻的纳米团簇之间包括开口（201）。在图5的俯视图中示出了晶片101的部分俯视图。如图5的视图所示，所述纳米团簇113限定了若干个使层111暴露出来的开口。在图5的实施方式中，纳米团簇113被示为具有圆形形状，然而，其它实施方式的纳米团簇也可以具有其它的形状。在一种实施方式中，所述纳米团簇有75%的覆盖密度，但是在其它实施方式中也可以具有其它的密度。
图2是在层111通过使用纳米团簇113作为掩模图案化之后的晶片101的部分截面侧视图。图案化层111将在层111中相互间隔地形成多个开口201。在一种实施方式中，开口201具有10纳米或更小的宽度，但是在其它实施方式中可以具有其它宽度。在层111由二氧化硅构成、纳米团簇113由硅构成、以及层109由氧化铪构成的一种实施方式中，蚀刻化学物质SF6或NF3可以被用于对层111进行图案化。
图3示出了在导电层301在纳米团簇113之上并在开口201中形成之后的晶片101的部分剖面侧视图。在一种实施方式中，层301由导电材料（例如铜、钨、金、钴、铂、铝、或掺杂的多晶硅或它们的组合）形成（例如通过溅射、ALD、CVD），所述导电材料将用于为ReRAM单元形成顶部电极。在一种实施方式中，层301具有1000埃的厚度，但是在其它实施方式中可以具有其它厚度。
在已示出的实施方式中，纳米团簇113在形成层301之前未被去除。然而在其它实施方式中，纳米团簇113在形成层301之前被去除。
图4示出了在层301、111、109以及107被图案化以形成图4中示出的各个ReRAM单元之后的部分剖面侧视图。在一种实施方式中，这些层通过使用光刻处理来图案化，在所述光刻处理中掩模在层301之上形成并且被用于对所述层进行图案化。在一种实施方式中，为了形成导电结构（未示出），层107通过单独的图案来图案化，该导电结构用于将所述单元耦合到所述ReRAM存储器的其它电路（未示出）（例如读、写以及编程电路）。在一种实施方式中，所述单元位于ReRAM单元阵列的行和列中。在一种实施方式中，单元401和403具有200nm的宽度，但是在其它实施方式中可以具有其它宽度。
在图4的视图之后，电介质层在晶片101之上形成。在一种实施方式中，所述晶片接着被平坦化以停止在层301上。在另一种实施方式中，可以在后续沉积的电介质层中制作开口以使层301暴露出来。后续的互联层可以在晶片101上形成。这些后续的层包括耦合到顶部电极（所述单元的层301的结构）以将所述单元连接到所述存储器的其它电路的互连结构。在形成导电外部端子之后，所述晶片被划分为多个管芯。每个管芯都包括一个ReRAM单元阵列。各个管芯可以不仅包括存储器的其它电路，而且也包括其它器件的电路（例如处理器、逻辑、时钟电路）。
重新参照图4，单元401和403各自分别包括具有散置的场聚集特征部（分别为405和407）的区域409和411。在一种实施方式中，所述场聚集特征部是层301形成于层111的开口201中的部分。在“形成”处理期间，这些特征部产生了增强的电场，所述电场促进在这些位置穿过层109到底部电极的导电细丝413的形成。因此，细丝倾向于在由特征部限定的膜的特定区域形成。注意线条示出了当所述单元被编程时形成的细丝的大概位置。直到形成电压第一次被施加到所述电极，那些细丝才出现。
在一些实施方式中，细丝在形成处理期间被形成，在所述形成处理中，跨电极施加高的细丝形成电压（例如，在3V以上）。在对单元的后续写入中，低电压（例如，大约是1-2V）可以被用来改变单元的电阻率状态以存储特定的值。例如，写入电压跨电极施加以中断特定位置处的细丝通路，从而使单元从低电阻率状态改变到高电阻率状态。写入电压可以跨电极施加，以重新连接被中断的细丝，从而将单元从高电阻率状态转换到低电阻率状态。然而，在不同的实施方式中，细丝可以通过不同的处理形成和/或所述单元可以通过不同的处理被写入。例如，在一些实施方式中，细丝通过第一次写入所述单元被形成。因此，对于这些实施方式，细丝形成电压将是跨所述电极用于第一次写入所述单元的电压。跨单元的电极施加电压是被施加到所述单元的各个电极的电压之差。
由于传统的ReRAM单元没有场增强特征部，细丝的位置和数量较少受控制。阵列的不同单元对于各个单元可以具有很大程度的不同的数量的细丝和/或具有不同形状的细丝。因此，对传统的ReRAM单元来说，对于阵列中的不同单元，特定电阻率状态的电阻值可能显著地不同。
提供促进数量受控制的细丝和/或形状更加受控制的细丝的生成的场增强特征部，可以导致阵列单元的电阻值更加一致和紧密。
此外，通过使每个单元具有多个场增强结构而不是一个场增强结构，可以通过形成处理在单元中产生数量受控制的细丝。单元的多根细丝中的每一根均对在低电阻率状态下的单元的平均电阻有贡献。虽然单元的一些细丝的电阻相对于单元的其它细丝可能不同，但单元的总体平均电阻将反映细丝的平均电阻。在被设计用于改进仅仅一根细丝的一些ReRAM中，细丝的变化可能导致在单元之间电阻的变化。因此，通过在单元中提供多个场增强特征部，在单元中产生的细丝的变化将“被平均掉”，从而使得在多个单元之间单元电阻更加一致。例如，在一些实施方式中，1/（单元的总体电阻）大约等于1/（单元的每根细丝的电阻）的总和。
图6示出了根据本发明的另一种实施方式的晶片的部分剖面侧视图。在图6中具有与图4中的结构相同的参考编号的结构类似于那些相应的结构。图6的实施方式与图4的实施方式的不同之处在于，纳米团簇615在存储材料层109上形成。此外，所述纳米团簇615是电介质材料的，而图4的纳米团簇113可以是导电、半导体、或电介质材料的。场增强特征部613是层301形成于电介质纳米团簇615之间的部分。这些特征部613位于区域609和611中。在这种实施方式中，没有位于层109上面的等效的电介质层111。在这种实施方式中，纳米团簇615不用于对层进行图案化。
电介质纳米团簇由电介质材料（例如氮化硅、二氧化硅、氧化铈、或氧氮化硅）形成。在一种实施方式中，纳米团簇可以通过首先形成硅纳米晶体并且氧化或氮化所述纳米晶体来形成。氧化铈纳米晶体可以通过热液合成处理形成。
图7和图8是在ReRAM单元的另一种实施方式的形成中在不同阶段的晶片701的部分截面图。衬底703和层705以及707分别类似于衬底103和层105以及107。在图7和图8的实施方式中，导电纳米晶体709形成于导电层707上并且与导电层707电接触。在一种实施方式中，导电纳米团簇709具有20纳米的平均宽度和高度，但是在其它实施方式中可以具有其它宽度和高度（例如，50纳米或更小的平均宽度）。
在一种实施方式中，纳米团簇709被间隔开，使得它们不接触相邻的纳米团簇。例如参见示出了晶片的部分俯视图的图16，其中纳米团簇1211被间隔开，使得它们不接触相邻的纳米团簇。在一种实施方式中，纳米团簇709与其它相邻的纳米团簇间隔20纳米，但是在其它实施方式中可以以不同的量间隔开。在一种实施方式中，纳米团簇709具有40%的覆盖密度，但是在其它实施方式中可以具有其它的密度。
返回参照图7，在纳米团簇709形成之后，类似于层109的电介质存储材料层711在层707以及纳米团簇709之上形成。层711类似于层109。导电层713（类似于层301）在层711之上形成。
图8示出了在层713、层711、以及层707被图案化以形成ReRAM单元之后的晶片701，单元800在图8中示出。对于单元800来说，层713的部分形成顶部电极，层711的部分形成存储材料，以及层707的部分形成底部电极。在图8的实施方式中，在区域801中的导电纳米团簇709充当单元800的场增强特征部。通过跨层707和713施加“形成”电压，在纳米团簇709周围形成增强的电场，从而生成穿过层711到顶部电极的细丝803。
在另一种实施方式中，纳米团簇可以由无助于细丝形成的电介质材料形成。后续形成的存储材料在电介质材料之间的开口中形成。电介质纳米晶簇将被形成为彼此接触但在它们之间将存在开口（见图5）。场聚集特征部是底部电极的一部分，其接触层711位于由纳米团簇限定的开口中的存储材料。
图9-11给出了在根据另一种实施方式的ReRAM单元的形成过程中的晶片901的部分剖面侧视图。参照图9，衬底903和层905、907以及909分别类似于衬底103和层105、107以及109。导电纳米团簇911在层909上形成。在一种实施方式中，纳米团簇被彼此间隔开以使得它们不接触相邻的纳米团簇。在一种实施方式中，纳米团簇911彼此之间有大约20纳米的间距，但是在其它实施方式中可以具有其它的间距。
电介质材料（例如，氮化硅、氧化硅）层在纳米团簇之上形成，使得层913的最低顶部部分比纳米团簇911的顶部高。层913可以具有与层909相同的材料，但是在其它实施方式中可以具有其它的电介质材料。在一种实施方式中，层913通过化学气相沉积（CVD）处理来形成，但是在其它实施方式中可以通过其它处理来形成。
图10示出了在晶片901被平坦化（例如，采用CMP处理）以形成平坦化的表面1001从而暴露部分纳米团簇911之后的晶片901。在一种实施方式中，所述晶片901被平坦化以检测纳米团簇911的材料并且之后持续一段短的时间以确保纳米团簇911的相当一部分的表面被暴露。之后，导电层1003在平坦化的表面1001之上形成并且电接触纳米团簇911。层1003与层301类似。
图11示出了在层907、909、913以及1003被图案化以形成单元1101之后的晶片901。在示出的实施方式中，位于区域1105中的导电纳米团簇911充当用于单元1101的场增强特征部。随着细丝形成电压的施加，纳米团簇911产生增强的电场，该电场促进细丝1103在特定位置上形成。
图12-16示出了在根据本发明的另一种实施方式的ReRAM单元形成中的晶片1201的各种视图。在图12的实施方式中，衬底1203和电介质层1205、导电层1207以及存储材料层1209分别地类似于衬底103、电介质层105、导电层107以及电介质存储材料层109。然而，在图12的实施方式中，由于层1209的顶部部分之后被图案化，因而层1209可以形成为比层109厚。在存储材料层1209形成之后，导电纳米团簇在层1209上形成。在一种实施方式中，纳米团簇具有20纳米的平均宽度并且与其它的相邻纳米团簇间隔开20纳米，但是在其它的实施方式中可以具有其它的平均宽度或其它的间距。图16是示出了纳米团簇1211的间距的晶片1201的俯视图。在一种实施方式中，纳米团簇1211具有在30-50%(例如40%)范围内的覆盖密度，但是在其它实施方式中可以具有其它密度。
在纳米团簇1211形成之后，存储材料层1209通过使用纳米团簇1211作为蚀刻掩模来进行蚀刻，以形成开口1213。在一种实施方式中，层1209通过利用对纳米团簇材料有选择性的蚀刻化学物质使用计时蚀刻来进行蚀刻。在一种实施方式中，开口1213具有20纳米的深度，但是在其它实施方式中可以具有其它深度。在图12的实施方式中，层1209可以被形成为比图4的实施方式的层109厚开口1213的深度。
图13示出了在电介质材料层1301在晶片1201之上形成之后的晶片1201。在一种实施方式中，层1301具有一定的厚度使得层1301的顶部的最低点比纳米团簇1211的顶部高。在一种实施方式中，层1301由以下的电介质材料(例如TEOS、SiO2)构成，该电介质材料无助于或相对较少地在施加到ReRAM单元的电极的细丝形成电压下帮助细丝形成。这样的电介质的一个例子是氮化硅。
图14是在晶片1201被平坦化以形成平坦化的表面1401之后的晶片1202的部分截面侧视图。在形成平坦化的表面1401的过程中，晶片1201被向下平坦化达到一定水平，使得纳米团簇1211的相当一部分的表面被暴露。然后，导电层1403在晶片1201之上形成，使得层1403电接触纳米团簇1211。层1403类似于导电层301。
图15是在层1403、1301、1209、以及1207被图案化以形成ReRAM单元之后的晶片1201的部分侧视图，单元1500在图15中被示出。在图15的实施方式中，纳米团簇1211在区域1501中形成场聚集特征部1507。特征部1507通过电介质层1301彼此隔离。当形成电压被施加于层1403和1207之间的时候，在支柱1215与纳米团簇1211的界面处生成电场以生成细丝1503。在一种实施方式中，使用支柱1205使得支柱之间的空间的深度能够被选择用于优化细丝的形成。
图17是示出了根据本发明的另一种实施方式的ReRAM单元的晶片的部分侧视图。除了纳米团簇1211在形成层1403之前被去除之外，单元1700与单元1500类似。在一种实施方式中，晶片在层1301形成之后被平坦化。在这种实施方式中，纳米团簇1211不必是导电的。在这种实施方式中，场聚集特征部是位于区域1701中的、支柱1215与顶部电极（层1403的）之间的界面。
在其它实施方式中，薄的导电层可以在顶部电极层（例如，301）之前在层109上形成，或者可以在存储材料层109之前在层107上形成。该导电层可以利用其上形成的纳米团簇来图案化，以形成充当场聚集特征部的支柱。如果在底部电极上形成，存储材料层可以在图案化的特征部上形成。如果导电支柱在顶部电极层下面形成，电介质层将在支柱之上形成并且接着被平坦化以暴露支柱。然后，顶部导电层301将被形成为接触导电支柱。
在一些实施方式中，在细丝形成过程中，较高的电压被施加到单元的顶部电极。然而，在其它实施方式中，较高的电压被施加到底部电极。在一些实施方式中，较低的电压为地（0V），但是在其它实施方式中，较低的电压可以是-VDD（或施加到顶部电极的电压的负数）。
对于一种实施方式所描述的特定特征可以与这里描述的其它实施方式的其它特征组合。例如，场聚集特征部可以针对单元的底部电极和顶部电极两者而形成。例如，单元可以包括纳米团簇911和709二者。
为形成每个单元的多个场聚集特征部而使用纳米团簇，可以允许形成多个可以比那些由光刻限定的特征部小的特征部。因此，相对于通过光刻限定特征部的单元，更多特征部可以位于单元中。
在一种实施方式中，一种电阻式随机存取存储器（ReRAM）单元包括第一导电电极和在所述第一导电电极之上的电介质存储材料层。所述电介质存储材料层在将细丝形成电压施加到所述ReRAM单元期间有助于导电细丝的形成。所述ReRAM单元包括在所述电介质存储材料层之上的第二导电电极以及包括多个不通过光刻限定的散置的场聚集特征部的界面区域。所述界面区域位于所述第一导电电极与所述电介质存储材料层之间或位于所述电介质存储材料层和所述第二导电电极之间。
在另一种实施方式中，一种用于形成电阻式随机存取存储器（ReRAM）单元的方法包括形成第一导电层和在所述第一导电层之上形成电介质存储材料层。所述电介质存储材料层在对所述单元施加细丝形成电压期间有助于导电细丝的形成。所述方法包括在所述电介质存储材料层之上形成第二导电层以及形成具有多个散置的场聚集特征部的界面区域的单元区。所述界面区域的单元区形成于所述第一导电层与所述电介质存储材料层之间或形成于所述电介质存储材料层和所述第二导电层之间。形成所述界面区域的单元区包括使用纳米团簇层来限定所述多个散置的场聚集特征部。
在另一种实施方式中，一种电阻式随机存取存储器（ReRAM）单元包括第一导电电极和在所述第一导电电极之上的电介质存储材料层。所述电介质存储材料层在将细丝形成电压施加到所述ReRAM单元期间有助于导电细丝的形成。所述ReRAM单元包括在所述电介质存储材料层上的纳米团簇层。所述纳米团簇层的每个纳米团簇包括电介质材料。所述ReRAM单元包括在所述电介质存储材料层之上的第二导电电极。第二导电电极的部分在所述纳米团簇层的所述纳米团簇之间延伸并且接触所述电介质存储材料层。在所述纳米团簇层的所述纳米团簇之间延伸的所述第二导电电极的所述部分形成场聚集特征部。
虽然已经示出和描述了本发明的特定实施方式，但本领域技术人员应认识到基于本发明的教导，可以做出进一步的改变和修改而不脱离本发明及其较宽的范围，因此，所附权利要求在其范围内包括所有这样的落入本发明真正的主旨和范围内的改变和修改。
Claims (20)
1.一种电阻式随机存取存储器（ReRAM）单元，包括：
第一导电电极；
在所述第一导电电极之上的电介质存储材料层，所述电介质存储材料层在将细丝形成电压施加到所述ReRAM单元期间有助于导电细丝的形成；
在所述电介质存储材料层之上的第二导电电极；以及
包括多个不通过光刻限定的散置的场聚集特征部的界面区域，所述界面区域位于所述第一导电电极和所述电介质存储材料层之间或位于所述电介质存储材料层和所述第二导电电极之间。
2.根据权利要求1所述的ReRAM单元，其中第一界面区域在所述电介质存储材料层之上，以及所述第二导电电极在该界面区域之上。
3.根据权利要求2所述的ReRAM单元，其中所述第一界面区域的多个散置的场聚集特征部中的每一个是从所述第二导电电极延伸通过所述第一界面区域并且接触所述电介质存储材料层的所述第二导电电极的延伸部分，以及其中所述第一界面区域包括围绕所述多个散置的场聚集特征部中的每一个的电介质材料。
4.根据权利要求3所述的ReRAM单元，其中所述第一界面区域的电介质材料被进一步表征为多个电介质纳米团簇，其中所述多个电介质纳米团簇限定了从所述第二导电电极延伸的所述多个散置的场聚集特征部。
5.根据权利要求2所述的ReRAM单元，其中所述多个散置的场聚集特征部中的每一个包括导电纳米团簇。
6.根据权利要求2所述的ReRAM单元，其中所述第一界面区域的所述多个散置的场聚集特征部中的每一个是从所述第二导电电极延伸通过所述第一界面区域并且接触所述电介质存储材料层的所述第二导电电极的延伸部分，其中所述电介质存储材料层包括第一金属氧化物，以及其中所述第一界面区域包括围绕所述多个散置的场聚集特征部中的每一个的电介质材料。
7.根据权利要求6所述的ReRAM单元，其中所述电介质材料能够相对于所述第一金属氧化物被选择性地蚀刻。
8.根据权利要求2所述的ReRAM单元，其中所述电介质存储材料层包括接触所述第二导电电极的金属氧化物的多个散置列，其中所述多个散置的场聚集特征部中的每一个位于在金属氧化物的多个散置列中的相应的列与所述第二导电电极之间的界面上。
9.根据权利要求8所述的ReRAM单元，还包括围绕所述电介质存储材料层的金属氧化物的多个散置列的电介质材料。
10.根据权利要求1所述的ReRAM单元，其中所述界面区域在所述第一导电电极之上以及所述电介质存储材料层在所述界面区域之上。
11.根据权利要求10所述的ReRAM单元，其中所述多个散置的场聚集特征部中的每一个包括在所述第一导电电极上并且与所述第一导电电极电接触的导电纳米团簇。
12.一种用于形成电阻式随机存取存储器（ReRAM）单元的方法，包括：
形成第一导电层；
在所述第一导电层上形成电介质存储材料层，所述电介质存储材料层在将细丝形成电压施加到所述单元期间有助于导电细丝的形成；
在所述电介质存储材料层上形成第二导电层；以及
形成具有多个散置的场聚集特征部的界面区域的单元区，其中所述界面区域的单元区形成于所述第一导电层与所述电介质存储材料层之间或形成于所述电介质存储材料层与所述第二导电层之间，以及其中形成所述界面区域的单元区包括使用纳米团簇层来限定所述多个散置的场聚集特征部。
13.根据权利要求12所述的方法，其中所述使用纳米团簇层来限定所述多个散置的场聚集特征部包括：
在所述电介质存储材料层上形成纳米团簇层；以及
在所述纳米团簇层之上形成所述第二导电层，其中所述第二导电层的部分在所述纳米团簇层的纳米团簇之间延伸以接触所述电介质存储材料层，以及其中所述多个散置的场聚集特征部包括所述第二导电层在所述纳米团簇层的纳米团簇之间延伸以接触所述电介质存储材料层的所述部分。
14.根据权利要求13所述的方法，其中使用所述纳米团簇层来限定所述多个散置的场聚集特征部还包括：
在于所述纳米团簇层之上形成所述第二导电层之前，使用所述纳米团簇层作为掩模在层中形成开口，其中所述第二导电层在所述纳米团簇层的纳米团簇之间延伸的所述部分延伸进入到所述开口中以接触所述电介质存储材料层。
15.根据权利要求13所述的方法，其中形成所述纳米团簇层的进一步的特征在于所述纳米团簇包括电介质材料。
16.根据权利要求12所述的方法，其中使用所述纳米团簇层来限定所述多个散置的场聚集特征部包括：
在所述电介质存储材料层上形成所述纳米团簇层，其中所述纳米团簇层的纳米团簇是导电的；
在所述纳米团簇层之上形成电介质层，其中所述电介质层形成在所述纳米团簇层的纳米团簇之间；
将所述电介质层平坦化以至少暴露所述纳米团簇层的顶部部分；以及
在所述电介质层以及纳米团簇层之上形成所述第二导电层，其中所述第二导电层与所述纳米团簇层的所述暴露的顶部部分电接触，以及其中所述多个散置的场聚集特征部中的每一个包括所述纳米团簇层的纳米团簇。
17.根据权利要求16所述的方法，其中使用所述纳米团簇层来限定所述多个散置的场聚集特征部包括：
在于所述纳米团簇层之上形成所述电介质层之前，使用所述纳米团簇层作为掩模在所述电介质存储材料层中形成开口，其中所述电介质层的部分延伸到所述开口中。
18.根据权利要求12所述的方法，其中使用所述纳米团簇层来限定所述多个散置的场聚集特征部包括：
在所述电介质存储材料层上形成所述纳米团簇层；
使用所述纳米团簇层作为掩模在所述电介质存储材料层中形成开口；
去除所述纳米团簇层；
在所述开口内形成电介质层，其中所述电介质层的顶面与所述电介质存储材料层的顶面对齐；
在所述电介质层之上形成所述第二导电层，其中所述多个散置的场聚集特征部中的每一个包括所述电介质存储材料层与所述第二导电层直接接触的界面。
19.根据权利要求12所述的方法，其中使用所述纳米团簇层来限定所述多个散置的场聚集特征部包括：
在所述第一导电层上形成所述纳米团簇层，其中所述纳米团簇层的纳米团簇是导电的，其中所述电介质存储材料层形成于所述纳米团簇层之上，其中所述电介质存储材料层的部分在所述纳米团簇层的纳米团簇之间延伸以接触所述第一导电层，以及其中所述多个散置的场聚集特征部中的每一个均包括所述纳米团簇层的纳米团簇。
20.一种电阻式随机存取存储器（ReRAM）单元，包括：
第一导电电极；
在所述第一导电电极之上的电介质存储材料层，所述电介质存储材料层在将细丝形成电压施加到所述ReRAM单元期间有助于导电细丝的形成；
在所述电介质存储材料层上的纳米团簇层，其中所述纳米团簇层的每个纳米团簇均包括电介质材料；以及
在所述电介质存储材料层之上的第二导电电极，其中所述第二导电电极的部分在所述纳米团簇层的纳米团簇之间延伸并且接触所述电介质存储材料层，其中所述第二导电电极在所述纳米团簇层的纳米团簇之间延伸的所述部分形成场聚集特征部。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/486,641 US9114980B2 (en) | 2012-06-01 | 2012-06-01 | Field focusing features in a ReRAM cell |
| US13/486,641 | 2012-06-01 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103456883A true CN103456883A (zh) | 2013-12-18 |
| CN103456883B CN103456883B (zh) | 2018-10-23 |
Family
ID=49669097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310205005.3A Active CN103456883B (zh) | 2012-06-01 | 2013-05-29 | ReRAM单元中的场聚集特征部 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9114980B2 (zh) |
| JP (1) | JP2013251540A (zh) |
| CN (1) | CN103456883B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326711A (zh) * | 2018-08-10 | 2019-02-12 | 厦门大学 | 一种金属纳米簇掺杂的忆阻器及其制备方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8951892B2 (en) | 2012-06-29 | 2015-02-10 | Freescale Semiconductor, Inc. | Applications for nanopillar structures |
| US10546892B1 (en) | 2018-10-05 | 2020-01-28 | International Business Machines Corporation | Resistive memory device with meshed electrodes |
| US11730070B2 (en) | 2019-02-27 | 2023-08-15 | International Business Machines Corporation | Resistive random-access memory device with step height difference |
| CN117941492A (zh) * | 2021-09-17 | 2024-04-26 | 华为技术有限公司 | 阻变存储器单元、阻变存储器以及电子设备 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100193763A1 (en) * | 2007-07-11 | 2010-08-05 | International Business Machines Corporation | Current constricting phase change memory element structure |
| CN101872836A (zh) * | 2009-04-22 | 2010-10-27 | 中国科学院微电子研究所 | 一种电阻式非易失存储器件及其制作方法 |
| US20110227026A1 (en) * | 2010-03-16 | 2011-09-22 | Sekar Deepak C | Non-volatile storage with metal oxide switching element and methods for fabricating the same |
| CN102227014A (zh) * | 2011-03-28 | 2011-10-26 | 复旦大学 | 一种具有金属纳米晶电极的阻变存储器及其制备方法 |
| CN102244196A (zh) * | 2011-06-21 | 2011-11-16 | 南京大学 | 一种有序可控纳米硅量子点阵列阻变存储器及其制备方法 |
| CN102479925A (zh) * | 2010-11-30 | 2012-05-30 | 中国科学院微电子研究所 | 具有高变比能力的电阻转变存储器结构及其制备方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2005041303A1 (ja) * | 2003-10-23 | 2007-04-26 | 松下電器産業株式会社 | 抵抗変化素子、その製造方法、その素子を含むメモリ、およびそのメモリの駆動方法 |
| US7791141B2 (en) | 2004-07-09 | 2010-09-07 | International Business Machines Corporation | Field-enhanced programmable resistance memory cell |
| DE102006023608B4 (de) * | 2006-05-19 | 2009-09-03 | Qimonda Ag | Programmierbare resistive Speicherzelle mit einer programmierbaren Widerstandsschicht und Verfahren zur Herstellung |
| KR101090171B1 (ko) | 2006-12-19 | 2011-12-06 | 후지쯔 가부시끼가이샤 | 저항변화소자의 제조방법 |
| US7719039B2 (en) | 2007-09-28 | 2010-05-18 | Freescale Semiconductor, Inc. | Phase change memory structures including pillars |
| US7745295B2 (en) | 2007-11-26 | 2010-06-29 | Micron Technology, Inc. | Methods of forming memory cells |
| US8035156B2 (en) | 2008-09-30 | 2011-10-11 | Freescale Semiconductor, Inc. | Split-gate non-volatile memory cell and method |
| US7897955B2 (en) | 2008-11-03 | 2011-03-01 | Seagate Technology Llc | Programmable resistive memory cell with filament placement structure |
| US8304754B2 (en) | 2008-11-12 | 2012-11-06 | Sandisk 3D Llc | Metal oxide materials and electrodes for Re-RAM |
| JP2011096714A (ja) * | 2009-10-27 | 2011-05-12 | Nara Institute Of Science & Technology | 金属ナノ粒子を有する抵抗変化メモリ |
| JP5072997B2 (ja) * | 2010-03-31 | 2012-11-14 | 株式会社東芝 | 情報記録装置及びその製造方法 |
-
2012
- 2012-06-01 US US13/486,641 patent/US9114980B2/en active Active
-
2013
- 2013-05-24 JP JP2013109877A patent/JP2013251540A/ja active Pending
- 2013-05-29 CN CN201310205005.3A patent/CN103456883B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100193763A1 (en) * | 2007-07-11 | 2010-08-05 | International Business Machines Corporation | Current constricting phase change memory element structure |
| CN101872836A (zh) * | 2009-04-22 | 2010-10-27 | 中国科学院微电子研究所 | 一种电阻式非易失存储器件及其制作方法 |
| US20110227026A1 (en) * | 2010-03-16 | 2011-09-22 | Sekar Deepak C | Non-volatile storage with metal oxide switching element and methods for fabricating the same |
| CN102479925A (zh) * | 2010-11-30 | 2012-05-30 | 中国科学院微电子研究所 | 具有高变比能力的电阻转变存储器结构及其制备方法 |
| CN102227014A (zh) * | 2011-03-28 | 2011-10-26 | 复旦大学 | 一种具有金属纳米晶电极的阻变存储器及其制备方法 |
| CN102244196A (zh) * | 2011-06-21 | 2011-11-16 | 南京大学 | 一种有序可控纳米硅量子点阵列阻变存储器及其制备方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109326711A (zh) * | 2018-08-10 | 2019-02-12 | 厦门大学 | 一种金属纳米簇掺杂的忆阻器及其制备方法 |
| CN109326711B (zh) * | 2018-08-10 | 2021-06-22 | 厦门大学 | 一种金属纳米簇掺杂的忆阻器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US9114980B2 (en) | 2015-08-25 |
| JP2013251540A (ja) | 2013-12-12 |
| US20130320284A1 (en) | 2013-12-05 |
| CN103456883B (zh) | 2018-10-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9941299B1 (en) | Three-dimensional ferroelectric memory device and method of making thereof | |
| US10256272B2 (en) | Resistive memory device containing etch stop structures for vertical bit line formation and method of making thereof | |
| US10290681B2 (en) | Array of hole-type surround gate vertical field effect transistors and method of making thereof | |
| US10128261B2 (en) | Cobalt-containing conductive layers for control gate electrodes in a memory structure | |
| US8933427B2 (en) | Variable resistance memory device and method for fabricating the same | |
| US20170141305A1 (en) | Bottom electrode for rram structure | |
| US10096654B2 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
| US10224373B2 (en) | Three-dimensional ReRAM memory device employing replacement word lines and methods of making the same | |
| CN113169185A (zh) | 包含接合到集成***设备和***管芯的存储器管芯的接合组件及其制造方法 | |
| US11785761B2 (en) | Semiconductor memory devices | |
| US9118008B2 (en) | Field focusing features in a ReRAM cell | |
| CN109328397A (zh) | 含有两种类型的支柱结构的多层存储器堆叠结构 | |
| US11611038B2 (en) | Method for forming RRAM with a barrier layer | |
| US20200194668A1 (en) | Interfacial resistive memory gate stack transistor cell and methods of manufacturing the same | |
| KR102212558B1 (ko) | 자기 메모리 소자의 제조 방법 | |
| TW200926262A (en) | Semiconductor structures including tight pitch contacts and methods to form same | |
| US11043537B2 (en) | Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same | |
| US10079267B1 (en) | Memory device containing wrap gate vertical select transistors and method of making thereof | |
| CN103456883A (zh) | ReRAM单元中的场聚集特征部 | |
| CN103199115B (zh) | 纳米线浮栅晶体管 | |
| CN113196490A (zh) | 包含双终端选择器的三维nand存储器器件及其使用和制造方法 | |
| TW202109767A (zh) | 記憶胞、記憶體器件及用於形成記憶體器件的方法 | |
| KR101721116B1 (ko) | 신뢰성이 향상된 반도체 소자 | |
| US10516105B2 (en) | Resistive memory device containing oxygen-modulated hafnium oxide material and methods of making thereof | |
| US20220158093A1 (en) | Memory devices and method of forming the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Texas in the United States Applicant after: NXP America Co Ltd Address before: Texas in the United States Applicant before: Fisical Semiconductor Inc. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |