CN103456735A - Cmos器件及其制造方法 - Google Patents

Abstract

本发明提供一种CMOS器件及其制造方法，首先仅在PMOSFET区上形成SiGe层，然后依次形成高K介质层、金属栅极层以及硅盖帽层并刻蚀以获得NMOSFET区和PMOSFET区的金属栅极堆叠结构，通过SiGe层调节PMOSFET的阈值电压与NMOSFET不同；进一步的，通过所述NMOSFET和/或PMOSFET的金属栅极堆叠结构中电荷捕获层捕获和存储从高K介质层通过的电荷，实现NMOSFET和/或PMOSFET在低功率工作状态下的阈值电压自我调节功能。

Description

CMOS器件及其制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种CMOS器件及其制造方法。

背景技术

当CMOS器件尺寸缩小到65nm技术节点，金属栅工艺就开始应用于在超深亚微米CMOS器件的制备，因为传统的多晶硅栅极存在多晶硅耗尽效应、高电阻率、p型多晶硅中硼扩散以及和高K栅介质不兼容等问题。金属栅替代多晶硅栅，形成金属栅/SiO₂或金属栅/高K介质栅结构，用于纳米晶体管和先进晶体管结构（如双栅晶体管、SOI器件等），可以消除远程库仑散射效应，有效抑制高K栅介质中表面软声子散射引起的沟道载流子迁移率下降，有可能解决费米能级钉扎效应引起的阈值电压不可调制的问题。与多晶硅栅/高K介质相比,金属栅/高K介质栅结构具有更高的电子和空穴迁移率、合适的阈值电压，在NMOSFET和PMOSFET中具有更高的驱动电流性能。

目前，引入SiGe技术已经成为集成电路领域一项能够确实提高晶体管性能的技术。它能够提高载流子的迁移率进而提高晶体管性能，再进一步提高集成电路的各项性能。PMOSFET制造过程中，在衬底的沟道区上外延SiGe层，可以在沟道中产生压应变，进而增加载流子迁移率，调节阈值电压，提高晶体管性能。

在实际应用中，PMOSFET与NMOSFET的器件特性并不相同，因此其栅极结构需要基于不同的阈值电压需求进行设计。在现有工艺制作CMOS器件时，通常分别形成PMOSFET与NMOSFET的金属栅极，即CMOS器件制作工艺需要进行两次金属栅极工艺，工艺相对复杂。

发明内容

本发明的目的在于提供一种CMOS器件及其制造方法，可以通过同一道金属栅极工艺，形成PMOSFET与NMOSFET的金属栅极，同时可以实现PMOSFET与NMOSFET的的阈值电压。

为了解决上述问题，本发明提供一种CMOS器件制造方法，包括以下步骤：

提供一半导体衬底，所述半导体衬底具有NMOSFET区和PMOSFET区；

形成仅覆盖在PMOSFET区上的SiGe层；

在所述NMOSFET区和PMOSFET区表面依次沉积高K介质层、金属栅极层以及硅盖帽层；

依次刻蚀所述硅盖帽层、金属栅极层以及高K介质层，形成NMOSFET区和PMOSFET区的金属栅极堆叠结构。

进一步的，在沉积所述高K介质层之后、沉积金属栅极层之前，还在所述NMOSFET区和PMOSFET区的高K介质层上沉积电荷捕获层。

进一步的，NMOSFET区和PMOSFET区的金属栅极堆叠结构还包括位于高K介质层与金属栅极层之间的电荷捕获层。

进一步的，所述CMOS器件制造方法，在沉积所述高K介质层之后、沉积金属栅极层之前，还包括：

在所述NMOSFET区和PMOSFET区的高K介质层上沉积电荷捕获层；

去除所述NMOSFET区或PMOSFET区的电荷捕获层。

进一步的，所述NMOSFET区或PMOSFET区的金属栅极堆叠结构还包括位于高K介质层与金属栅极层之间的电荷捕获层。

进一步的，所述电荷捕获层为氮化硅。

进一步的，所述盖帽曾为非晶硅或多晶硅。

进一步的，所述高K介质层包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶、氧化钡钛、氧化钇、氧化铝、铅氧化钪钛及铌酸铅锌中的至少一种。

进一步的，所述金属栅极层包括钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金、氮化钽、氮化钛、钨硅化物、氮化钨、氧化钌、钴硅化物、镍硅化物、碳纳米管及石墨烯中的至少一种。

相应地，本发明还提供一种CMOS器件，包括NMOSFET和PMOSFET，所述NMOSFET和PMOSFET均包括半导体衬底及位于所述半导体衬底上的金属栅极堆叠结构，所述NMOSFET和PMOSFET的金属栅极堆叠结构均包括由下至上的高K介质层、金属栅极层以及硅盖帽层，所述NMOSFET或PMOSFET的金属栅极堆叠结构还包括位于高K介质层与金属栅极层之间的电荷捕获层。

与现有技术相比，本发明提供的CMOS器件及其制造方法，首先仅在PMOSFET区上形成SiGe层，然后依次形成高K介质层、金属栅极层以及硅盖帽层并刻蚀以获得NMOSFET区和PMOSFET区的金属栅极堆叠结构，通过SiGe层调节PMOSFET的阈值电压与NMOSFET不同；进一步的，通过所述NMOSFET和/或PMOSFET的金属栅极堆叠结构中电荷捕获层捕获和存储从高K介质层通过的电荷，实现NMOSFET和/或PMOSFET在低功率工作状态下的阈值电压自我调节功能。

附图说明

图1是本发明实施例一的CMOS器件制造方法流程图；

图2A~2C是本发明实施例一的CMOS器件制造过程中的器件结构剖视图；

图3是本发明实施例二的CMOS器件制造方法流程图；

图4A~4D是本发明实施例二的CMOS器件制造过程中的器件结构剖视图；

图5是本发明实施例三的CMOS器件结构的制造方法流程图；

图6A~6D是本发明实施例三的CMOS器件制造过程中的器件结构剖视图。

具体实施方式

本发明提供一种CMOS器件制造方法，包括以下步骤：

提供一半导体衬底，所述半导体衬底具有NMOSFET区和PMOSFET区；

形成仅覆盖在PMOSFET区上的SiGe层；

在所述NMOSFET区和PMOSFET区表面依次沉积高K介质层、金属栅极层以及硅盖帽层；

依次刻蚀所述硅盖帽层、金属栅极层以及高K介质层，形成NMOSFET区和PMOSFET区的金属栅极堆叠结构。

本发明还提供一种CMOS器件，包括NMOSFET和PMOSFET，所述NMOSFET和PMOSFET均包括半导体衬底及位于所述半导体衬底上的金属栅极堆叠结构，所述NMOSFET和PMOSFET的金属栅极堆叠结构均包括由下至上的高K介质层、金属栅极层以及硅盖帽层，所述NMOSFET或PMOSFET的金属栅极堆叠结构还包括位于高K介质层与金属栅极层之间的电荷捕获层。

以下结合附图和具体实施例对本发明提出的CMOS器件及其制造方法作进一步详细说明。

实施例一

如图1所示，本实施例提供一种CMOS器件制造方法，包括以下步骤：

S101，提供一半导体衬底，所述半导体衬底具有NMOSFET区和PMOSFET区；

S102，形成仅覆盖在PMOSFET区上的SiGe层；

S103，在所述NMOSFET区和PMOSFET区表面依次沉积高K介质层、电荷捕获层、金属栅极层以及非晶硅层；

S104，依次刻蚀所述硅盖帽层、电荷捕获层、金属栅极层以及高K介质层，形成NMOSFET区和PMOSFET区的金属栅极堆叠结构。

请参考图2A，在步骤S101中，提供的半导体衬底200具有NMOSFET区和PMOSFET区，NMOSFET区和PMOSFET区通过形成于半导体衬底200中的隔离结构（如浅槽隔离结构）隔离201。

请继续参考图2A，在步骤S102中，可以先在半导体衬底表面涂敷光刻胶，然后光刻所述光刻胶，暴露出PMOSFET区的半导体衬底表面，然后在PMOSFET区的半导体衬底表面外延生长SiGe，形成仅覆盖在PMOSFET区上的SiGe层202，然后移除剩余光刻胶，以暴露出NMOSFET区的半导体衬底表面。

请参考图2B，在步骤S103中，在NMOSFET区和PMOSFET区表面依次沉积高K介质层203、电荷捕获层204、金属栅极层205以及非晶硅层206。

其中，所述电荷捕获层204可以为氮化硅；所述高K介质层203可以为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶、氧化钡钛、氧化钇、氧化铝、铅氧化钪钛、铌酸铅锌及其任意组合；所述金属栅极层205可以为包括钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金、氮化钽、氮化钛、钨硅化物、氮化钨、氧化钌、钴硅化物、镍硅化物、碳纳米管、石墨烯及其任意组合。

请参考图2C，在步骤S104中，可以采用反应离子刻蚀（RIE）的方式依次刻蚀NMOSFET区及PMOSFET区的非晶硅层206、金属栅极层205、电荷捕获层204以及高K介质层203，形成NMOSFET区的金属栅极堆叠结构207a及PMOSFET区的金属栅极堆叠结构207b。其中，NMOSFET区的金属栅极堆叠结构207a包括非晶硅层206a、金属栅极层205a、电荷捕获层204a以及高K介质层203a；PMOSFET区的金属栅极堆叠结构207b包括非晶硅层206b、金属栅极层205b、电荷捕获层204b以及高K介质层203b。

其中，非晶硅层206a、206b作为硅盖帽层，可以防止下方的金属栅极层205a、205b界面被氧化，提高金属栅极层205a、205b的有效厚度，进而增强器件性能；电荷捕获层204a、204b可以分别捕获和存储从高K介质层203a、203b通过的电荷，实现NMOSFET和/或PMOSFET在低功率工作状态下的阈值电压自我调节功能。

需要说明的是，后续可以继续对PMOSFET区的SiGe层202及其下方的半导体衬底进行沟道离子注入，形成Si/SiGe双沟道（dual channel），由于Ge的晶格大于Si，因此在SiGe层202与下方的半导体衬底界面产生晶格界面缺陷，使得半导体衬底中的硅受到压应力，在沟道中产生压应变，进而增加载流子迁移率，调节阈值电压，提高晶体管性能。

请参考图2C所示，本实施例还提供一种CMOS器件，包括NMOSFET和PMOSFET，所述NMOSFET包括半导体衬底200及位于所述半导体衬底200上的金属栅极堆叠结构207a，所述NMOSFET的金属栅极堆叠结构207a包括由下至上的高K介质层203a、电荷捕获层204a、金属栅极层205a以及非晶硅层206a；所述PMOSFET包括半导体衬底200及位于所述半导体衬底200上的金属栅极堆叠结构207b，所述PMOSFET的金属栅极堆叠结构207b包括由下至上的高K介质层203b、电荷捕获层204b、金属栅极层205b以及非晶硅层206b。

本实施例提供的CMOS器件及其制造方法，首先仅在PMOSFET区上形成SiGe层202，然后依次形成高K介质层203、电荷捕获层204、金属栅极层204以及作为硅盖帽层的非晶硅层206，刻蚀后获得NMOSFET区和PMOSFET区的金属栅极堆叠结构207a、207b，通过SiGe层202调节PMOSFET的阈值电压与NMOSFET不同；进一步的，通过所述NMOSFET和PMOSFET的金属栅极堆叠结构中的电荷捕获层204捕获和存储从高K介质层通过的电荷，实现NMOSFET和/或PMOSFET在低功率工作状态下的阈值电压自我调节功能。可见，本实施例提供的CMOS器件及其制造方法，可以通过同一道金属栅极工艺，形成PMOSFET与NMOSFET的金属栅极堆叠结构，同时可以实现PMOSFET与NMOSFET的的阈值电压，工艺简单。

实施例二

如图3所示，本实施例提供一种CMOS器件制造方法，包括以下步骤：

S301，提供一半导体衬底，所述半导体衬底具有NMOSFET区和PMOSFET区；

S302，形成仅覆盖在PMOSFET区上的SiGe层；

S303，在所述NMOSFET区和PMOSFET区表面依次沉积高K介质层、电荷捕获层；

S304，去除所述PMOSFET区的高K介质层上的电荷捕获层；

S305，在所述NMOSFET区和PMOSFET区表面依次沉积金属栅极层、硅盖帽层；

S306，依次刻蚀所述硅盖帽层、金属栅极层、NMOSFET区的电荷捕获层以及高K介质层，形成NMOSFET区和PMOSFET区的金属栅极堆叠结构。

请参考图4A，在步骤S301中，提供的半导体衬底400具有NMOSFET区和PMOSFET区，NMOSFET区和PMOSFET区通过形成于半导体衬底400中的隔离结构（如浅槽隔离结构）隔离401。

请继续参考图4A，在步骤S302中，可以先在半导体衬底400表面涂敷光刻胶，然后光刻所述光刻胶，暴露出PMOSFET区的半导体衬底表面，然后在PMOSFET区的半导体衬底表面外延生长SiGe，形成仅覆盖在PMOSFET区上的SiGe层402，然后移除剩余光刻胶，以暴露出NMOSFET区的半导体衬底表面。

请参考图4B，在步骤S303中，在NMOSFET区和PMOSFET区表面（即NMOSFET区的半导体衬底400以及PMOSFET区的SiGe层402表面）依次沉积高K介质层403、电荷捕获层404。

其中，所述电荷捕获层404可以为氮化硅；所述高K介质层403可以为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶、氧化钡钛、氧化钇、氧化铝、铅氧化钪钛、铌酸铅锌及其任意组合。

请继续参考图4B，在步骤S304中，可以先在电荷捕获层404涂敷光刻胶；接着光刻PMOSFET区的光刻胶并刻蚀去除PMOSFET区的电荷捕获层404，暴露出PMOSFET区的高K介质层403表面；然后移除剩余光刻胶，以暴露出NMOSFET区的电荷捕获层404表面。

请参考图4C，在步骤S305中，在NMOSFET区和PMOSFET区表面（即NMOSFET区的电荷捕获层404以及PMOSFET区的高K介质层403表面）依次沉积金属栅极层405以及多晶硅层406。其中，所述金属栅极层405可以为包括钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金、氮化钽、氮化钛、钨硅化物、氮化钨、氧化钌、钴硅化物、镍硅化物、碳纳米管、石墨烯及其任意组合。

请参考图4D，在步骤S306中，可以采用反应离子刻蚀（RIE）的方式依次刻蚀NMOSFET区及PMOSFET区的各层，即刻蚀NMOSFET区的多晶硅层406、金属栅极层405、电荷捕获层404以及高K介质层403，以形成NMOSFET区的金属栅极堆叠结构407a，刻蚀PMOSFET区的多晶硅层406、金属栅极层405以及高K介质层403，以形成PMOSFET区的金属栅极堆叠结构407b。其中，NMOSFET区的金属栅极堆叠结构407a包括多晶硅层406a、金属栅极层405a、电荷捕获层404a以及高K介质层403a；PMOSFET区的金属栅极堆叠结构407b包括多晶硅层406b、金属栅极层405b以及高K介质层403b。

其中，多晶硅层406a、406b作为硅盖帽层，可以防止下方的金属栅极层405a、405b界面被氧化，提高金属栅极层405a、405b的有效厚度，进而增强器件性能；电荷捕获层404a可以捕获和存储从高K介质层403a通过的电荷，实现NMOSFET在低功率工作状态下的阈值电压自我调节功能。

需要说明的是，后续可以继续对PMOSFET区的SiGe层402及其下方的半导体衬底进行沟道离子注入，形成Si/SiGe双沟道（dual channel），由于Ge的晶格大于Si，因此在SiGe层402与下方的半导体衬底界面产生晶格界面缺陷，使得半导体衬底中的硅受到压应力，在沟道中产生压应变，进而增加载流子迁移率，调节阈值电压，提高晶体管性能。

请参考图4D所示，本实施例还提供一种CMOS器件，包括NMOSFET和PMOSFET，所述NMOSFET包括半导体衬底400及位于所述半导体衬底400上的金属栅极堆叠结构407a，所述NMOSFET的金属栅极堆叠结构407a包括由下至上的高K介质层403a、电荷捕获层404a、金属栅极层405a以及多晶硅层406a；所述PMOSFET包括半导体衬底400及位于所述半导体衬底400上的金属栅极堆叠结构407b，所述PMOSFET的金属栅极堆叠结构407b包括由下至上的高K介质层403b、金属栅极层405b以及多晶硅层406b。

本实施例提供的CMOS器件及其制造方法，首先仅在PMOSFET区上形成SiGe层402，然后依次形成NMOSFET区和PMOSFET区的高K介质层403、NMOSFET区的电荷捕获层404、NMOSFET区和PMOSFET区的金属栅极层404以及NMOSFET区和PMOSFET区的作为硅盖帽层的多晶硅层406，刻蚀后获得NMOSFET区和PMOSFET区的金属栅极堆叠结构407a、407b，通过SiGe层402和电荷捕获层404a可以调节和平衡PMOSFET与NMOSFET不同的阈值电压；进一步的，通过所述NMOSFET的金属栅极堆叠结构中的电荷捕获层404a捕获和存储从高K介质层403a通过的电荷，实现NMOSFET在低功率工作状态下的阈值电压自我调节功能。可见，本实施例提供的CMOS器件及其制造方法，可以通过同一道金属栅极工艺，形成PMOSFET与NMOSFET的金属栅极堆叠结构，同时可以实现PMOSFET与NMOSFET的的阈值电压，工艺简单。

实施例三

如图5所示，本实施例提供一种CMOS器件制造方法，包括以下步骤：

S501，提供一半导体衬底，所述半导体衬底具有NMOSFET区和PMOSFET区；

S502，形成仅覆盖在PMOSFET区上的SiGe层；

S503，在所述NMOSFET区和PMOSFET区表面依次沉积高K介质层、电荷捕获层；

S504，去除所述NMOSFET区的高K介质层上的电荷捕获层；

S505，在所述NMOSFET区和PMOSFET区表面依次沉积金属栅极层、硅盖帽层；

S506，依次刻蚀所述硅盖帽层、金属栅极层、PMOSFET区的电荷捕获层以及高K介质层，形成NMOSFET区和PMOSFET区的金属栅极堆叠结构。

请参考图6A，在步骤S501中，提供的半导体衬底600具有NMOSFET区和PMOSFET区，NMOSFET区和PMOSFET区通过形成于半导体衬底600中的隔离结构（如浅槽隔离结构）隔离601。

请继续参考图6A，在步骤S502中，可以先在半导体衬底600表面涂敷光刻胶，然后光刻所述光刻胶，暴露出PMOSFET区的半导体衬底表面，然后在PMOSFET区的半导体衬底表面外延生长SiGe，形成仅覆盖在PMOSFET区上的SiGe层602，然后移除剩余光刻胶，以暴露出NMOSFET区的半导体衬底表面。

请参考图6B，在步骤S503中，在NMOSFET区和PMOSFET区表面（即NMOSFET区的半导体衬底600以及PMOSFET区的SiGe层602表面）依次沉积高K介质层603、电荷捕获层604。

其中，所述电荷捕获层604可以为氮化硅；所述高K介质层403可以为氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶、氧化钡钛、氧化钇、氧化铝、铅氧化钪钛、铌酸铅锌及其任意组合。

请继续参考图6B，在步骤S504中，可以先在电荷捕获层604涂敷光刻胶；接着光刻NMOSFET区的光刻胶并刻蚀去除NMOSFET区的电荷捕获层604，暴露出NMOSFET区的高K介质层603表面；然后移除剩余光刻胶，以暴露出NMOSFET区的电荷捕获层604表面。

请参考图6C，在步骤S505中，在NMOSFET区和PMOSFET区表面（即NMOSFET区的高K介质层603以及PMOSFET区的电荷捕获层604表面）依次沉积金属栅极层605以及非晶硅层606。其中，所述金属栅极层605可以为包括钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金、氮化钽、氮化钛、钨硅化物、氮化钨、氧化钌、钴硅化物、镍硅化物、碳纳米管、石墨烯及其任意组合。

请参考图6D，在步骤S506中，可以采用反应离子刻蚀（RIE）的方式依次刻蚀NMOSFET区及PMOSFET区的各层，即刻蚀NMOSFET区的非晶硅层406、金属栅极层605以及高K介质层603，以形成NMOSFET区的金属栅极堆叠结构607a，刻蚀PMOSFET区的非晶硅层606、金属栅极层605、电荷捕获层604以及高K介质层603，以形成PMOSFET区的金属栅极堆叠结构607b。其中，NMOSFET区的金属栅极堆叠结构607a包括非晶硅层606a、金属栅极层605a以及高K介质层603a；PMOSFET区的金属栅极堆叠结构607b包括多晶硅层606b、金属栅极层605b、电荷捕获层604b以及高K介质层603b。

其中，非晶硅层606a、606b作为硅盖帽层，可以防止下方的金属栅极层605a、605b界面被氧化，提高金属栅极层605a、605b的有效厚度，进而增强器件性能；电荷捕获层604b可以捕获和存储从高K介质层603b通过的电荷，实现PMOSFET在低功率工作状态下的阈值电压自我调节功能。

需要说明的是，后续可以继续对PMOSFET区的SiGe层602及其下方的半导体衬底进行沟道离子注入，形成Si/SiGe双沟道（dual channel），由于Ge的晶格大于Si，因此在SiGe层602与下方的半导体衬底界面产生晶格界面缺陷，使得半导体衬底中的硅受到压应力，在沟道中产生压应变，进而增加载流子迁移率，调节阈值电压，提高晶体管性能。

请参考图4D所示，本实施例还提供一种CMOS器件，包括NMOSFET和PMOSFET，所述NMOSFET包括半导体衬底600及位于所述半导体衬底600上的金属栅极堆叠结构607a，所述NMOSFET的金属栅极堆叠结构607a包括由下至上的高K介质层603a、金属栅极层605a以及多晶硅层606a；所述PMOSFET包括半导体衬底600及位于所述半导体衬底600上的金属栅极堆叠结构607b，所述PMOSFET的金属栅极堆叠结构607b包括由下至上的高K介质层603b、电荷捕获层404b、金属栅极层605b以及非晶硅层606b。

本实施例提供的CMOS器件及其制造方法，首先仅在PMOSFET区上形成SiGe层602，然后依次形成NMOSFET区和PMOSFET区的高K介质层603、PMOSFET区的电荷捕获层604、NMOSFET区和PMOSFET区的金属栅极层605以及NMOSFET区和PMOSFET区的作为硅盖帽层的非晶硅层506，刻蚀后获得NMOSFET区和PMOSFET区的金属栅极堆叠结构607a、607b，通过SiGe层602和电荷捕获层604b可以调节和平衡PMOSFET与NMOSFET不同的阈值电压；进一步的，通过所述PMOSFET的金属栅极堆叠结构中的电荷捕获层604b捕获和存储从高K介质层603b通过的电荷，实现PMOSFET在低功率工作状态下的阈值电压自我调节功能。可见，本实施例提供的CMOS器件及其制造方法，可以通过同一道金属栅极工艺，形成PMOSFET与NMOSFET的金属栅极堆叠结构，同时可以实现PMOSFET与NMOSFET的的阈值电压，工艺简单。

综上所述，本发明提供的CMOS器件及其制造方法，首先仅在PMOSFET区上形成SiGe层，然后依次形成高K介质层、金属栅极层以及硅盖帽层并刻蚀以获得NMOSFET区和PMOSFET区的金属栅极堆叠结构，通过SiGe层调节PMOSFET的阈值电压与NMOSFET不同；进一步的，通过所述NMOSFET和/或PMOSFET的金属栅极堆叠结构中电荷捕获层捕获和存储从高K介质层通过的电荷，实现NMOSFET和/或PMOSFET在低功率工作状态下的阈值电压自我调节功能。可见，本发明供的CMOS器件及其制造方法，可以通过同一道金属栅极工艺，形成PMOSFET与NMOSFET的金属栅极堆叠结构，同时可以实现PMOSFET与NMOSFET的的阈值电压，工艺简单。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种CMOS器件制造方法，其特征在于，包括：

提供一半导体衬底，所述半导体衬底具有NMOSFET区和PMOSFET区；

形成仅覆盖在PMOSFET区上的SiGe层；

在所述NMOSFET区和PMOSFET区表面依次沉积高K介质层、金属栅极层以及硅盖帽层；

依次刻蚀所述硅盖帽层、金属栅极层以及高K介质层，形成NMOSFET区和PMOSFET区的金属栅极堆叠结构。

2.如权利要求1所述的CMOS器件制造方法，其特征在于，在沉积所述高K介质层之后、沉积金属栅极层之前，还在所述NMOSFET区和PMOSFET区的高K介质层上沉积电荷捕获层。

3.如权利要求2所述的CMOS器件制造方法，其特征在于，所述NMOSFET区和PMOSFET区的金属栅极堆叠结构还包括位于高K介质层与金属栅极层之间的电荷捕获层。

4.如权利要求1所述的CMOS器件制造方法，其特征在于，所述CMOS器件制造方法，在沉积所述高K介质层之后、沉积金属栅极层之前，还包括：

在所述NMOSFET区和PMOSFET区的高K介质层上沉积电荷捕获层；

去除所述NMOSFET区或PMOSFET区的电荷捕获层。

5.如权利要求4所述的CMOS器件制造方法，其特征在于，所述NMOSFET区或PMOSFET区的金属栅极堆叠结构还包括位于高K介质层与金属栅极层之间的电荷捕获层。

6.如权利要求2至5中任一项所述的CMOS器件制造方法，其特征在于，所述电荷捕获层为氮化硅。

7.如权利要求1至5中任一项所述的CMOS器件制造方法，其特征在于，所述高K介质层包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶、氧化钡钛、氧化钇、氧化铝、铅氧化钪钛及铌酸铅锌中的至少一种。

8.如权利要求1至5中任一项所述的CMOS器件制造方法，其特征在于，所述金属栅极层包括钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金、氮化钽、氮化钛、钨硅化物、氮化钨、氧化钌、钴硅化物、镍硅化物、碳纳米管及石墨烯中的至少一种。

9.如权利要求1所述的CMOS器件制造方法，其特征在于，所述硅盖帽层为非晶硅或多晶硅。

10.一种CMOS器件，其特征在于，包括NMOSFET和PMOSFET，所述NMOSFET和PMOSFET均包括半导体衬底及位于所述半导体衬底上的金属栅极堆叠结构，所述NMOSFET和PMOSFET的金属栅极堆叠结构均包括由下至上的高K介质层、金属栅极层以及硅盖帽层，所述NMOSFET或PMOSFET的金属栅极堆叠结构还包括位于高K介质层与金属栅极层之间的电荷捕获层。

11.如权利要求10中所述的CMOS器件，其特征在于，所述电荷捕获层为氮化硅。

12.如权利要求10中所述的CMOS器件，其特征在于，所述高K介质层包括氧化铪、氧化铪硅、氮氧化铪硅、氧化镧、氧化镧铝、氧化锆、氧化锆硅、氮氧化锆硅、氧化钽、氧化钛、氧化钡锶、氧化钡钛、氧化钇、氧化铝、铅氧化钪钛及铌酸铅锌中的至少一种。

13.如权利要求10中所述的CMOS器件，其特征在于，所述金属栅极层包括钨、钛、钽、钌、锆、钴、铜、铝、铅、铂、锡、银、金、氮化钽、氮化钛、钨硅化物、氮化钨、氧化钌、钴硅化物、镍硅化物、碳纳米管及石墨烯中的至少一种。

14.如权利要求10中所述的CMOS器件，其特征在于，所述硅盖帽层为非晶硅或多晶硅。

Images