CN103440195A

CN103440195A - 基于逻辑芯片的交换机芯片验证方法和装置

Info

Publication number: CN103440195A
Application number: CN2013102900965A
Authority: CN
Inventors: 杨曙军
Original assignee: Centec Networks Suzhou Co Ltd
Current assignee: Centec Networks Suzhou Co Ltd
Priority date: 2013-07-11
Filing date: 2013-07-11
Publication date: 2013-12-11

Abstract

本发明揭示了一种基于逻辑芯片的交换机芯片验证方法，包括以下步骤：根据网络协议标准及逻辑芯片的配置接口信息，设计测试用例，测试用例的配置信息储存到逻辑芯片中；芯片配置转换模块从逻辑芯片中读取测试用例的配置信息，并且将该配置信息转换为验证芯片所需的配置信息；基于独立的仿真平台进行芯片验证。本发明还提供了一种基于逻辑芯片的交换机芯片验证装置，包括用例设计单元、芯片配置转换单元、逻辑芯片单元和通过驱动层与芯片配置转换单元相连的仿真平台。本发明实现了测试用例的设计过程与芯片设计过程的同步进行，缩短了芯片整体研发周期，节约了芯片验证的成本及人力资源的投入，提高了芯片验证的效率。

Description

基于逻辑芯片的交换机芯片验证方法和装置

技术领域

本发明涉及交换机芯片验证方法领域，尤其是涉及一种基于逻辑芯片的交换机芯片验证方法和装置。

背景技术

随着通信技术的飞速发展，如今的交换机不再是一个简单的报文转发设备，而是一个集成了众多的网络协议标准智能网络结点，为了适应网络的发展，交换机芯片一方面在不断的提高交换容量，另一方面在支持越来越丰富的网络标准，这些无疑给交换机芯片在研发过程中的验证带来了巨大的工作量。

一款交换机芯片的研发投入大、周期长，而且一款交换机ASIC芯片一旦投产后其存在的缺陷不可增量弥补，于是在芯片的设计过程中，芯片的验证非常重要。在研发过程中，芯片的验证必须同时在三个平台上进行，这三个平台分别是高级语言仿真并验证、RTL的仿真并验证、基于FPGA硬件仿真平台的验证，基于这三个独立平台的验证都需要维护大量的测试用例，研发过程中，芯片缺陷的发现、解决、芯片设计的微量调整都必须投放大量的资源和时间进行测试用例的同步，这些投入极大的影响了芯片的研发成本和研发周期，成为大规模芯片研发的瓶颈环节。

目前，一般的交换机芯片设计验证流程如图1所示，芯片设计规范开发完成之后，针对高级语言仿真并验证、RTL的仿真并验证、基于FPGA硬件仿真平台这三个独立的仿真平台，分别由不同的测试人员从芯片设计规范入手单独设计相应的测试用例，然后将基于这三种平台的测试用例分别发给各自对应的模型驱动层：高级语言模型驱动层、RTL模型驱动层、FPGA硬件平台驱动层，从而驱动高级语言仿真模型、RTL仿真模型、FPGA硬件仿真模型完成芯片配置的验证。

这种芯片的验证方法存在以下几个问题：(1)测试用例直接针对芯片的设计规范进行设计，这样，在研发过程中，芯片设计针对缺陷的改变或者设计的局部调整，大量的测试用例需要进行相应的同步，而且在不同芯片间，因为芯片的设计架构发生改变，很易导致所有测试用例需重新设计，无法做增量开发；(2)测试用例设计必须在芯片设计开发完成时，无法与芯片设计规范的开发同时进行，芯片的研发周期长；(3)面对三种平台的测试用例，虽然都来自于芯片设计规范，但是仍需单独维护各自测试用例库，工作存在大量的重叠，造成人力资源的浪费。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种基于逻辑芯片的交换机芯片验证方法和装置，针对逻辑芯片设计测试用例，测试用例可以重复使用，实现测试用例设计与交换机芯片设计的同步进行。

为实现上述目的，本发明提出如下技术方案：一种基于逻辑芯片的交换机芯片验证方法，包括以下步骤：

步骤一、根据网络协议标准及逻辑芯片的配置接口信息，设计测试用例，测试用例的配置信息储存到逻辑芯片中；

步骤二、芯片配置转换模块从逻辑芯片中读取测试用例的配置信息，并且将该配置信息转换为验证芯片所需的配置信息；

步骤三、基于独立的仿真平台进行芯片验证。

优选地，所述逻辑芯片包括配置接口和扫描读取接口，所述配置接口提供配置接口信息用于测试用例的设计，所述扫描读取接口供芯片配置转换模块提取测试用例的配置信息。

所述测试用例的配置信息储存在逻辑芯片的转发表和控制寄存器中。

所述测试用例配置信息包括：根据网络协议标准配置的芯片功能信息以及配置的与逻辑芯片的转发表相对应的表项信息，逻辑芯片中转发表的表项信息与测试用例配置的表项信息相对应。

所述芯片配置转换模块由测试用例发出的”配置提交”命令驱动后，开始扫描逻辑芯片中的测试用例的配置信息。

所述独立的仿真平台分别是：高级语言仿真并验证平台、RTL的仿真并验证平台、基于FPGA硬件仿真并验证平台。

所述芯片配置转换模块通过驱动适配器将仿真平台的验证信息分别输送到各个平台相对应的驱动层。

所述驱动层包括高级语言模型驱动层、RTL模型驱动层、FPGA硬件平台驱动层，每个驱动层分别驱动相应的仿真平台，实现用不同的语言对交换机芯片功能进行仿真。

本发明的另一目的还在于提供一种基于逻辑芯片的交换机芯片验证装置，包括用例设计单元、芯片配置转换单元、设置在用例设计单元与芯片配置转换单元之间的逻辑芯片单元和通过驱动层与芯片配置转换单元相连的仿真平台，所述逻辑芯片单元用于向用例设计单元和芯片配置转换单元分别提供配置接口信息和测试用例的配置信息；所述用例设计单元根据网络协议标准及逻辑芯片单元的配置接口信息设计测试用例；所述芯片配置转换单元从逻辑芯片单元中读取所述测试用例的配置信息，并且将该配置信息转换为验证实际芯片所需的配置信息；所述仿真平台用于对实际芯片进行验证。

优选地，所述芯片配置转换单元包括三个独立的第一驱动适配单元、第二驱动适配单元和第三驱动适配单元，所述驱动层包括高级语言模型驱动层、RTL模型驱动层、FPGA硬件平台驱动层，所述仿真平台包括：高级语言仿真并验证平台、RTL的仿真并验证平台、基于FPGA硬件仿真并验证平台，所述芯片配置转换单元通过第一驱动适配单元和高级语言模型驱动层驱动高级语言仿真并验证平台进行仿真，所述芯片配置转换单元通过第二驱动适配单元和RTL模型驱动层驱动RTL的仿真并验证平台进行仿真，所述芯片配置转换单元通过第三驱动适配单元和FPGA硬件平台驱动层驱动基于FPGA硬件仿真并验证平台进行仿真。

与现有技术相比，本发明的有益效果是：(1)测试用例直接针对逻辑芯片进行设计，实现测试用例的设计过程与芯片设计过程的同步进行，从而缩短了芯片整体研发周期；(2)把分散的测试用例，集中到芯片配置转换模块，便于测试用例的维护；(3)不同的仿真平台使用同样的测试用例，大大缩减测试用例维护的工作量，节约人力资源的投入；(4)测试用例可以重复使用，节约了芯片验证的成本及提高了芯片验证的效率。

附图说明

图1是一般交换机芯片设计验证的流程框图示意图；

图2是本发明基于逻辑芯片的交换机芯片验证方法的流程框图示意图；

图3是本发明基于逻辑芯片的交换机芯片验证装置的结构框图示意图；

具体实施方式

下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。

本发明揭示了一种基于逻辑芯片的交换机芯片验证方法，用于在交换机芯片研发过程中对芯片功能进行验证。如图2所示，测试用例根据网络协议标准以及逻辑芯片的配置接口信息，完成验证芯片功能所需信息的配置，并且设定芯片验证的测试步骤。本发明中测试用例的设计直接针对逻辑芯片以及网络协议标准进行设计，因此不需要等到芯片设计完成时对芯片进行功能验证，可以在芯片设计的同时进行测试用例的设计，缩短了芯片的整体开发周期。

逻辑芯片根据网络协议标准，一方面通过自身的配置接口提供配置接口信息给测试用例，用于测试用例的设计；另一方面通过扫描读取接口提供测试用例的配置信息给芯片配置转换模块，用于芯片配置信息的转换。测试用例的配置信息存储在逻辑芯片的转发表以及控制寄存器中，测试用例配置信息中包括配置的与逻辑芯片转发表相对应的表项信息。

分散的测试用例配置信息通过逻辑芯片的扫描读取接口，集中提交到芯片配置转换模块，芯片配置转换模块中包括基于三个仿真平台进行驱动的驱动适配子模块。芯片配置转换模块当接受到测试用例发出的“配置提交”指令后，扫描并提取出逻辑芯片中测试用例的配置信息，将该配置信息转换为验证芯片所需的配置信息，并通过驱动适配子模块下发给三个独立仿真平台的对应驱动层，驱动相应的仿真平台对所设计的芯片功能进行验证。

驱动层包括高级语言模型驱动层、RTL模型驱动层和FPGA硬件平台驱动层，每个驱动层分别驱动相应的仿真平台，高级语言仿真并验证、RTL的仿真并验证和基于FPGA硬件仿真并验证这三个仿真平台使用同样的测试用例，大大缩减了测试用例维护的工作量，其仿真测试过程跟一般的测试流程类似，分别用不同的语言实现对芯片功能的验证。

本发明还揭示了一种基于逻辑芯片的交换机芯片验证装置，用于在交换机芯片研发过程中对芯片功能进行验证。如图3所示，包括用例设计单元、芯片配置转换单元、逻辑芯片单元和仿真平台，所述用例设计单元和芯片逻辑单元根据网络协议标准设计，所述芯片配置转换单元根据实际芯片设计标准进行配置信息转换。

所述逻辑芯片单元上游连接用例设计单元，下游连接芯片配置转换单元，分别向用例设计单元和芯片配置转换单元提供配置接口信息和测试用例的配置信息。所述用例设计单元根据网络协议标准及逻辑芯片单元的配置接口信息设计测试用例，测试用例设定测试步骤以及配置完成网络协议标准规定的与实际芯片相对应的逻辑芯片功能信息；所述芯片配置转换单元从逻辑芯片单元中读取所述测试用例的配置信息，并且将该配置信息转换为验证实际芯片所需的配置信息。

芯片配置转换单元包括三个独立的第一驱动适配单元、第二驱动适配单元和第三驱动适配单元，所述芯片配置转换单元通过驱动层驱动对应的仿真平台，所述驱动层包括分别与第一驱动适配单元、第二驱动适配单元和第三驱动适配单元相连的高级语言模型驱动层、RTL模型驱动层、FPGA硬件平台驱动层，所述仿真平台包括与驱动层对应连接的高级语言仿真并验证平台、RTL的仿真并验证平台、基于FPGA硬件仿真并验证平台，在仿真平台上对实际芯片功能进行验证。

本发明不限使用上述三个仿真平台对芯片功能信息进行验证，在芯片配置转换单元中开发对应仿真平台的适配器，就能使用跟适配器相应的仿真平台实现对芯片的验证。

本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims

1.一种基于逻辑芯片的交换机芯片验证方法，其特征在于包括以下步骤：

步骤二、芯片配置转换模块从逻辑芯片中读取测试用例的配置信息，并且将该配置信息转换为验证实际芯片所需的配置信息；

步骤三、基于独立的仿真平台进行芯片验证。

2.根据权利要求1所述的基于逻辑芯片的交换机芯片验证方法，其特征在于，所述逻辑芯片包括配置接口和扫描读取接口，所述配置接口提供配置接口信息用于测试用例的设计，所述扫描读取接口供芯片配置转换模块提取测试用例的配置信息。

3.根据权利要求1所述的基于逻辑芯片的交换机芯片验证方法，其特征在于，所述测试用例的配置信息储存在逻辑芯片的转发表和控制寄存器中。

4.根据权利要求3所述的基于逻辑芯片的交换机芯片验证方法，其特征在于，所述测试用例配置信息包括：根据网络协议标准配置的芯片功能信息以及配置的与逻辑芯片的转发表相对应的表项信息。

5.根据权利要求1所述的基于逻辑芯片的交换机芯片验证方法，其特征在于，所述芯片配置转换模块由测试用例发出的”配置提交”命令驱动后，开始扫描逻辑芯片中的测试用例的配置信息。

6.根据权利要求1所述的基于逻辑芯片的交换机芯片验证方法，其特征在于，所述独立的仿真平台包括：高级语言仿真并验证平台、RTL的仿真并验证平台、基于FPGA硬件仿真并验证平台。

7.根据权利要求6所述的基于逻辑芯片的交换机芯片验证方法，其特征在于，所述芯片配置转换模块通过驱动适配模块将仿真平台的验证信息分别输送到各个平台相对应的驱动层。

8.根据权利要求7所述的基于逻辑芯片的交换机芯片验证方法，其特征在于，所述驱动层包括高级语言模型驱动层、RTL模型驱动层、FPGA硬件平台驱动层，每个驱动层分别驱动相应的仿真平台。

9.基于逻辑芯片的交换机芯片验证装置，其特征在于包括用例设计单元、芯片配置转换单元、设置在用例设计单元与芯片配置转换单元之间的逻辑芯片单元和通过驱动层与芯片配置转换单元相连的仿真平台，所述逻辑芯片单元分别向用例设计单元和芯片配置转换单元提供配置接口信息和测试用例的配置信息；所述用例设计单元根据网络协议标准及逻辑芯片单元的配置接口信息设计测试用例；所述芯片配置转换单元从逻辑芯片单元中读取所述测试用例的配置信息，并且将该配置信息转换为验证实际芯片所需的配置信息；所述仿真平台用于对实际芯片进行验证。

10.根据权利要求9所述的基于逻辑芯片的交换机芯片验证装置，其特征在于，所述芯片配置转换单元包括三个独立的第一驱动适配单元、第二驱动适配单元和第三驱动适配单元，所述驱动层包括高级语言模型驱动层、RTL模型驱动层、FPGA硬件平台驱动层，所述仿真平台包括：高级语言仿真并验证平台、RTL的仿真并验证平台、基于FPGA硬件仿真并验证平台，所述芯片配置转换单元通过第一驱动适配单元和高级语言模型驱动层驱动高级语言仿真并验证平台进行仿真，所述芯片配置转换单元通过第二驱动适配单元和RTL模型驱动层驱动RTL的仿真并验证平台进行仿真，所述芯片配置转换单元通过第三驱动适配单元和FPGA硬件平台驱动层驱动基于FPGA硬件仿真并验证平台进行仿真。