CN103414525A - 超外差接收分析仪器通道输出电平的自动调节***及方法 - Google Patents

Abstract

本发明公开了一种超外差接收分析仪器通道输出电平的自动调节***、以及自动调节方法。所述自动调节***，包括射频通道、中频通道、模数转换器、FPGA/DSP、扫描控制器、CPU、定时器、通道输出电平控制器、计数器、耦合器、功率检测单元和中断控制器。与现有技术相比，本发明使用通道电平输出控制器并结合耦合器、功率检测单元、定时器、计数器和中断控制器完成扫描过程中通道输出电平的自动控制功能，从而达到保护超外差接收分析仪器和提高信号测量精度的目的，另外，本发明大大减少了CPU对扫描进程的干预次数，减少了测量时间，提高了超外差接收分析仪器整体运行的流畅性。

Description

超外差接收分析仪器通道输出电平的自动调节***及方法

技术领域

本发明涉及一种超外差接收分析仪器通道输出电平的自动调节***、以及通道输出电平的自动调节方法。

背景技术

使用超外差接收分析仪器测量未知电磁环境时，未知电磁环境中可能存在一些大功率信号，这些大功率信号轻者影响超外差接收分析仪器内的非线性器件，造成测量不准确，重者会损坏那些功率易损部件，造成设备故障。如何控制通道输出电平以保护超外差接收分析仪器并提高大功率信号的测量精度成为研究的重要课题。

在进行未知信号测量时，超外差接收分析仪器应该能够根据被测信号的功率大小自动改变通路增益：如果被测信号是小功率信号，超外差接收分析仪器应该能够提供最大的通路增益以提高接收灵敏度，如果被测信号是大功率信号，超外差接收分析仪器应该减小通路增益以提高测量精度并保护那些功率易损部件。

目前超外差接收分析仪器通常采用以下三种方法调节通道输出电平。第一种方法是由用户手动设置，用户通过设置超外差接收分析仪器前端射频通路和中频通路的放大器和衰减器，手动改变通道的输出电平；第二种方法是超外差接收分析仪器主机程序参与通道增益的改变，在每个频率点进行功率测量之前，主机程序首先进行，然后根据预测量结果设置衰减器和放大器等，最后进行正式测量。第三种方式是在超外差接收分析仪器的中频通路中增加自动增益控制电路，在每个频率点进行功率测量之前，主机程序或FPGA调整中频通路增益，使得进入数模转换器的信号功率基本恒定。

然而上述三种通道输出电平调节方法存在如下技术不足：

(1)采用用户手动设置的方法改变通道输出电平的缺点是控制速度慢，需要判断超外差接收分析仪器哪一部分过载，要求操作人员具有较丰富的经验，进行多个频率点的测量时工作量大；

(2)采用主机程序参与通道增益的改变的缺点是主机程序在每个测量频率点上都需要参与通道功率检测、衰减器和放大器等硬件控制、扫描参数设置、数模转换器采用控制等，从而大大增加了控制时间，减慢了测量速度，另外，CPU的占用率高，会影响到数据处理、显示刷新等进程，进一步减慢了测量速度；

(3)采用中频自动增益方法改变通道输出电平的缺点是自动增益方法不能控制射频通道增益且不参与整机的扫描时序控制，作用范围有限。

图1示出了主机程序参与通道输出电平改变的控制流程图。由图1可知，一般的超外差接收分析仪器射频和中频通道输出电平的调节***，包括射频通道、中频通道、模数转换器、FPGA/DSP、扫描控制器和CPU。

其中，射频通道一般完成信号的衰减、放大、滤波和混频等功能，射频通道中的衰减器和放大器可用于调节通道输出电平。

中频通道一般完成信号通道选择、通道补偿、衰减、放大、滤波和混频等功能，中频通道的衰减器和放大器可用于调节通道输出电平。

模数转换器完成模拟信号到数字信号的转换功能。

FPGA/DSP完成各种数字信号处理和分析功能。

扫描控制器产生各种同步信号，使射频通道内的混频本振、中频通道内的补偿电路、模数转换器、FPGA/DSP同步运作。

CPU负责设置扫描控制器控制参数，设置射频通道和中频通道衰减器、放大器和滤波器状态，响应用户命令以及对FPGA/DSP运算结果的处理和显示。

一般的超外差接收分析仪器射频和中频通道输出电平的调节方法包括：

(1)CPU根据用户设置的状态或程序默认的初始设置状态对射频和中频通道的衰减器、放大器等进行预设置；

(2)CPU设置扫描控制器参数，控制扫描控制器开始扫描；

(3)扫描控制器产生同步信号，分别作用于射频通道、中频通道、模数转换器和FPGA/DSP，使得各部分开始联动工作；

(4)CPU对FPGA/DSP处理的信号幅度进行分析，如果信号幅度不符合程序规定的幅度范围，那么CPU将根据程序内设定的规则对衰减器、放大器进行控制，改变通道的输出电平；

(5)重复步骤(2)至步骤(4)，直到测量的信号幅度符合规定的幅度范围；

(6)现实最终的信号测量结果；

(7)CPU进行下一个频率点的测量，重复步骤(1)至步骤(6)。

通过以上通道输出电平的调节方法可以发现，CPU随时需要参与扫描过程，从而大大影响了扫描速度。基于此，现有技术中的通道输出电平调节方法需要进一步改进。

发明内容

基于上述技术问题，本发明提出了一种超外差接收分析仪器通道输出电平的自动调节***，其采用如下技术方案：

超外差接收分析仪器通道输出电平的自动调节***，包括射频通道、中频通道、模数转换器、FPGA/DSP、扫描控制器和CPU，还包括：

定时器，用于根据CPU设置的参数产生等时间间隔的脉冲信号；

通道输出电平控制器，用于响应CPU发出的控制指令，用于产生结束中断并发送给CPU，用于对射频通道和中频通道的衰减器和放大器进行控制，用于对扫描控制器进行参数设置并根据定时器产生的脉冲信号控制扫描控制器的扫描开始时间，用于为FPGA/DSP提供当前射频通道和中频通道设置情况、以及设置本次结果是否为当前/重新计算标志；

计数器，用于对通道输出电平控制器产生的计数脉冲进行计数，当计数值与CPU的预设计数值相等时，计数器产生中断信号并将该中断信号发送至通道输出电平控制器，通道输出电平控制器响应计数器产生的中断；

耦合器，用于将经过射频通道和中频通道输出的信号进行耦合输出；

功率检测单元，用于将经过耦合器耦合输出的信号进行放大和检波；

中断控制器，用于对经过功率检测单元检波后的信号进行检测，如果检测信号幅度值不满足CPU的预设幅度范围，中断控制器产生中断信号,并将该中断信号发送至通道输出电平控制器，通道输出电平控制器响应中断控制器产生的中断并进行中断处理，通道输出电平对中断控制器执行中断复位操作。

上述超外差接收分析仪器通道输出电平的自动调节***中，

射频通道，用于对输入信号进行衰减、放大、滤波和混频操作，射频通道中的衰减器和放大器用于调节通道输出电平；

中频通道，用于对射频通道输出的信号进行通道选择、通道补偿、衰减、放大、滤波和混频操作，中频通道的衰减器和放大器可用于调节通道输出电平；

模数转换器，用于将经过中频通道输出的模拟信号转换为数字信号；

FPGA/DSP，用于接收模拟转换器输出的数字信号，并对数字信号进行处理和分析操作；

扫描控制器，用于产生各种同步信号，使射频通道内的混频本振、中频通道内的补偿电路、模数转换器、FPGA/DSP同步运作；

CPU，用于对通道输出电平控制器进行初始状态设置，用于对定时器进行复位操作并根据扫描状态对定时器进行参数设置，用于对计数器进行复位操作并根据扫描状态对计数器进行参数设置。

上述超外差接收分析仪器通道输出电平的自动调节***中，定时器、计数器、中断控制器和通道输出电平控制器位于FPGA/DSP内部。

上述超外差接收分析仪器通道输出电平的自动调节***中，通道输出电平控制器包括：数据寄存器，用于存储CPU产生的数据，包括扫描数据和控制数据；中断寄存器，用于存储中断控制器产生的中断；通道状态寄存器，用于存储送往FPGA/DSP的状态/标志；中断处理模块，用于根据定时脉冲、控制数据、中断信号和内置的中断处理规则产生扫描脉冲、计数脉冲、复位信号、结束中断信号和状态/标志数据；扫描参数设置模块，根据扫描数据和扫描脉冲信号控制扫描计数器；射频通道控制模块，根据通道状态寄存器中的射频通道状态数据对射频通道进行控制；中频通道控制模块，根据通道状态寄存器中的中频通道状态数据对中频通道进行控制。

本发明的另一个目的在于提出一种超外差接收分析仪器通道输出电平的自动调节方法，其包括如下工作步骤：

a、CPU对通道输出电平控制器进行初始状态设置；

b、通道输出电平控制器根据CPU设置的参数对扫描控制器进行设置；

c、CPU对计数器进行复位操作并对计数器进行设置；

d、CPU对定时器进行复位操作并对定时器进行参数设置，定时器根据设置参数开始产生等时间间隔的脉冲信号；

e、通道输出电平控制器接收到定时器产生的脉冲信号后执行以下操作：①对中断控制器进行复位操作，②对射频通道和中频通道的衰减器、放大器进行预设置，③通知FPGA/DSP当前射频通道和中频通道设置情况、以及设置本次结果是否为当前计算标志，④产生计数脉冲给计数器，⑤控制扫描控制器开始扫描；

f、扫描控制器产生同步信号，射频通道、中频通道、模数转换器和FPGA/DSP开始联动工作；

g、射频通道和中频通道的信号经过耦合器和功率检测单元后变为检波信号并送入中断控制器，中断控制器根据检波信号的幅度进行判断；

h、如果射频通道、中频通道的检波信号幅度同时分别处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之内，中断控制器不产生中断信号，当前频率点测量已完成，等待定时器的下一个脉冲信号到来时，转到步骤e，开始进行下一个频率点的测量；

i、如果射频通道的检波信号幅度处于中断控制器预设的射频通道幅度范围之外并且中频通道的检波信号幅度处于中断控制器预设的中频通道幅度范围之内，中断控制器产生中断信号，通道输出电平控制器重新设置射频通道的衰减器、放大器状态；如果中频通道的检波信号幅度处于中断控制器预设的中频通道幅度范围之外并且射频通道的检波信号幅度处于中断控制器预设的射频通道幅度范围之内，中断控制器产生中断信号，通道输出电平控制器重新设置中频通道的衰减器、放大器状态；如果射频通道、中频通道的检波信号幅度同时分别处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之外，中断控制器产生中断信号，通道输出电平控制器重新设置射频通道的衰减器、放大器状态；等待定时器的下一个脉冲信号到来时，通道输出电平控制器进行以下操作①对中断控制器进行复位操作，②通知FPGA/DSP当前射频通道设置情况和中频通道设置情况，并设置本次计算结果为重新计算标志，③控制扫描控制器开始扫描；

j、扫描控制器产生同步信号，射频通道、中频通道、模数转换器和开始联动工作；FPGA/DSP的本次运算处理结果覆盖上次运算处理结果；

k、射频通道和中频通道的信号经过耦合器和功率检测单元后变为检波信号并送入中断控制器，中断控制器根据检波信号的幅度重新判断；

l、如果射频通道、中频通道的检波信号幅度同时分别处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之内，中断控制器不产生中断信号，当前频率点测量已完成，等待定时器的下一个脉冲信号到来时，转到步骤e,开始进行下一个频率点的测量；

m、如果射频通道和/或中频通道的检波信号幅度值仍处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之外，重复执行步骤i到步骤l，直到射频通道、中频通道的检波信号幅度同时分别处于中断控制器的预设射频通道幅度范围和中频通道幅度范围之内,当前频率点测量完成，等待定时器的下一个脉冲信号到来时，转到步骤e,开始进行下一个频率点的测量；

n、当计数器的计数值与CPU的预设计数值相等时，计数器产生中断，表明当前测量点为最后一个测量点，重复执行步骤e到步骤m；

o、通道输出电平控制器产生结束中断并通知CPU，本次扫描过程结束；

p、CPU对FPGA/DSP处理的结果进行显示操作。

本发明的优点是：

与现有技术相比，本发明使用通道电平输出控制器并结合耦合器、功率检测单元、定时器、计数器和中断控制器完成扫描过程中通道输出电平的自动控制功能，从而达到保护超外差接收分析仪器和提高信号测量精度的目的，另外，本发明大大减少了CPU对扫描进程的干预次数，减少了测量时间，通道电平输出控制器在很大程度上减轻了CPU的工作量，CPU可以进行算法计算、显示刷新和人机交互等工作，提高了超外差接收分析仪器整体运行的流畅性。

附图说明

图1为现有技术超外差接收分析仪器通道输出电平的自动调节***的结构框图；

图2为本发明超外差接收分析仪器通道输出电平的自动调节***的结构框图；

图3为本发明中通道输出电平控制器的内部结构图。

具体实施方式

下面结合附图以及具体实施方式对本发明作进一步详细说明：

结合图2所示，超外差接收分析仪器通道输出电平的自动调节***，包括射频通道、中频通道、模数转换器、FPGA/DSP、扫描控制器、CPU、定时器、通道输出电平控制器、计数器、耦合器、功率检测单元和中断控制器。

射频通道，用于对输入信号进行衰减、放大、滤波和混频操作，射频通道中的衰减器和放大器用于调节通道输出电平。

中频通道，用于对射频通道输出的信号进行通道选择、通道补偿、衰减、放大、滤波和混频操作，中频通道的衰减器和放大器可用于调节通道输出电平。

模数转换器，用于将经过中频通道输出的模拟信号转换为数字信号。

FPGA/DSP，用于接收模拟转换器输出的数字信号，并对数字信号进行处理和分析操作。

扫描控制器，用于产生各种同步信号，使射频通道内的混频本振、中频通道内的补偿电路、模数转换器、FPGA/DSP同步运作。

CPU，用于对通道输出电平控制器进行初始状态设置，用于对定时器进行复位操作并根据扫描状态对定时器进行参数设置，用于对计数器进行复位操作并根据扫描状态对计数器进行参数设置。

定时器，用于根据CPU设置的参数产生等时间间隔的脉冲信号。

通道输出电平控制器，用于响应CPU发出的控制指令，用于产生结束中断并发送给CPU，用于对射频通道和中频通道的衰减器和放大器进行控制，用于对扫描控制器进行参数设置并根据定时器产生的脉冲信号控制扫描控制器的扫描开始时间，用于为FPGA/DSP提供当前射频通道和中频通道设置情况、以及设置本次结果是否为当前/重新计算标志。

计数器，用于对通道输出电平控制器产生的计数脉冲进行计数，当计数值与CPU的预设计数值相等时，计数器产生中断信号并将该中断信号发送至通道输出电平控制器，通道输出电平控制器响应计数器产生的中断。

耦合器，用于将经过射频通道和中频通道输出的信号进行耦合输出。

功率检测单元，用于将经过耦合器耦合输出的信号进行放大和检波。

中断控制器，用于对经过功率检测单元检波后的信号进行检测，如果检测信号幅度值不满足CPU的预设幅度范围，中断控制器产生中断信号,并将该中断信号发送至通道输出电平控制器，通道输出电平控制器响应中断控制器产生的中断并进行中断处理，通道输出电平对中断控制器执行中断复位操作。

在实际使用过程中，优选地将定时器、计数器、中断控制器和通道输出电平控制器全部整合在一个FPGA/DSP内部。

结合图3所示，通道输出电平控制器包括：

数据寄存器，用于存储CPU产生的数据，包括扫描数据和控制数据；

中断寄存器，用于存储中断控制器产生的中断；

通道状态寄存器，用于存储送往FPGA/DSP的状态/标志；

中断处理模块，用于根据定时脉冲、控制数据、中断信号和内置的中断处理规则产生扫描脉冲、计数脉冲、复位信号、结束中断信号和状态/标志数据；

扫描参数设置模块，根据扫描数据和扫描脉冲信号控制扫描计数器；

射频通道控制模块，根据通道状态寄存器中的射频通道状态数据对射频通道进行控制；

中频通道控制模块，根据通道状态寄存器中的中频通道状态数据对中频通道进行控制。

超外差接收分析仪器通道输出电平的自动调节方法如下：

a、CPU对通道输出电平控制器进行初始状态设置；

b、通道输出电平控制器根据CPU设置的参数对扫描控制器进行设置；

c、CPU对计数器进行复位操作并对计数器进行设置；

d、CPU对定时器进行复位操作并对定时器进行参数设置，定时器根据设置参数开始产生等时间间隔的脉冲信号；

e、通道输出电平控制器接收到定时器产生的脉冲信号后执行以下操作：①对中断控制器进行复位操作，②对射频通道和中频通道的衰减器、放大器进行预设置，③通知FPGA/DSP当前射频通道和中频通道设置情况、以及设置本次结果是否为当前计算标志，④产生计数脉冲给计数器，⑤控制扫描控制器开始扫描；

f、扫描控制器产生同步信号，射频通道、中频通道、模数转换器和FPGA/DSP开始联动工作；

g、射频通道和中频通道的信号经过耦合器和功率检测单元后变为检波信号并送入中断控制器，中断控制器根据检波信号的幅度进行判断；

h、如果射频通道、中频通道的检波信号幅度同时分别处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之内，中断控制器不产生中断信号，当前频率点测量已完成，等待定时器的下一个脉冲信号到来时，转到步骤e，开始进行下一个频率点的测量；

i、如果射频通道的检波信号幅度处于中断控制器预设的射频通道幅度范围之外并且中频通道的检波信号幅度处于中断控制器预设的中频通道幅度范围之内，中断控制器产生中断信号，通道输出电平控制器重新设置射频通道的衰减器、放大器状态；如果中频通道的检波信号幅度处于中断控制器预设的中频通道幅度范围之外并且射频通道的检波信号幅度处于中断控制器预设的射频通道幅度范围之内，中断控制器产生中断信号，通道输出电平控制器重新设置中频通道的衰减器、放大器状态；如果射频通道、中频通道的检波信号幅度同时分别处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之外，中断控制器产生中断信号，通道输出电平控制器重新设置射频通道的衰减器、放大器状态；等待定时器的下一个脉冲信号到来时，通道输出电平控制器进行以下操作①对中断控制器进行复位操作，②通知FPGA/DSP当前射频通道设置情况和中频通道设置情况，并设置本次计算结果为重新计算标志，③控制扫描控制器开始扫描；

j、扫描控制器产生同步信号，射频通道、中频通道、模数转换器和开始联动工作；FPGA/DSP的本次运算处理结果覆盖上次运算处理结果；

k、射频通道和中频通道的信号经过耦合器和功率检测单元后变为检波信号并送入中断控制器，中断控制器根据检波信号的幅度重新判断；

l、如果射频通道、中频通道的检波信号幅度同时分别处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之内，中断控制器不产生中断信号，当前频率点测量已完成，等待定时器的下一个脉冲信号到来时，转到步骤e,开始进行下一个频率点的测量；

m、如果射频通道和/或中频通道的检波信号幅度值仍处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之外，重复执行步骤i到步骤l，直到射频通道、中频通道的检波信号幅度同时分别处于中断控制器的预设射频通道幅度范围和中频通道幅度范围之内,当前频率点测量完成，等待定时器的下一个脉冲信号到来时，转到步骤e,开始进行下一个频率点的测量；

n、当计数器的计数值与CPU的预设计数值相等时，计数器产生中断，表明当前测量点为最后一个测量点，重复执行步骤e到步骤m；

o、通道输出电平控制器产生结束中断并通知CPU，本次扫描过程结束；

p、CPU对FPGA/DSP处理的结果进行显示操作。

当然，以上说明仅仅为本发明的较佳实施例，本发明并不限于列举上述实施例，应当说明的是，任何熟悉本领域的技术人员在本说明书的教导下，所做出的所有等同替代、明显变形形式，均落在本说明书的实质范围之内，理应受到本发明的保护。

Claims (5)

1.超外差接收分析仪器通道输出电平的自动调节***，包括射频通道、中频通道、模数转换器、FPGA/DSP、扫描控制器和CPU，其特征在于还包括：

定时器，用于根据CPU设置的参数产生等时间间隔的脉冲信号；

通道输出电平控制器，用于响应CPU发出的控制指令，用于产生结束中断并发送给CPU，用于对射频通道和中频通道的衰减器和放大器进行控制，用于对扫描控制器进行参数设置并根据定时器产生的脉冲信号控制扫描控制器的扫描开始时间，用于为FPGA/DSP提供当前射频通道和中频通道设置情况、以及设置本次结果是否为当前/重新计算标志；

计数器，用于对通道输出电平控制器产生的计数脉冲进行计数，当计数值与CPU的预设计数值相等时，计数器产生中断信号并将该中断信号发送至通道输出电平控制器，通道输出电平控制器响应计数器产生的中断；

耦合器，用于将经过射频通道和中频通道输出的信号进行耦合输出；

功率检测单元，用于将经过耦合器耦合输出的信号进行放大和检波；

中断控制器，用于对经过功率检测单元检波后的信号进行检测，如果检测信号幅度值不满足CPU的预设幅度范围，中断控制器产生中断信号,并将该中断信号发送至通道输出电平控制器，通道输出电平控制器响应中断控制器产生的中断并进行中断处理，通道输出电平对中断控制器执行中断复位操作。

2.根据权利要求1所述的超外差接收分析仪器通道输出电平的自动调节***，其特征在于，所述射频通道，用于对输入信号进行衰减、放大、滤波和混频操作，射频通道中的衰减器和放大器用于调节通道输出电平；

中频通道，用于对射频通道输出的信号进行通道选择、通道补偿、衰减、放大、滤波和混频操作，中频通道的衰减器和放大器可用于调节通道输出电平；

模数转换器，用于将经过中频通道输出的模拟信号转换为数字信号；

FPGA/DSP，用于接收模拟转换器输出的数字信号，并对数字信号进行处理和分析操作；

扫描控制器，用于产生各种同步信号，使射频通道内的混频本振、中频通道内的补偿电路、模数转换器、FPGA/DSP同步运作；

CPU，用于对通道输出电平控制器进行初始状态设置，用于对定时器进行复位操作并根据扫描状态对定时器进行参数设置，用于对计数器进行复位操作并根据扫描状态对计数器进行参数设置。

3.根据权利要求1所述的超外差接收分析仪器通道输出电平的自动调节***，其特征在于，所述定时器、计数器、中断控制器和通道输出电平控制器位于FPGA/DSP内部。

4.根据权利要求1所述的超外差接收分析仪器通道输出电平的自动调节***，其特征在于，所述通道输出电平控制器包括：

数据寄存器，用于存储CPU产生的数据，包括扫描数据和控制数据；

中断寄存器，用于存储中断控制器产生的中断；

通道状态寄存器，用于存储送往FPGA/DSP的状态/标志；

中断处理模块，用于根据定时脉冲、控制数据、中断信号和内置的中断处理规则产生扫描脉冲、计数脉冲、复位信号、结束中断信号和状态/标志数据；

扫描参数设置模块，根据扫描数据和扫描脉冲信号控制扫描计数器；

射频通道控制模块，根据通道状态寄存器中的射频通道状态数据对射频通道进行控制；

中频通道控制模块，根据通道状态寄存器中的中频通道状态数据对中频通道进行控制。

5.超外差接收分类仪器通道输出电平的自动调节方法，其特征在于包括如下步骤：

a、CPU对通道输出电平控制器进行初始状态设置；

b、通道输出电平控制器根据CPU设置的参数对扫描控制器进行设置；

c、CPU对计数器进行复位操作并对计数器进行设置；

d、CPU对定时器进行复位操作并对定时器进行参数设置，定时器根据设置参数开始产生等时间间隔的脉冲信号；

e、通道输出电平控制器接收到定时器产生的脉冲信号后执行以下操作：①对中断控制器进行复位操作，②对射频通道和中频通道的衰减器、放大器进行预设置，③通知FPGA/DSP当前射频通道和中频通道设置情况、以及设置本次结果是否为当前计算标志，④产生计数脉冲给计数器，⑤控制扫描控制器开始扫描；

f、扫描控制器产生同步信号，射频通道、中频通道、模数转换器和FPGA/DSP开始联动工作；

g、射频通道和中频通道的信号经过耦合器和功率检测单元后变为检波信号并送入中断控制器，中断控制器根据检波信号的幅度进行判断；

h、如果射频通道、中频通道的检波信号幅度同时分别处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之内，中断控制器不产生中断信号，当前频率点测量已完成，等待定时器的下一个脉冲信号到来时，转到步骤e，开始进行下一个频率点的测量；

i、如果射频通道的检波信号幅度处于中断控制器预设的射频通道幅度范围之外并且中频通道的检波信号幅度处于中断控制器预设的中频通道幅度范围之内，中断控制器产生中断信号，通道输出电平控制器重新设置射频通道的衰减器、放大器状态；如果中频通道的检波信号幅度处于中断控制器预设的中频通道幅度范围之外并且射频通道的检波信号幅度处于中断控制器预设的射频通道幅度范围之内，中断控制器产生中断信号，通道输出电平控制器重新设置中频通道的衰减器、放大器状态；如果射频通道、中频通道的检波信号幅度同时分别处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之外，中断控制器产生中断信号，通道输出电平控制器重新设置射频通道的衰减器、放大器状态；等待定时器的下一个脉冲信号到来时，通道输出电平控制器进行以下操作①对中断控制器进行复位操作，②通知FPGA/DSP当前射频通道设置情况和中频通道设置情况，并设置本次计算结果为重新计算标志，③控制扫描控制器开始扫描；

j、扫描控制器产生同步信号，射频通道、中频通道、模数转换器和开始联动工作；FPGA/DSP的本次运算处理结果覆盖上次运算处理结果；

k、射频通道和中频通道的信号经过耦合器和功率检测单元后变为检波信号并送入中断控制器，中断控制器根据检波信号的幅度重新判断；

l、如果射频通道、中频通道的检波信号幅度同时分别处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之内，中断控制器不产生中断信号，当前频率点测量已完成，等待定时器的下一个脉冲信号到来时，转到步骤e,开始进行下一个频率点的测量；

m、如果射频通道和/或中频通道的检波信号幅度值仍处于中断控制器预设的射频通道幅度范围和中频通道幅度范围之外，重复执行步骤i到步骤l，直到射频通道、中频通道的检波信号幅度同时分别处于中断控制器的预设射频通道幅度范围和中频通道幅度范围之内,当前频率点测量完成，等待定时器的下一个脉冲信号到来时，转到步骤e,开始进行下一个频率点的测量；

n、当计数器的计数值与CPU的预设计数值相等时，计数器产生中断，表明当前测量点为最后一个测量点，重复执行步骤e到步骤m；

o、通道输出电平控制器产生结束中断并通知CPU，本次扫描过程结束；

p、CPU对FPGA/DSP处理的结果进行显示操作。

Images